JP5671861B2

JP5671861B2 - 半導体装置及びその製造方法

Info

Publication number: JP5671861B2
Application number: JP2010168430A
Authority: JP
Inventors: 史一八巻
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 2010-07-27
Filing date: 2010-07-27
Publication date: 2015-02-18
Anticipated expiration: 2030-07-27
Also published as: JP2012028692A

Description

本発明は、半導体装置及びその製造方法に関するものである。

半導体装置の一種として、非特許文献１に記載されているようなモノリシックマイクロ波集積回路（ＭＭＩＣ）が知られている。この文献に記載されたＭＭＩＣは、ＳｉＣ基板にＧａＮ半導体層をエピタキシャル成長することによって形成されたウエハを用いて製造されている。このようにＳｉＣ基板を用いて製造されたＭＭＩＣは、放熱特性、高周波特性、帯域特性に優れている。

ＥｌｉＲｅｅｓｅ他、"ＷｉｄｅｂａｎｄＰｏｗｅｒＡｍｐｌｉｆｉｅｒＭＭＩＣｓＵｔｉｌｉｚｉｎｇＧａＮｏｎＳｉＣ"、ＩＥＥＥ／ＭＴＴ−ＳＩｎｔｅｒｎａｔｉｏｎａｌＭｉｃｒｏｗａｖｅＳｙｍｐｏｓｉｕｍ２０１０，Ｄｉｇ．，第１２３０頁〜第１２３３頁

上述したＳｉＣ基板は高価である。したがって、ＳｉＣ基板を用いて製造されるＭＭＩＣも高価なものとなり得る。

そこで、本願発明者は、シリコン基板上に窒化物半導体を含む能動素子を搭載することよってＭＭＩＣを構成することを検討している。また、シリコン基板はＳｉＣ基板に比べて熱伝導率が小さいので、本願発明者は、発熱量の多い窒化物半導体を含む能動素子をシリコン基板上に搭載するために、シリコン基板に放熱構造を設けることを検討している。この放熱構造は、シリコン基板にビアホールを設け、当該ビアホール内に金属層を設け、金属層上に能動素子を搭載するものである。

ところで、別途製造した能動素子をシリコン基板上に搭載する際には、当該能動素子をピンセットや真空コレットといった把持手段によってハンドリングする必要がある。このハンドリングを容易とするために、また、ハンドリングにより能動素子の破損を防止するためには、能動素子の厚みを大きくすることが必要となり得る。

本発明は、このような能動素子をシリコン基板上に搭載することによって製造される半導体装置であって、電気的特性に優れた半導体装置を提供することを目的としている。また、本発明は、かかる半導体装置を製造する方法を提供することを目的としている。

本発明の一側面に係る半導体装置は、シリコン基板、金属層、及び、能動素子を備えている。シリコン基板は、一方の主面及び他方の主面を有している。一方の主面には凹部が形成されている。シリコン基板には、他方の主面から凹部まで延びるビアホールが形成されている。金属層は、ビアホール内に設けられている。能動素子は、窒化物半導体を含んでいる。能動素子は、金属層に接するよう凹部内に設けられている。

この半導体装置では、凹部内に能動素子が設けられているので、伝送線路と能動素子の電極とを実質的に同一水平レベルに設けることができる。例えば、能動素子は、一方の主面の延長面に能動素子の上面が沿うように、凹部内に配置され得る。これにより、能動素子と伝送線路とを電気的に接続する配線の長さを短くすることができる。その結果、配線の寄生成分を低減することができるので、電気的特性に優れた半導体装置を提供することができる。

本発明の別の一側面に係る半導体装置を製造する方法は、（ａ）窒化物半導体を含む能動素子を準備する工程と、（ｂ）シリコン基板の一方の主面に凹部を形成する工程と、（ｃ）シリコン基板の他方の主面から凹部まで延びるビアホールを形成する工程と、（ｄ）ビアホール内に金属層を設ける工程と、（ｅ）凹部内に能動素子を配置する工程と、を含む。

本発明の更に別の一側面に係る半導体装置を製造する方法は、（ａ）窒化物半導体を含む能動素子を準備する工程と、（ｂ）シリコン基板の一方の主面に凹部を形成する工程と、（ｃ）凹部内に能動素子を配置する工程と、（ｅ）シリコン基板の他方の主面から凹部まで延びるビアホールを形成する工程と、（ｆ）ビアホール内に金属層を設ける工程と、を含む。

これら半導体素子を製造する方法によれば、一実施形態の半導体装置を製造することが可能である。

一実施形態においては、能動素子はＳｉＣ基板又はＧａＮ基板を有し得る。また、能動素子の全周縁が、凹部を画成するシリコン基板の面上に搭載され得る。この形態によれば、金属層により能動素子からの放熱機能を確保しつつ、シリコン基板により能動素子の高い支持強度を得ることができる。

以上説明したように、本発明によれば、能動素子をシリコン基板上に搭載することによって製造される半導体装置であって、電気的特性に優れた半導体装置が提供される。また、その製造方法が提供される。

一実施形態に係る半導体装置の平面図である。一実施形態に係る半導体装置の断面図である。別の実施形態に係る半導体装置の断面図である。一実施形態に係る半導体装置を製造する方法の各工程を示す図である。別の実施形態に係る半導体装置を製造する方法の各工程を示す図である。

以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。

図１は、一実施形態に係る半導体装置の平面図である。一実施形態における半導体装置は、ＭＭＩＣで有り得る。一実施形態では、図１に示すように、半導体装置１０は、シリコン基板１２、及び、能動素子１４を備えている。半導体装置１０は、伝送線路１６ｂ、及び、能動素子１４と伝送線路１６ｂとを接続する配線１８を更に備えている。また、半導体装置１０は、外部との電気的接続を提供する端子電極２０も備え得る。また、一実施形態においては、半導体装置１０は、半導体プロセスによってシリコン基板１２の一方の主面上に形成された受動素子１６ａを含み得る。

伝送線路１６ｂは、半導体プロセスによってシリコン基板１２の一方の主面上に形成され得る。伝送線路１６ｂは、能動素子１４、受動素子１６ａ及び端子電極２０のうち対応する要素間を電気的に接続する。配線１８は、このような伝送線路１６ｂと能動素子１４の電極とを電気的に接続するものである。一実施形態においては、配線１８は、ワイヤである。

図２は、一実施形態に係る半導体装置の断面図である。図１及び図２に示す能動素子１４は、窒化物半導体を含む能動素子である。一実施形態においては、能動素子１４は、ＨＥＭＴデバイスであり得る。

図２に示すように、能動素子１４は、半導体基板１４ａ、第１の半導体層１４ｂ、第２の半導体層１４ｃ、ゲート電極１４ｄ、ソース電極１４ｅ、及びドレイン電極１４ｆを備え得る。

半導体基板１４ａとしては、例えば、ＳｉＣ基板又はＧａＮ基板を用いることができる。第１の半導体層１４ｂは、半導体基板１４ａ上にエピタキシャル成長された半導体層である。第１の半導体層１４ｂとしては、ｉ型のＧａＮ半導体層を例示することができる。第２の半導体層１４ｃは、第１の半導体層１４ｂ上エピタキシャル成長された半導体層である。第２の半導体層１４ｃとしては、例えば、ｎ型のＡｌＧａＮ半導体層を例示することができる。ゲート電極１４ｄ、ソース電極１４ｅ、及びドレイン電極１４ｆは、第２の半導体層１４ｃ上に設けられている。ゲート電極１４ｄは、ソース電極１４ｅとドレイン電極１４ｆの間に設けられている。

図２に示すように、シリコン基板１２は、一方の主面１２ａ及び他方の主面１２ｂを有している。一方の主面１２ａ上には、絶縁膜２２が設けられ得る。絶縁膜２２としては、ＳｉＯ_２又はＳｉＮ製の膜を例示することができる。

また、シリコン基板１２は、一方の主面１２ａに形成された凹部Ｒを有している。凹部Ｒは、一方の主面１２ａからシリコン基板１２の厚み方向に当該シリコン基板１２の内部に向けて所定の深さまで形成されている。この凹部Ｒの深さについては後述する。

また、シリコン基板１２には、ビアホールＶが形成されている。ビアホールＶは、他方の主面１２ｂから凹部Ｒまで延びるように形成されている。ビアホールＶ内には、金属層２４が設けられている。金属層２４としては、例えば、Ａｕ製の金属層を例示することができる。

なお、金属層２４は、多層の金属層であってもよい。多層の金属層である場合には、他方の主面１２ｂ及びビアホールＶを画成する面に沿ってＡｕ層が形成される。また、このＡｕ層上に、例えば、モリブデン層及び銅層を含む複数の層が形成される。モリブデン層及び銅層は、交互に積層され得る。モリブデンは、ＳｉＣの熱膨張率に近い熱膨張率を有する金属であり、銅層は、熱伝導率の大きい金属である。したがって、半導体基板１４ａがＳｉＣ基板である場合に、当該半導体基板１４ａに接する部分に、半導体基板１４ａに適した熱膨張率と能動素子１４からの放熱に適した熱伝導率を有する金属層２４を提供することができる。

図２に示すように、能動素子１４は、その被搭載面が金属層２４の表面に接するように、凹部Ｒ内に配置されている。一実施形態では、図２に示すように、能動素子１４の被搭載面は、金属層２４上のみに存在している。即ち、能動素子１４の被搭載面のサイズより、金属層の表面のサイズが大きくなっている。この形態においては、能動素子１４は、金属層２４の表面に接合され得る。

また、一実施形態においては、能動素子１４は、一方の主面１２ａの延長面に当該能動素子１４の上面が沿うように、凹部Ｒ内に配置され得る。換言すると、凹部Ｒの深さは、一方の主面１２ａの延長面に能動素子１４の上面が沿うように、能動素子１４の厚みに対して設定されている。これにより、能動素子１４の電極１４ｄ，１４ｅ，１４ｆと伝送線路１６ｂの水平レベルを実質的に同一とすることができる。その結果、能動素子１４の電極１４ｄ，１４ｅ，１４ｆと伝送線路１６ｂとを接続する配線１８の長さを短くすることができる。したがって、配線１８の寄生成分、例えば、寄生インダクタンスを低減することができ、半導体装置１０の電気的特性を向上することができる。

また、半導体装置１０は、シリコン基板１２をベースとして作成しているので、低コストに作成可能である。また、半導体装置１０は、発熱量の少ない受動素子１６ａをシリコン基板１２上に設けているが、発熱量の多い能動素子１４を金属層２４上に設けているので、能動素子１４によって発生する熱を良好に放熱することができる。さらに、半導体装置１０は、能動素子１４の一部としてＳｉＣ基板を用いることによって、良好な特性を得ることができる。

以下、別の実施形態に係る半導体装置について説明する。図３は、別の実施形態に係る半導体装置の断面図である。図３に示す半導体装置１０Ａでは、ビアホールＶのサイズが、半導体装置１０のビアホールＶのサイズと異なっている。

半導体装置１０Ａでは、ビアホールＶは、能動素子１４の被搭載面の全周縁が、凹部Ｒを画成するシリコン基板１２の面上に搭載されるようなサイズを有している。したがって、能動素子１４は、金属層２４に接し、且つ、シリコン基板１２によって支持されている。なお、能動素子１４の被搭載面にＡｕ膜を設け、当該Ａｕ膜とシリコンとの共晶結合により、能動素子１４を、シリコン基板１２に固定してもよい。これにより、半導体装置１０Ａでは、金属層２４による能動素子１４からの放熱機能を確保しつつ、能動素子１４の高い支持強度を得ることができる。また、半導体装置１０Ａでは、金属層２４の量を少なくすることができるので、当該半導体装置を低コストに製造することが可能である。

以下、一実施形態に係る半導体装置を製造する方法について説明する。図４は、一実施形態に係る半導体装置を製造する方法の各工程を示す図である。図４の（ａ）に示すように、一実施形態においては、まず、シリコン基板１２の一方の主面１２ａに凹部Ｒを形成する。そして、図４の（ａ）に示すように、一方の主面１２ａ及び凹部Ｒを画成する面に絶縁膜２２を形成する。なお、凹部Ｒは、ウェットエッチング及びドライエッチングといった任意の方法により形成することができる。

次いで、図４の（ｂ）に示すように、他方の主面１２ｂから凹部ＲまでビアホールＶを形成する。ビアホールＶは、ウェットエッチング及びドライエッチングといった任意の方法により形成することができる。

次いで、図４の（ｃ）に示すように、ビアホールＶを画成する面に沿って金属層２４を形成する。この工程においては、他方の主面１２ｂ上にも金属層２４が形成される。なお、金属層２４は、メッキ処理によって形成され得る。

次いで、図４の（ｄ）に示すように、凹部Ｒ内において能動素子１４を配置すべき位置に形成されている絶縁膜２２を除去する。この工程により、少なくとも、凹部Ｒ内に金属層２４の表面が露出する。なお、絶縁膜２２は、ウェットエッチング及びドライエッチングといった任意の方法により、除去することができる。

次いで、図４の（ｅ）に示すように、金属層２４に接するように凹部Ｒ内に能動素子１４を配置する。次いで、図４の（ｆ）に示すように、能動素子１４の電極と伝送線路１６ｂとをワイヤによって接続する。以上の工程により、一実施形態に係る半導体装置を製造することができる。

以下、別の実施形態に係る半導体装置を製造する方法について説明する。別の実施形態に係る半導体装置を製造する方法の各工程を示す図である。図５に示す製造方法では、能動素子１４を凹部Ｒ内に配置した後、ビアホールＶが形成されることが、図４に示す製造方法と異なっている。以下、詳細に説明する。

別の実施形態においては、図５に示すように、まず、図４の（ａ）の工程と同様に、シリコン基板１２に凹部Ｒを形成し、そして、絶縁膜２２を形成する。次いで、図５の（ｂ）に示すように、凹部Ｒ内において能動素子１４を配置すべき位置に形成されている絶縁膜２２を除去する。そして、能動素子１４を凹部Ｒ内に配置する。

次いで、図５の（ｃ）に示すように、絶縁膜２２上に伝送線路１６ｂを形成し、同時に、配線１８を形成する。配線１８は、伝送線路１６ｂと同様に形成される配線パターンである。配線１８は、例えば、Ａｕメッキにより形成することができる。具体的には、配線１８のパターンに応じたレジストマスクを作成し、当該レジストマスクを用いてＡｕメッキを行う。その後、レジストマスクを除去することにより、配線１８を得ることができる。なお、図５の（ｃ）に示すように、配線１８は、凹部Ｒ上を通過する部分においては、エアブリッジとなっている。

次いで、図５の（ｄ）に示すように、シリコン基板１２の他方の主面１２ｂから凹部Ｒ、即ち能動素子１４の被搭載面までビアホールＶを形成する。次いで、図５の（ｅ）に示すように、金属層２４をビアホールＶを画成する面に沿って形成する。これにより、一実施形態に係る半導体装置を製造することができる。また、図５に示す製造方法では、ワイヤを接続するプロセスが不要となり、より容易に一実施形態に係る半導体装置を製造することができる。

以上、本発明の種々の実施形態について説明したが、本発明は上述した実施形態に限定されることなく種々の変形が可能である。例えば、図３に示した半導体装置１０Ａでは、能動素子１４の被搭載面の全周縁がシリコン基板１２上に搭載されていが、能動素子１４の被搭載面の一以上の部分のみがシリコン基板１２上に搭載されていてもよい。

また、半導体装置を製造する方法においては、先にビアホールＶ及び金属層２４の形成を行った後に、凹部Ｒの形成、能動素子１４の搭載、伝送線路１６ｂの形成、及び、配線１８の形成を行ってもよい。

１０，１０Ａ…半導体装置、１２…シリコン基板、１２ａ…一方の主面、１２ｂ…他方の主面、１４…能動素子、１４ｄ…ゲート電極、１４ｅ…ソース電極、１４ｆ…ドレイン電極、１６ａ…受動素子、１６ｂ…伝送線路、１８…配線、２４…金属層、Ｒ…凹部、Ｖ…ビアホール。

Claims

一方の主面及び他方の主面を有し、該一方の主面に凹部が形成されており、該他方の主面から前記凹部まで延びるビアホールが形成されたシリコン基板と、
前記ビアホール内に設けられた金属層と、
窒化物半導体を含む能動素子であり、被搭載面を有し、該被搭載面の周縁によって囲まれた該被搭載面の中央の全領域が前記金属層に接するよう前記凹部内に設けられた該能動素子と、
を備える半導体装置。
前記周縁を含む前記被搭載面の全領域が前記金属層に接している、請求項１に記載の半導体装置。
前記能動素子の全周縁が、前記凹部を画成する前記シリコン基板の面上に搭載されている、請求項１に記載の半導体装置。
前記能動素子はＳｉＣ基板又はＧａＮ基板を有する、請求項１〜３の何れか一項に記載の半導体装置。
前記能動素子は、前記一方の主面の延長面に該能動素子の上面が沿うように前記凹部内に配置されている、請求項１〜４の何れか一項に記載の半導体装置。
半導体装置を製造する方法であって、
窒化物半導体を含む能動素子を準備する工程と、
シリコン基板の一方の主面に凹部を形成する工程と、
前記シリコン基板の他方の主面から前記凹部まで延びるビアホールを形成する工程と、
前記ビアホール内に金属層を設ける工程と、
前記凹部内に前記能動素子を配置する工程と、
を含み、
前記凹部内に前記能動素子を配置する工程では、前記能動素子の被搭載面のうち、該被搭載面の周縁によって囲まれた該被搭載面の中央の全領域が前記金属層に接するよう、該能動素子が配置される、方法。
半導体装置を製造する方法であって、
窒化物半導体を含む能動素子を準備する工程と、
シリコン基板の一方の主面に凹部を形成する工程と、
前記凹部内に前記能動素子を配置する工程と、
前記シリコン基板の他方の主面から前記凹部まで延びるビアホールを形成する工程と、
前記ビアホール内に金属層を設ける工程と、
を含み、
前記凹部内に前記能動素子を配置する工程では、前記能動素子の被搭載面のうち、該被搭載面の周縁によって囲まれた該被搭載面の中央の全領域が前記金属層に接するよう、該能動素子が配置される、方法。
前記周縁を含む前記被搭載面の全領域が前記金属層に接するよう、前記能動素子が配置される、請求項６又は７に記載の方法。
前記能動素子の全周縁が、前記凹部を画成する前記シリコン基板の面上に搭載される、請求項６又は７に記載の方法。
前記能動素子はＳｉＣ基板又はＧａＮ基板を有する、請求項６〜９の何れか一項に記載の方法。
前記能動素子は、前記一方の主面の延長面に該能動素子の上面が沿うように前記凹部内に配置される、請求項６〜１０の何れか一項に記載の方法。