JPS62222656A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62222656A JPS62222656A JP6783386A JP6783386A JPS62222656A JP S62222656 A JPS62222656 A JP S62222656A JP 6783386 A JP6783386 A JP 6783386A JP 6783386 A JP6783386 A JP 6783386A JP S62222656 A JPS62222656 A JP S62222656A
- Authority
- JP
- Japan
- Prior art keywords
- section
- semiconductor device
- metal
- recessed section
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims description 9
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 229910000679 solder Inorganic materials 0.000 abstract description 4
- 238000009499 grossing Methods 0.000 abstract 2
- 239000003795 chemical substances by application Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 2
- -1 AuSn Substances 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229920006268 silicone film Polymers 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体素子構造に関し、特に半導体基板？エツ
チングして作成するバイア・ホール構造に関する。
チングして作成するバイア・ホール構造に関する。
従来、この種のバイア・ホール構造？有する半導体素子
は１表面金属層形成後、バイア・ホールを形成すべき箇
所に裏面側から、表面金属層に到達するまで半導体基板
ｔエツチングして、凹部を形成し、裏面金属層を施すこ
とにより、表裏金属層の電気的接触？実現する第３図の
ような構造を有していた。
は１表面金属層形成後、バイア・ホールを形成すべき箇
所に裏面側から、表面金属層に到達するまで半導体基板
ｔエツチングして、凹部を形成し、裏面金属層を施すこ
とにより、表裏金属層の電気的接触？実現する第３図の
ような構造を有していた。
上述した従来の半導体素子は第３図のように半導体基板
裏面に段差の大きい凹部が存在する為。
裏面に段差の大きい凹部が存在する為。
例えば、容器金属板上にＡｕＳｎ等のハード・ソルダー
剤を用いてマウントする際、この凹部に気体が密封され
、マウント時には第４図のようなボイド７が発生するこ
とがしばしばある。
剤を用いてマウントする際、この凹部に気体が密封され
、マウント時には第４図のようなボイド７が発生するこ
とがしばしばある。
このようへマウント時のボイドの発生は下記に示す２つ
の不具合ｔもたらす。
の不具合ｔもたらす。
第１に、半導体素子の放熱が悪くなる為、熱抵抗が高（
なる。
なる。
第２に、マウント時の熱履歴によりボイドが体積膨張す
る為、半導体素子表面電極金属の変形。
る為、半導体素子表面電極金属の変形。
表面パッシベイション膜のクラック、そして半導体基板
のマイクロラック？誘発させる点があげられる。
のマイクロラック？誘発させる点があげられる。
このように半導体素子の熱抵抗が高くなると。
半導体素子が通常使用される実働状態に２いて、予想し
ていた以上に温度が上昇し、半導体素子に熱加速が加わ
ｖｐ＃命を短か（したり、また半棉体素子表１ｆｉ電極
金属の変形１表面パフシイシｌン膜のクラック、半導体
基板のマイクロクラックは半導体素子の長期実働状態に
８いて十分な信頼度は得られないという欠点がある。
ていた以上に温度が上昇し、半導体素子に熱加速が加わ
ｖｐ＃命を短か（したり、また半棉体素子表１ｆｉ電極
金属の変形１表面パフシイシｌン膜のクラック、半導体
基板のマイクロクラックは半導体素子の長期実働状態に
８いて十分な信頼度は得られないという欠点がある。
〔問題点を解決するための手段Ｊ
本発明の半導体装置は半導体素子表面金属と裏面金属層
とを半導体基板を貫通する孔を介して。
とを半導体基板を貫通する孔を介して。
電気的接触をとる構造（バイア・ホール）を持つ半導体
装置において、このバイア・ホールを半導体素子基板の
表面及び裏面ともに四部を設け１表面及び裏面に金属？
被着することにより、相互の電気的接触馨はかり、かつ
裏面の凹部段差？小さくすることにより、裏面全体を滑
らかにした構造を有することン特徴とするものである。
装置において、このバイア・ホールを半導体素子基板の
表面及び裏面ともに四部を設け１表面及び裏面に金属？
被着することにより、相互の電気的接触馨はかり、かつ
裏面の凹部段差？小さくすることにより、裏面全体を滑
らかにした構造を有することン特徴とするものである。
次に１本発明について図面を参照して説明する。
第１図は本発明の一実施例の縦断面図である。
本発明の一実施例の半導体装置の作製は１表面パターン
７作製する上で、バイア・ホールを形成すべき箇所ｔエ
ツチングして１表面上に凹部を作り。
７作製する上で、バイア・ホールを形成すべき箇所ｔエ
ツチングして１表面上に凹部を作り。
そこに表面金属１を被着してＳく。そして１表面パター
ンを完成した後、裏面からもすでに表面上に形成した凹
部の箇所？エツチングして１表面金属層に到達する檻の
凹部を作り、裏面金属３を被着し、表面金属との電気的
接融をとる。さらに。
ンを完成した後、裏面からもすでに表面上に形成した凹
部の箇所？エツチングして１表面金属層に到達する檻の
凹部を作り、裏面金属３を被着し、表面金属との電気的
接融をとる。さらに。
Ａｕ ４ｙ厚くメッキすることによって、裏面上の凹部
段差を小さくシ、裏面全体？滑らかにする。
段差を小さくシ、裏面全体？滑らかにする。
第２図はそのマウント図である。
以上説明したように本発明は第１図に示すように半導体
素子裏面の凹部段差が小さくなることにより、裏面全体
が滑らかになるので、従来の半導体装置を容器金属板上
にＡｕ８ｎ等のノーード・ソルダー剤を用いて、マウン
トする際に発生していたボイドを無くすることができる
。
素子裏面の凹部段差が小さくなることにより、裏面全体
が滑らかになるので、従来の半導体装置を容器金属板上
にＡｕ８ｎ等のノーード・ソルダー剤を用いて、マウン
トする際に発生していたボイドを無くすることができる
。
これによって、ボイドの発生により生じていた前記２つ
の不具合を無くすことができ、半導体装置の信頼度をあ
げることができる。
の不具合を無くすことができ、半導体装置の信頼度をあ
げることができる。
第１図は本発明の一実施例の半導体装置の縦断面図、第
２図は第１図の半導体装置？容器金属板上にマウントし
た場合の縦断面図、第３図は従来の半導体装置の縦断面
図、第４図は第３図の半導体装置を容器金属板上にマウ
ントした場合の縦断面図である。 １・・・・・・表面金属層、２・・・・・・半導体基板
、３・・・・・・裏面金属層、４・・・・・・Ａｕメッ
キ、５・・・・・・入ｕｓｎソルダー剤、６・・・・・
・容器金属板、７・・・・・・ボイド。 代理人 弁理士 内 原 晋 ’ ；、’、！’
ｌ、。 ＼ −゛ 茅２ 図
２図は第１図の半導体装置？容器金属板上にマウントし
た場合の縦断面図、第３図は従来の半導体装置の縦断面
図、第４図は第３図の半導体装置を容器金属板上にマウ
ントした場合の縦断面図である。 １・・・・・・表面金属層、２・・・・・・半導体基板
、３・・・・・・裏面金属層、４・・・・・・Ａｕメッ
キ、５・・・・・・入ｕｓｎソルダー剤、６・・・・・
・容器金属板、７・・・・・・ボイド。 代理人 弁理士 内 原 晋 ’ ；、’、！’
ｌ、。 ＼ −゛ 茅２ 図
Claims (1)
- 半導体素子表面金属層と裏面金属層とを半導体基板を貫
通する孔を介して、電気的接触をとる構造を持つ半導体
装置において、このバイア・ホールを、半導体素子基板
の表面及び裏面ともに凹部を設け、表面及び裏面に金属
を被着することにより、相互の電気的接触をはかり、か
つ裏面の凹部段差を小さくすることにより、裏面全体を
滑らかにした構造とすることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6783386A JPS62222656A (ja) | 1986-03-25 | 1986-03-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6783386A JPS62222656A (ja) | 1986-03-25 | 1986-03-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62222656A true JPS62222656A (ja) | 1987-09-30 |
Family
ID=13356341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6783386A Pending JPS62222656A (ja) | 1986-03-25 | 1986-03-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62222656A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08162459A (ja) * | 1994-12-08 | 1996-06-21 | Nec Corp | 半導体基板及びその製造方法 |
| JP2001044197A (ja) * | 1999-08-04 | 2001-02-16 | Sharp Corp | 半導体装置及びその製造方法 |
| JP2012028692A (ja) * | 2010-07-27 | 2012-02-09 | Sumitomo Electric Ind Ltd | 半導体装置及びその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5661170A (en) * | 1979-10-25 | 1981-05-26 | Mitsubishi Electric Corp | Preparation of field effect transistor |
| JPS59123270A (ja) * | 1982-12-28 | 1984-07-17 | Nec Corp | モノリシツク回路 |
-
1986
- 1986-03-25 JP JP6783386A patent/JPS62222656A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5661170A (en) * | 1979-10-25 | 1981-05-26 | Mitsubishi Electric Corp | Preparation of field effect transistor |
| JPS59123270A (ja) * | 1982-12-28 | 1984-07-17 | Nec Corp | モノリシツク回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08162459A (ja) * | 1994-12-08 | 1996-06-21 | Nec Corp | 半導体基板及びその製造方法 |
| JP2001044197A (ja) * | 1999-08-04 | 2001-02-16 | Sharp Corp | 半導体装置及びその製造方法 |
| JP2012028692A (ja) * | 2010-07-27 | 2012-02-09 | Sumitomo Electric Ind Ltd | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7135765B2 (en) | Semiconductor device package and method of making the same | |
| US20090302463A1 (en) | Semiconductor device having substrate with differentially plated copper and selective solder | |
| JPH10256315A (ja) | 半導体チップ付着パッドおよび形成方法 | |
| JPH02257643A (ja) | 半導体装置及びその製造方法 | |
| US6614110B1 (en) | Module with bumps for connection and support | |
| JPH05335313A (ja) | インジウムバンプの製造方法 | |
| KR20010062416A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPS62222656A (ja) | 半導体装置 | |
| JP2989696B2 (ja) | 半導体装置及びその実装方法 | |
| US5336929A (en) | Semiconductor structure and method for fabricating the same | |
| WO2004042819A1 (en) | Device comprising circuit elements connected by bonding bump structure | |
| JPH03278539A (ja) | 半導体装置 | |
| CN101506970B (zh) | 减小基片与基片上的凸出电极之间的应力 | |
| JPH03101234A (ja) | 半導体装置の製造方法 | |
| JPH01258458A (ja) | ウェーハ集積型集積回路 | |
| US20200152825A1 (en) | Method for reduction of interfacial stress accumulation between double side copper-plated layers and aluminum nitride substrate | |
| JPH0437033A (ja) | バンプ電極の形成方法 | |
| JP7049376B2 (ja) | スペーサーシステムの製造方法、スペーサーシステム、スペーサーシステムとチップの使用 | |
| JPH01123418A (ja) | 半導体装置の製造方法 | |
| TWI233671B (en) | Flip chip BGA | |
| JPH03263882A (ja) | 熱電装置の製造方法 | |
| JP3548814B2 (ja) | 突起電極の構造およびその形成方法 | |
| JPS6272161A (ja) | 半導体装置 | |
| JPH07120642B2 (ja) | 半導体装置およびその製造方法 | |
| JPH09186190A (ja) | 突起電極の構造およびその形成方法 |