DE202015009781U1 - Halbleiterbauteil - Google Patents

Halbleiterbauteil Download PDF

Info

Publication number
DE202015009781U1
DE202015009781U1 DE202015009781.2U DE202015009781U DE202015009781U1 DE 202015009781 U1 DE202015009781 U1 DE 202015009781U1 DE 202015009781 U DE202015009781 U DE 202015009781U DE 202015009781 U1 DE202015009781 U1 DE 202015009781U1
Authority
DE
Germany
Prior art keywords
semiconductor chip
metallic base
recess
base portion
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE202015009781.2U
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of DE202015009781U1 publication Critical patent/DE202015009781U1/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H01L2224/29036—Disposition the layer connector covering only portions of the surface to be connected covering only the central area of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7555—Mechanical means, e.g. for planarising, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75703—Mechanical holding means
    • H01L2224/75705—Mechanical holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H01L2224/83096—Transient conditions
    • H01L2224/83097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

Halbleiterbauteil mit:
einem ersten metallischen Basisabschnitt;
einem ersten Halbleiterchip, einem zweiten Halbleiterchip und einem dritten Halbleiterchip, die auf dem ersten metallischen Basisabschnitt angeordnet sind, derart, dass der erste Halbleiterchip, der zweite Halbleiterchip und der dritte Halbleiterchip in einer ersten Richtung voneinander beabstandet sind, wobei jeder von dem ersten Halbleiterchip, dem zweiten Halbleiterchip und dem dritten Halbleiterchip eine im Wesentlichen quadratische Form in einer Draufsicht hat, wobei der zweite Halbleiterchip ein erstes Pad und ein zweites Pad aufweist;
einem Bondmaterial, das den ersten Halbleiterchip, den zweiten Halbleiterchip und den dritten Halbleiterchip jeweils mit dem ersten metallischen Basisabschnitt verbindet;
einer ersten Vertiefung, die an dem ersten metallischen Basisabschnitt gebildet ist, derart, dass die erste Vertiefung zwischen einer ersten Seite des ersten Halbleiterchips und einer ersten Seite des zweiten Halbleiterchips gegenüberliegend der ersten Seite des ersten Halbleiterchips angeordnet ist, wobei die erste Vertiefung länger ist als die erste Seite des ersten Halbleiterchips und die erste Seite des zweiten Halbleiterchips;
einer zweiten Vertiefung, die an dem ersten metallischen Basisabschnitt gebildet ist, derart, dass die zweite Vertiefung zwischen einer zweiten Seite des zweiten Halbleiterchips und einer ersten Seite des dritten Halbleiterchips gegenüberliegend der zweiten Seite des zweiten Halbleiterchips angeordnet ist, wobei die zweite Vertiefung länger ist als die zweite Seite des zweiten Halbleiterchips und die erste Seite des dritten Halbleiterchips; und
einem ersten Draht, der sich von dem ersten Pad des zweiten Halbleiterchips zu einer Außenseite des ersten metallischen Basisabschnittes erstreckt, wobei der erste Draht kürzer ist als die erste Vertiefung und die zweite Vertiefung.

Description

  • TECHNISCHES GEBIET
  • Die folgende Erfindung betrifft ein Halbleiterbauteil und betrifft insbesondere ein Leistungs-Halbleitermodul, wie es in breitem Umfang angewendet wird für eine Wechselrichterschaltung und dergleichen. Offenbart ist ferner ein Verfahren zum Herstellen des Leistungs-Halbleitermoduls.
  • STAND DER TECHNIK
  • Beispielsweise offenbaren die Patentliteratur 1 und 2 jeweils ein Halbleiterbauteil, das mit einer Insel wie einem Chip-Pad und einem Halbleiterchip ausgestattet ist, der auf der Insel angeordnet ist. Der Halbleiterchip ist unter Verwendung eines geschmolzenen Lötmittels auf die Insel gebondet.
  • STAND DER TECHNIK DOKUMENTE
  • PATENTLITERATUR
    • Patentliteratur 1: Japanische nicht geprüfte Pantentanmeldungsveröffentlichung 2011-155286
    • Patentliteratur 2: Japanische nicht geprüfte Patentanmeldungsveröffentlichung H6-37122
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • VON DER ERFINDUNG ZU LÖSENDES PROBLEM
  • Herkömmlicherweise wurde ein Halbleiterchip auf eine Insel gebondet, indem man ein plattenförmiges geschmolzenes Lötmittel oder eine Lötpaste mit einem Halbleiterchip angedrückt und zerkleinert hat, was hervorgerufen hat, dass das Lötmittel weit innerhalb eines Raumes verteilt wurde, der zwischen dem Halbleiterchip und der Insel ausgebildet ist. Derartige herkömmliche Bond-Verbindungen rufen jedoch häufig Probleme hinsichtlich eines Lötmittel-Herausströmens und hinsichtlich eines Lötmittel-Schrumpfens hervor.
  • Ein Lötmittel-Herausströmen („solder leakage“) ist ein Phänomen, bei dem ein geschmolzenes Lötmittel zur Außenseite eines Halbleiterchips herausströmt bzw. leckt. Ein herausgeströmtes Lötmittel gelangt leicht auf die Oberfläche eines Halbleiterchips, wodurch eine Distanz zwischen dem Ende eines rückflächenseitigen Kontaktes mit einem Halbleiterchip und der Fläche des Halbleiterchips verkürzt wird, wodurch eine Stehspannung bzw. Widerstandsspannung („withstand voltage“) des Halbleiterchips geringer gemacht wird als eine ursprüngliche Stehspannung, die von der Dicke eines Chips abhängt.
  • Unterdessen ist ein Lötmittel-Schrumpfen („solder shrinkage“) ein Phänomen, bei dem ein Raum (Leerraum bzw. „void“), der kein Lötmittel darin hat, zwischen einem Halbleiterchip und einer Insel erzeugt wird. Dieser Leerraum wird schließlich mit einem Harz mit einer relativ niedrigen thermischen Leitfähigkeit gefüllt, und verbleibt ansonsten als eine freie bzw. frei zur Verfügung stehende Region, wodurch die Wärmeableitungsfähigkeit des Halbleiterchips verringert werden kann. Ferner kann ein Abschnitt des Halbleiterchips von einem Lötmittel nicht gelagert werden, wodurch eine Struktur gebildet wird, bei der der Abschnitt sich aus dem Lötmittel heraus erstreckt, so dass an der Basis der Struktur leicht eine Spannungskonzentration auftritt. Demzufolge treten während des Prozesses eines Thermozyklus, bei dem ein Anstieg und ein Abfall der Temperatur wiederholt wird, leicht Brüche auf bzw. Brüche neigen dazu, ausgebildet zu werden.
  • Demgemäß besteht eine Notwendigkeit danach, sowohl das Lötmittel-Herausströmen als auch das Lötmittel-Schrumpfen bei niedrigen Kosten zu eliminieren.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, bei niedrigen Kosten ein Halbleiterbauteil und ein Verfahren zum Herstellen des Halbleiterbauteils bereitzustellen, die dazu in der Lage sind, ein Lötmittel-Schrumpfen zu verhindern und eine Abnahme der Stehspannung zu minimieren, selbst wenn ein Lötmittel-Herausströmen stattfindet.
  • MAßNAHMEN ZUM LÖSEN DES PROBLEMS
  • Eine Ausführungsform gemäß der vorliegenden Erfindung stellt ein Halbleiterbauteil bereit, mit einem Halbleiterchip, einem leitfähigen Element zum Lagern des Halbleiterchips, einem Fügematerial, das zwischen dem leitfähigen Element und dem Halbleiterchip bereitgestellt ist, und einer Entlastungsvertiefung, die an der Fläche des leitfähigen Elementes ausgebildet und beabstandet von dem Halbleiterchip angeordnet ist, wobei das eine Ende und das andere Ende hiervon jeweils mit den Umfangskanten bzw. -rändern des leitfähigen Elementes verbunden sind.
  • Das Halbleiterbauteil kann durch ein Herstellungsverfahren hergestellt sein, wobei das Verfahren einen Schritt des Vorbereitens eines leitfähigen Elementes beinhaltet, das eine Entlastungsvertiefung an der Fläche bzw. Oberfläche des leitfähigen Elementes ausgebildet hat, wobei die Entlastungsvertiefung einen vorgeschriebenen Chipbereich bzw. Chipflächenbereich bildet, wobei das eine Ende und das andere Ende der Entlastungsvertiefung mit den Umfangskanten des leitfähigen Elementes verbunden sind, einen Schritt des Platzierens eines Fügematerials in dem Chipbereich beinhaltet, einen Schritt des Platzierens eines Halbleiterchips auf dem Fügematerial beinhaltet und einen Schritt des Bondens des Halbleiterchips auf das leitfähige Element beinhaltet, und zwar durch Aufschmelzen des Fügematerials, während auf den Halbleiterchip eine Last bzw. ein Druck ausgeübt wird, wobei ein Flächenverhältnis („area ratio“) des Halbleiterchips zu dem Fügematerial (Chipbereich / Fügematerialbereich) 1,0 oder kleiner ist.
  • Gemäß diesem Verfahren kann ein Lötmittel-Schrumpfen verhindert werden, und zwar unabhängig von der Größe einer Last, die auf einen Halbleiterchip ausgeübt wird, und zwar selbst in einer Konfiguration, bei der das Verhältnis von Chipbereich / Fügematerialbereich 1,0 oder kleiner ist. Da der Bereich bzw. die Fläche des Fügematerials relativ groß ist verglichen mit dem Bereich bzw. der Fläche des Halbleiterchips, tritt ein Lötmittel-Herausströmen („solder leakage“) wahrscheinlich auf. Selbst wenn das das Lötmittel jedoch beginnt, herauszuströmen, kann das herausgeströmte Lötmittel in eine Entlastungsvertiefung eingeführt werden. Auf diese Art und Weise kann verhindert werden, dass das Lötmittel auf die Fläche eines Halbleiterchips gelangt, und folglich kann eine Abnahme der Stehspannung minimiert werden.
  • Die Entlastungsvertiefung ist so ausgebildet, dass das eine Ende und das andere Ende hiervon jeweils mit den Umfangskanten bzw. -rändern des leitfähigen Elementes verbunden sind. D.h., das eine Ende und das andere Ende der Entlastungsvertiefung sind an den Umfangskanten des leitfähigen Elementes geöffnet. Wenn beispielsweise eine Entlastungsvertiefung gebildet ist durch Druckumformen des leitfähigen Elementes, kann herausgedrücktes überschüssiges leitfähiges Material in Richtung hin zu einem Öffnungsende der Entlastungsvertiefung herausgelassen bzw. entlastet werden. Demzufolge kann verhindert werden, dass das herausgedrückte leitfähige Material als ein Vorsprung nahe der Entlastungsvertiefung verbleibt, und folglich ist ein Prozess zum Entfernen des Vorsprunges nach dem Druckumformen nicht erforderlich. Im Ergebnis kann eine Kostenzunahme, die erforderlich ist zum Bilden einer Entlastungsvertiefung, auf einem relativ niedrigen Niveau gehalten bzw. unterdrückt werden.
  • Ferner wird in einer Ausführungsform des Herstellungsverfahrens ein Flächenverhältnis des Halbleiterchips zu dem Fügematerial (Chipbereich / Fügematerialbereich) vorzugsweise auf einem Bereich eingestellt zwischen 0,6 und 0,8, jeweils einschließlich. In einer Ausführungsform gemäß der vorliegenden Erfindung macht es keinen Unterschied, ob ein Abschnitt des Fügematerials in die Entlastungsvertiefung gelangt oder nicht.
  • In einer Ausführungsform gemäß der vorliegenden Erfindung kann eine Vielzahl der Entlastungsvertiefungen an der Fläche des leitfähigen Elementes gebildet werden, und die Halbleiterchips können in Chipbereichen angeordnet werden, die sandwichartig zwischen der Vielzahl von Entlastungsvertiefungen angeordnet sind.
  • Bei dieser Konfiguration ist unabhängig davon, ob das Fügematerial bei dem Halbleiterchip nach links oder nach rechts herausströmt, definitiv eine Entlastungsvertiefung nahe der Herausströmungsposition ausgebildet, und folglich kann sicher verhindert werden, dass Lötmittel auf die Fläche des Halbleiterchips gelangt.
  • In einer Ausführungsform gemäß der vorliegenden Erfindung kann die Vielzahl der Entlastungsvertiefungen in einer Streifenform parallel zueinander gebildet sein.
  • Eine Ausführungsform gemäß der vorliegenden Erfindung kann ferner eine gestufte Struktur beinhalten, die an der Seitenfläche der Entlastungsvertiefung gebildet ist.
  • Bei dieser Konfiguration kann verhindert werden, dass das Fügematerial, welches in die Entlastungsvertiefung gelangt, zurückströmt. Folglich kann die Verlässlichkeit der Stehspannung in dem Halbleiterbauteil verbessert werden.
  • In einer Ausführungsform gemäß der vorliegenden Erfindung ist die gestufte Struktur so konfiguriert, dass die Entlastungsvertiefung in eine Vielzahl von Stufen in der Tiefenrichtung unterteilt ist, die von dem einen Ende zu dem anderen Ende der Entlastungsvertiefung gebildet sein können.
  • In einer Ausführungsform gemäß der vorliegenden Erfindung hat das leitfähige Element Endflächen, die die Umfangskanten bzw. -Ränder bilden, und das eine Ende und das andere Ende der Entlastungsvertiefung können jeweils an den Endflächen geöffnet sein.
  • In einer Ausführungsform gemäß der vorliegenden Erfindung ist die Fläche des leitfähigen Elementes in eine Rechteckform ausgebildet, und die Entlastungsvertiefung kann entlang eines Paares von kurzen Seiten des rechteckig geformten leitfähigen Elementes gebildet sein.
  • Bei dieser Konfiguration lassen sich die Bearbeitungsabmessungen des leitfähigen Elementes zum Bilden der Entlastungsvertiefung verkürzen, verglichen mit einem Fall, bei dem die Entlastungsvertiefung entlang eines Paares von langen Seiten ausgebildet wird. Im Ergebnis kann eine Kostensteigerung, die mit der Bildung der Entlastungsvertiefung einhergeht, weiter eingeschränkt bzw. unterdrückt werden.
  • Eine Ausführungsform gemäß der vorliegenden Erfindung kann ferner ein zweites leitfähiges Element beinhalten, das über dem Halbleiterchip angeordnet ist, wobei das zweite leitfähige Element dem leitfähigen Element beabstandet hiervon gegenüberliegt bzw. zu diesem weist, und kann ein Harzgehäuse beinhalten, das den Halbleiterchip, das leitfähige Element und das zweite leitfähige Element abdichtet bzw. versiegelt, derart, dass es in einen Raum zwischen dem leitfähigen Element und dem zweiten leitfähigen Element gelangt.
  • Bei dieser Konfiguration ist ein Abschnitt des Harzgehäuses sandwichartig zwischen dem leitfähigen Element und dem zweiten leitfähigen Element angeordnet, so dass ermöglicht wird, dass jener Abschnitt dazwischen gehalten wird. Daher lässt sich die Adhäsion des Harzgehäuses an dem Halbleiterchip, dem leitfähigen Element und dem zweiten leitfähigen Element verbessern.
  • In einer Ausführungsform gemäß der vorliegenden Erfindung kann das leitfähige Element eine Rückfläche haben, die gegenüber dem Harzgehäuse freiliegt, um als eine Wärmesenke zu dienen.
  • Eine Ausführungsform gemäß der vorliegenden Erfindung kann ein Leistungs-Halbleitermodul sein, welches eine hochseitige („high-side“) Anordnung, die ein hochseitiges Basiselement als das leitfähige Element und ein hochseitiges Schaltelement als den Halbleiterchip, angeordnet auf dem hochseitigen Basiselement; eine tiefseitige Anordnung, die entfernt von der hochseitigen Anordnung angeordnet ist und ein tiefseitiges Basiselement als das leitfähige Element und ein tiefseitiges Schaltelement als den Halbleiterchip aufweist, das auf dem tiefseitigen Basiselement angeordnet ist; und ein Harzgehäuse beinhaltet, und zwar zum Abdichten bzw. Versiegeln der hochseitigen Anordnung und der tiefseitigen Anordnung.
  • In einer Ausführungsform gemäß der vorliegenden Erfindung weisen das hochseitige Basiselement und das tiefseitige Basiselement jeweils eine Rückfläche auf, die gegenüber dem Harzgehäuse freiliegt, wobei die Rückfläche jeweils als eine Wärmesenke dienen kann.
  • Eine Ausführungsform gemäß der vorliegenden Erfindung kann ein hochseitiges Terminal beinhalten, das integral mit dem hochseitigen Basiselement gebildet ist, derart, dass es von dem Harzgehäuse vorsteht, und kann ein tiefseitiges Terminal enthalten, das über dem tiefseitigen Schaltelement angeordnet ist, derart, dass es gegenüber dem Harzgehäuse vorsteht, und zwar gegenüberliegend dem tiefseitigen Basiselement beabstandet hiervon.
  • Eine Ausführungsform gemäß der vorliegenden Erfindung kann ferner ein Relay-Element beinhalten, das über dem hochseitigen Schaltelement angeordnet ist, und zwar elektrisch verbunden mit dem tiefseitigen Basiselement.
  • Eine Ausführungsform des Herstellungsverfahrens beinhaltet ferner einen Schritt des Anordnens einer Einspann- bzw. Spannvorrichtung mit einer Öffnung, die eine ebene Fläche bzw. einen ebenen Bereich hat, der kleiner ist als jener des Halbleiterchips, und zwar derart, dass die Umfangskante der Öffnung in Kontakt kommt mit der Umfangskante des Halbleiterchips; beinhaltet einen Schritt des Platzierens eines zweiten Fügematerials auf der oberen Fläche des Halbleiterchips, die durch die Öffnung hindurch freiliegt; und beinhaltet einen Schritt des Anordnens eines leitfähigen Blockes auf dem zweiten Fügematerial, wobei der Bondschritt ferner einen Schritt des Aufbringens einer Last bzw. eines Druckes auf die Umfangskante des Halbleiterchips unter Verwendung der Einspannvorrichtung beinhaltet.
  • Gemäß diesem Verfahren kann eine Last gleichmäßiger auf den Halbleiterchip aufgebracht werden, und folglich kann verhindert werden, dass das Fügematerial mit Vorspannung bzw. tendenziell in eine bestimmte Richtung herauszuströmen beginnt. Wenn daher das Fügematerial beginnt herauszuströmen, kann die Menge des herausgeströmten Fügematerials entlang der Umfangskante des Halbleiterchips verteilt werden, und folglich kann weiter bevorzugt verhindert werden, dass es auf die Fläche des Halbleiterchips gelangt.
  • In einer Ausführungsform kann die Einspannvorrichtung einen Führungsabschnitt aufweisen, der gebildet ist durch selektives Erhöhen eines Teils der Rückfläche hiervon, und zwar gegenüber einer Kontaktfläche, die in Kontakt steht mit dem Halbleiterchip, wobei der Führungsabschnitt den Halbleiterchip umgibt.
  • Selbst wenn eine große Menge an Fügematerial herausströmt, kann gemäß diesem Verfahren das Fügematerial sicher in eine Entlastungsvertiefung eingeführt werden, und zwar durch den Führungsabschnitt einer Einspannvorrichtung.
  • Figurenliste
    • 1 ist eine schematische Draufsicht auf ein Leistungs-Halbleitermodul, das eine Ausführungsform gemäß der vorliegenden Erfindung darstellt.
    • 2 ist eine Querschnittsansicht, die erscheint, wenn man das in 1 gezeigte Leistungs-Halbleitermodul entlang einer Schnittlinie II-II schneidet.
    • 3 ist eine Querschnittsansicht, die erscheint, wenn man das in 1 gezeigte Leistungs-Halbleitermodul entlang einer Schnittlinie III-III schneidet.
    • 4 ist eine Schnittansicht, die erscheint, wenn man das in 1 gezeigte Leistungs-Halbleitermodul entlang einer Schnittlinie IV-IV schneidet.
    • 5 ist eine vergrößerte Ansicht einer Region, die von einer in 3 gezeigten gestrichelten Linie V umgeben ist.
    • 6 ist ein Diagramm, das eine Beziehung zwischen einer Last, die auf einen Halbleiterchip angewendet wird, und einer Menge an herausgeströmtem Lötmittel darstellt.
    • 7 ist ein Diagramm, das eine Beziehung zwischen einer Last, die auf einen Halbleiterchip aufgebracht wird, und einer Menge an geschrumpftem Lötmittel darstellt.
    • 8 ist ein Kontourdiagramm, das die Verteilung einer Menge an herausgeströmten Lötmittel darstellt, wenn eine Last auf einen Halbleiterchip aufgebracht wird und wenn der Wert von Chipbereich / Lötmittelbereich variiert wird.
    • 9 ist ein Diagramm, das die Verteilung einer Menge an geschrumpftem Lötmittel darstellt, wenn eine Last auf einen Halbleiterchip aufgebracht wird und wenn ein Wert von Chipbereich / Lötmittelbereich variiert wird.
    • 10A und 10B sind Ansichten, die einen Teil von Herstellungsschritten des Leistungs-Halbleitermoduls darstellen, das in 1 gezeigt ist. 10A ist eine Draufsicht, und 10B ist eine Schnittansicht.
    • 11A und 11B sind Ansichten, die die den 10A und 10B folgenden Schritte darstellen. 11A ist eine Draufsicht und 11B ist eine Querschnittsansicht.
    • 12A und 12B sind Ansichten, die die den 11A und 11B folgenden Schritten darstellen. 12A ist eine Draufsicht und 12B ist eine Querschnittsansicht.
    • 13A und 13B sind Ansichten, die die den 12A und 12B folgenden Schritte darstellen. 13A ist eine Draufsicht und 13B ist eine Querschnittsansicht.
    • 14A und 14B sind Ansichten, die die den 13A und 13B folgenden Schritte darstellen. 14A ist eine Draufsicht und 14B ist eine Querschnittsansicht.
  • AUSFÜHRUNGSFORM ZUM AUSFÜHREN DER ERFINDUNG
  • Nachstehend wird eine Ausführungsform der vorliegenden Erfindung genauer unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.
  • <Konfiguration eines Moduls gemäß einer Ausführungsform der vorliegenden Erfindung>
  • 1 ist eine schematische Draufsicht auf ein Leistungs-Halbleitermodul, das eine Ausführungsform gemäß der vorliegenden Erfindung darstellt. 2 ist eine Querschnittsansicht, die erscheint, wenn man das in 1 gezeigte Leistungs-Halbleitermodul entlang einer Schnittlinie II-II schneidet. 3 ist eine Querschnittsansicht, die erscheint, wenn man das in 1 gezeigte Leistungs-Halbleitermodul entlang einer Schnittlinie II-II schneidet. 4 ist eine Schnittansicht, die erscheint, wenn man das in 1 gezeigte Leistungs-Halbleitermodul entlang einer Schnittlinie IV-IV schneidet. 5 ist eine vergrößerte Ansicht einer Region, die von einer in 3 gezeigten gestrichelten Linie V umgeben ist.
  • Das Leistungs-Halbleitermodul 1 beinhaltet eine hochseitige („high-side“) Anordnung 2, eine tiefseitige („low-side“) Anordnung 3, ein Relay-Terminal 4 als ein Beispiel eines zweiten leitfähigen Elementes und eines Relayelementes gemäß der vorliegenden Erfindung, und ein Harzgehäuse 5. Die hochseitige Anordnung 2 und die tiefseitige Anordnung 3 sind benachbart zueinander angeordnet, wobei ein Spalt 62 dazwischen liegt, wie es in den 1 und 2 gezeigt ist.
  • Die hochseitige Anordnung 2 beinhaltet einen hochseitigen Wärmeableitungsblock 6 als ein Beispiel des leitfähigen Elementes und des hochseitigen Basiselementes gemäß der vorliegenden Erfindung, einen hochseitigen IGBT 7 (Bipolartransistor mit isoliertem Gate, IGBT) und eine hochseitige FRD 8 (Schnellwiederherstellungsdiode bzw. Schnellfreilaufdiode, „Fast Recovery Diode“ (FRD)) als Beispiele des Halbleiterchips und des hochseitigen Schaltelementes gemäß der vorliegenden Erfindung, einen hochseitigen Kontaktblock 9, ein hochseitiges Emitter-Terminal 10 und ein hochseitiges Gate-Terminal 11. Nachstehend werden der hochseitige IGBT 7 und die hochseitige FRD 8 einfach als ein Chip 7 und ein Chip 8 bezeichnet (das Gleiche gilt für den später beschriebenen tiefseitigen IGBT 30 und die tiefseitige FRD 31).
  • Der hochseitige Wärmeableitungsblock 6 ist beispielsweise aus Kupfer (Cu) aufgebaut bzw. zusammengesetzt. In dieser Ausführungsform ist der hochseitige Wärmeableitungsblock 6 in einer leicht flachen rechteckförmigen Parallelepiped-Form gebildet (Rechteckform in Draufsicht).
  • Eine Vielzahl von Entlastungsvertiefungen („release grooves“) 13 ist auf bzw. an der Fläche 12 des hochseitigen Wärmeableitungsblockes 6 gebildet. Vorliegend sind die Entlastungsvertiefungen 13 flach in einer Region nahe der Fläche 12 (Oberflächenteil) des hochseitigen Wärmeableitungsblockes 6 gebildet. Mit anderen Worten verbleibt unterhalb der relativ flachen Entlastungsvertiefungen 13 in dem hochseitigen Wärmeableitungsblock 6 ein Metallteil, der dick ist. Diese Struktur kann verhindern, dass der hochseitige Wärmeableitungsblock 6 sich aufgrund von Wärme, Spannungen usw. entlang der Entlastungsvertiefungen 13 biegt. Wenn beispielsweise der hochseitige Wärmeableitungsblock 6 eine Dicke von 1 mm bis 20 mm besitzt, haben die Entlastungsvertiefungen 13 eine Tiefe von etwa 0,01 mm bis 2 mm.
  • Bei dieser Ausführungsform ist jede Entlastungsvertiefung 13 entlang eines Paares von kurzen Seiten des hochseitigen Wärmeableitungsblockes 6 gebildet, um die beiden Endflächen 14 eines Paares von langen Seiten des hochseitigen Wärmeableitungsblockes 6 zu verbinden, wie es in in 1 gezeigt ist. Hierdurch sind das eine Ende und das andere Ende von jeder Entlastungsvertiefung 13 an den jeweiligen Endflächen 14 des hochseitigen Wärmeableitungsblockes 6 geöffnet.
  • Ferner ist an der Seitenfläche von jeder Entlastungsvertiefung 13 ein gestufte Struktur 15 gebildet. Bei dieser Ausführungsform ist die gestufte Struktur 15 so konfiguriert, dass die Entlastungsvertiefung 13 in der Tiefenrichtung in zwei Stufen unterteilt ist, wie es in 5 gezeigt ist. Hierdurch beinhaltet die gestufte Struktur 15 eine erste Vertiefung 1 und eine zweite Vertiefung 17, die dadurch gebildet ist, dass der Boden der ersten Vertiefung 16 weiter eingedrückt ist, und zwar mit einer Breite, die schmaler ist als jene der ersten Vertiefung 16. Die gestufte Struktur 15 ist entlang der Längsrichtung der Entlastungsvertiefung 13 von der einen Seitenendfläche 14 zu der anderen Seitenendfläche 14 des hochseitigen Wärmeableitungsblockes 6 kontinuierlich gebildet, wie es in 1 gezeigt ist.
  • Die Anzahl der Stufen der gestuften Struktur 15 ist nicht auf zwei beschränkt, sondern kann drei, vier oder mehr betragen. Ferner kann eine Vielzahl von Vertiefungen (erste Vertiefung 16 und zweite Vertiefung 17 bei dieser Ausführungsform) jeweils wechselseitig die gleiche Tiefe oder wechselseitig unterschiedliche Tiefen haben. Die gestufte Struktur 15 kann selektiv entlang der Längsrichtung der Entlastungsvertiefung 13 gebildet werden. Beispielsweise kann eine Vielzahl der zweiten Vertiefungen 17 beabstandet voneinander entlang der Längsrichtung der Entlastungsvertiefung 13 gebildet sein. Ferner muss die gestufte Struktur 15 nicht gebildet werden.
  • Mit derartigen Entlastungsvertiefungen 13, die voneinander entlang der langen Seite des hochseitigen Wärmeableitungsblockes 6 beabstandet sind, ist die Fläche 12 des hochseitigen Wärmeableitungsblockes 6 in eine Vielzahl von Regionen unterteilt. In dieser Ausführungsform sind vier Entlastungsvertiefungen 13 parallel zueinander gebildet, wie es in 1 gezeigt ist. Hierdurch werden drei Chipbereiche bzw. -flächen 18 gebildet, die in einer Draufsicht eine Rechteckform haben, und zwar sandwichartig angeordnet zwischen benachbarten Entlastungsvertiefungen 13 an der Fläche 12 des hochseitigen Wärmeableitungsblockes 6.
  • In jedem Chipbereich 18 ist jeweils ein hochseitiger IGBT 7 und eine hochseitige FRD 8 angeordnet. Genauer gesagt sind der hochseitige IGBT 7 und die hochseitige FRD 8 mit einem Abstand dazwischen entlang der Entlastungsvertiefung 13 angeordnet, und zwar in dieser Reihenfolge weg von der tiefseitigen Anordnung 3. Zwischen der Entlastungsvertiefung 13 sowie dem hochseitigen IGBT 7 und der hochseitigen FRD 8 ist ein vorgeschriebener Spalt gebildet.
  • Der hochseitige IGBT 7 weist ein Emitter-Pad 19 und Gate-Pad 20 auf der oberen Fläche auf, und weist ein Kollektor-Pad 21 an der Rückfläche auf. Demgegenüber weist die hochseitige FRD 8 ein Anoden-Pad 22 auf der oberen Fläche auf, und weist ein Kathoden-Pad (nicht gezeigt) an der Rückfläche auf. Die Rückflächen des hochseitigen IGBT 7 und der hochseitigen FRD 8 sind auf den hochseitigen Wärmeableitungsblock 6 gebondet, und zwar unter Verwendung eines Lötmaterials 23 als ein Beispiel des Fügematerials gemäß der vorliegenden Erfindung. Hierdurch sind der Kollektor des hochseitigen IGBT 7 und die Kathode der hochseitigen FRD 8 jeweils elektrisch mit dem hochseitigen Wärmeableitungsblock 6 verbunden. Aus Klarheitsgründen sind das Emitter-Pad 19, das Gate-Pad 20 und das Kollektor-Pad 21 in den 2 und 3 nicht gezeigt.
  • Das Lötmaterial 23 ist zwischen dem hochseitigen Wärmeableitungsblock 6 und dem hochseitigen IGBT 7 und der hochseitigen FRD 8 vorgesehen. Ferner kann das Lötmaterial 23 einen herausgeströmten Abschnitt („ leaked portion“) haben, der aus der Umfangskante des hochseitigen IGBT 7 und der hochseitigen FRD 8 herausgeströmt ist. Der herausgeströmte Abschnitt 26 kann in die Entlastungsvertiefung 13 gelangen, und zwar beispielsweise wie es durch eine gestrichelte Linie in 5 gezeigt ist.
  • Ferner ist ein positives (P) Terminal 25 als ein Beispiel des hochseitigen Terminals der vorliegenden Erfindung einstückig mit dem hochseitigen Wärmeableitungsblock 6 verbunden. Das P-Terminal 25 ist mit einer positiven Seite einer Schaltungsleistungsversorgung verbunden. Eine Leistungsversorgungsspannung, die von dem P-Terminal 25 zugeführt wird, wird an den Kollektor des hochseitigen IGBT 7 und die Kathode der hochseitigen FRD 8 angelegt, und zwar über den hochseitigen Wärmeableitungsblock 6. Bei dieser Ausführungsform steht, wie es in 3 gezeigt ist, das P-Terminal 25 gegenüber der Endfläche 24 der kurzen Seite des hochseitigen Wärmeableitungsblockes 6 vor, und zwar mit der gleichen Dicke wie jene des hochseitigen Wärmeableitungsblockes 6, wobei es sich von der Innenseite zu der Außenseite des Harzgehäuses 5 erstreckt. Das heißt, das P-Terminal 25 ist mit der Endfläche 14 verbunden, die sich von der Endfläche 14 unterscheidet, an der die Entlastungsvertiefung 13 des hochseitigen Wärmeentlastungsblockes 6 geöffnet ist. Ein Durchgangsloch 54 ist in dem freiliegenden Abschnitt des P-Terminals 25 gebildet.
  • Der hochseitige Kontaktblock 9 ist beispielsweise aus Kupfer (Cu) aufgebaut. Jeder hochseitige Kontaktblock 9 ist auf dem Emitter-Pad 19 des hochseitigen IGBT 7 und auf dem Anoden-Pad 22 der hochseitigen FRD 8 angeordnet, und zwar unter Verwendung des Lötmaterials 27. Hierdurch ist der hochseitige Kontaktblock 9 elektrisch mit dem Emitter-Pad 19 des hochseitigen IGBT 7 und dem Anoden-Pad 22 der hochseitigen FRD 8 verbunden.
  • Das hochseitige Emitter-Terminal 10 und das hochseitige Gate-Terminal 11 sind auf der gegenüberliegenden Seite der tiefseitigen Anordnung 3 angeordnet, und zwar über bzw. bezogen auf den hochseitigen Wärmeableitungsblock 6, wobei diese Terminals 10, 11 sich von der Innenseite zu der Außenseite des Harzgehäuses 5 erstrecken. Das hochseitige Emitter-Terminal 10 und das hochseitige Gate-Terminal 11 sind elektrisch mit dem Emitter-Pad 19 bzw. dem Gate-Pad 20 verbunden, und zwar unter Verwendung eines Bonddrahtes 28.
  • Die tiefseitige Anordnung 3 beinhaltet einen tiefseitigen Wärmeableitungsblock 29, und zwar als ein Beispiels des leitfähigen Elementes und des tiefseitigen Basiselementes gemäß der vorliegenden Erfindung, einen tiefseitigen IGBT 30 und eine tiefseitige FRD 31 als Beispiele des Halbleiterchips und des tiefseitigen Schaltelementes gemäß der vorliegenden Erfindung, einen tiefseitigen Kontaktblock 32, ein tiefseitiges Emitter-Terminal 33, ein tiefseitiges Gate-Terminal 34 und negatives (N) Terminal 50 als ein Beispiel eines tiefseitigen Terminals gemäß der vorliegenden Erfindung.
  • Der tiefseitige Wärmeableitungsblock 29 ist beispielsweise aus Kupfer (Cu) aufgebaut. In dieser Ausführungsform ist der tiefseitige Wärmeableitungsblock 29 in einer leicht flachen rechteckförmigen Parallelepiped-Form (Rechteckform in Draufsicht) gebildet, und zwar ähnlich dem hochseitigen Wärmeableitungsblock 6. Der hochseitige Wärmeableitungsblock 6 und der tiefseitige Wärmeableitungsblock 29 sind benachbart zueinander angeordnet, wobei die Endflächen 14, 37 der langen Seiten hiervon einander gegenüber liegen.
  • An der Fläche 35 des tiefseitigen Wärmeableitungsblockes 29 ist eine Vielzahl von Entlastungsvertiefungen 36 gebildet. Hierbei sind die Entlastungsvertiefungen 36 flach ausgebildet, und zwar in einer Region in der Nähe der Fläche 35 (Oberflächenteil) des tiefseitigen Wärmeableitungsblockes 29. Mit anderen Worten verbleibt unterhalb der relativ flachen Entlastungsvertiefungen 36 in dem tiefseitigen Wärmeableitungsblock 29 ein Metallteil, der dick ist. Diese Struktur kann verhindern, dass der tiefseitige Wärmeableitungsblock 29 sich aufgrund von Wärme, Spannungen und dergleichen entlang der Entlastungsvertiefungen 36 biegt. Wenn der tiefseitige Wärmeableitungsblock 29 eine Dicke von 1 mm bis 20 mm hat, können die Entlastungsvertiefungen 36 beispielsweise eine Tiefe von etwa 0,01 mm bis 2 mm haben.
  • Bei dieser Ausführungsform ist jede Entlastungsvertiefung 36 entlang eines Paares von kurzen Seiten des tiefseitigen Wärmeableitungsblockes 29 gebildet, um beide Endflächen 37 eines Paares von langen Seiten des tiefseitigen Wärmeableitungsblockes 29 zu verbinden, wie es in 1 gezeigt ist. Hierdurch sind das eine Ende und das andere Ende von jeder Entlastungsvertiefung 36 an den jeweiligen Endflächen 37 des tiefseitigen Wärmeableitungsblockes 29 geöffnet.
  • Ferner ist an der Seitenfläche von jeder Entlastungsvertiefung 36 eine gestufte Struktur 38 gebildet. Bei dieser Ausführungsform ist die gestufte Struktur 38 so konfiguriert, dass die Entlastungsvertiefung 36 in der Tiefenrichtung in zwei Stufen unterteilt ist, ähnlich der gestuften Struktur 15, wie es in 5 gezeigt ist. Das heißt, die gestufte Struktur 38 beinhaltet eine erste Vertiefung und eine zweite Vertiefung (nicht gezeigt) mit den gleichen Strukturen wie jene der ersten Vertiefung 16 und der zweiten Vertiefung 17, die in 5 gezeigt sind. Die gestufte Struktur 38 ist entlang der Längsrichtung der Entlastungsvertiefung 36 ausgehend von der einen Seitenendfläche 37 zu der anderen Seitenendfläche 37 des tiefseitigen Wärmeableitungsblockes 29 kontinuierlich gebildet, wie es in 1 gezeigt ist.
  • Mit derartigen Entlastungsvertiefungen 36, die voneinander entlang der langen Seite des tiefseitigen Wärmeableitungsblockes 29 beabstandet sind, ist die Fläche 35 des tiefseitigen Wärmeableitungsblockes 29 in eine Vielzahl von Regionen unterteilt. Bei dieser Ausführungsform sind vier Entlastungsvertiefungen 36 parallel zueinander ausgebildet. Hierdurch sind in einer Draufsicht drei Chipbereiche 41 in einer rechteckigen Form gebildet, die sandwichartig zwischen benachbarten Entlastungsvertiefungen 36 auf der Fläche 35 des tiefseitigen Wärmeableitungsblockes 29 angeordnet sind. Die Entlastungsvertiefungen 36 können entlang der Längsrichtung der Entlastungsvertiefungen 13 des hochseitigen Wärmeableitungsblockes 6 gebildet sein, wie es in 1 gezeigt ist, oder können entlang einer Richtung senkrecht zu der Längsrichtung der Entlastungsvertiefung 13 gebildet sein.
  • In jedem Chipbereich 41 ist jeweils ein tiefseitiger IGBT 30 und eine tiefseitige FRD 31 angeordnet. Genauer gesagt sind der tiefseitige IGBT 30 und die tiefseitige FRD 31 mit einem Abstand dazwischen entlang der Entlastungsvertiefung 36 in dieser Reihenfolge weg von der hochseitigen Anordnung 2 angeordnet. Ein vorgeschriebener Spalt ist zwischen der Entlastungsvertiefung 36 und dem tiefseitigen IGBT 30 und der tiefseitigen FRD 31 gebildet.
  • Der tiefseitige IGBT 30 weist ein Emitter-Pad 42 und ein Gate-Pad 43 auf der oberen Fläche auf, und weist ein Kollektor-Pad (nicht gezeigt) auf der Rückfläche auf. Dahingegen weist die tiefseitige FRD 31 ein Anoden-Pad 44 auf der oberen Fläche auf und weist ein Kathoden-Pad (nicht gezeigt) auf der Rückfläche auf. Die Rückflächen des tiefseitigen IGBT 30 und der tiefseitigen FRD 31 sind auf den tiefseitigen Wärmeableitungsblock 29 gebondet, und zwar unter Verwendung eines Lötmaterials 45 als ein Beispiel des Fügematerials gemäß der vorliegenden Erfindung. Hierdurch sind der Kollektor des tiefseitigen IGBT 30 und die Kathode der tiefseitigen FRD 31 elektrisch jeweils mit dem tiefseitigen Wärmeableitungsblock 29 verbunden.
  • Das Lötmaterial 45 ist zwischen dem tiefseitigen Wärmeableitungsblock 29 und dem tiefseitigen IGBT 30 und der tiefseitigen FRD 31 vorgesehen. Ferner kann das Lötmaterial 45 einen herausgeströmten Abschnitt 37 haben, der aus der Umfangskante des tiefseitigen IGBT 30 und der tiefseitigen FRD 31 herausgeströmt ist, und zwar ähnlich zu dem Lötmaterial 23. Der herausgeströmte Abschnitt 39 kann in die Entlastungsvertiefung 36 gelangen, und zwar ähnlich zu dem herausgeströmten Abschnitt 26, wie es in 5 gezeigt ist.
  • Ferner ist ein Ausgangsterminal 46 einstückig mit dem tiefseitigen Wärmeableitungsblock 29 verbunden. Das Ausgangsterminal 46 ist mit der Last einer Schaltung verbunden. Bei dieser Ausführungsform steht das Ausgangsterminal 46 gegenüber der Endfläche 47 der kurzen Seite des tiefseitigen Wärmeableitungsblockes 29 vor, und zwar mit der gleichen Dicke wie jene des tiefseitigen Wärmeableitungsblockes 29, wobei sich das Ausgangsterminal von der Innenseite zu der Ausgangsseite des Harzgehäuses 5 erstreckt, wie es in 4 gezeigt ist. Das heißt, das Ausgangsterminal 46 ist mit der Endfläche 47 verbunden, die sich von der Endfläche 37 unterscheidet, bei der die Entlastungsvertiefung 36 des tiefseitigen Wärmeableitungsblockes 29 geöffnet ist. Ferner ist bei dieser Ausführungsform die Endfläche 47, mit der das Ausgangsterminal 46 verbunden ist, die Endfläche 47 auf der gegenüberliegenden Seite der Endfläche 47 benachbart zu dem P-Terminal 25. Hierdurch erstreckt sich das Ausgangsterminal 46 in einer Richtung entgegengesetzt zu jener des P-Terminals 25. In dem freiliegenden Abschnitt des Ausgangsterminals 46 ist ein Durchgangsloch 55 gebildet.
  • Der tiefseitige Kontaktblock 32 ist beispielsweise aus Kupfer (Cu) aufgebaut. Ein tiefseitiger Kontaktblock 32 ist jeweils auf dem Emitter-Pad 42 des tiefseitigen IGBT 30 und dem Anoden-Pad 44 der tiefseitigen FRD 31 angeordnet, und zwar unter Verwendung des Lötmaterials 45. Hierdurch ist der tiefseitige Kontaktblock 32 elektrisch mit dem Emitter-Pad 42 des tiefseitigen IGBT 30 und dem Anoden-Pad 44 der tiefseitigen FRD 31 verbunden.
  • Das tiefseitige Emitter-Terminal 33 und das tiefseitige Gate-Terminal 34 sind auf der der hochseitigen Anordnung 2 gegenüberliegenden Seite angeordnet, und zwar über bzw. bezogen auf den tiefseitigen Wärmeableitungsblock 29, und erstrecken sich von der Innenseite zu der Außenseite des Harzgehäuses 5. Das tiefseitige Emitter-Terminal 33 und das tiefseitige Gate-Terminal 34 sind elektrisch mit dem Emitter-Pad 42 bzw. dem Gate-Pad 43 verbunden, und zwar unter Verwendung eines Bonddrahtes 49.
  • Ein N-Terminal 50 ist beispielsweise aus Kupfer (CU) aufgebaut und ist in einer Blockform gebildet, und zwar mit der gleichen Dicke wie jene des hochseitigen Wärmeableitungsblockes 6 und des tiefseitigen Wärmeableitungsblockes 29. Das N-Terminal 50 ist mit sämtlichen der tiefseitigen Kontaktblöcke 32 auf dem tiefseitigen IGBT 30 und der tiefseitigen FRD 31 verbunden, und zwar unter Verwendung des Lötmaterials 51.
  • Genauer gesagt erstreckt sich das N-Terminal 50 entlang der langen Seite des tiefseitigen Wärmeableitungsblockes 29, um in einer Draufsicht eine Vielzahl von Chipbereichen 41 zu queren. Der Längsanordnungsbereich des N-Terminals 50 erstreckt sich beispielsweise von der einen Endfläche 47 des tiefseitigen Wärmeableitungsblockes 29 zu der Außenseite des Harzgehäuses 5. Hierdurch steht das N-Terminal 50 gegenüber dem Harzgehäuse 5 vor, wobei ein Raum 52 mit dem tiefseitigen Wärmeableitungsblock 29 innerhalb des Harzgehäuses 5 gebildet wird. Ein Durchgangsloch 56 ist in dem freiliegenden Abschnitt des N-Terminals 50 gebildet. Bei dieser Ausführungsform ist die Vorsprungsrichtung des N-Terminals 50 die gleiche wie die Vorsprungsrichtung des P-Terminals 25, das heißt die Vorsprungsrichtung des N-Terminals 50 ist entgegengesetzt zu der Vorsprungsrichtung des Ausgangsterminals 46, das in der gleichen tiefseitigen Anordnung 3 enthalten ist. Daher überlappen das N-Terminal 50 und das Ausgangsterminal 46 einander nicht, und interferieren folglich nicht miteinander.
  • Unterdessen ist das N-Terminal 50 hinsichtlich der Breite schmaler ausgebildet als der tiefseitige Wärmeableitungsblock 29. Der Unterschied in der Breitenrichtung zwischen dem N-Terminal 50 und dem tiefseitigen Wärmeableitungsblock 29 ermöglicht, dass auf dem tiefseitigen Wärmeableitungsblock 29 ein Kontaktbereich 53 gebildet wird, wobei der Kontaktbereich sich von dem N-Terminal 50 lateral bzw. seitlich erstreckt und einen Teil des Chipbereiches 41 bildet.
  • Das N-Terminal 50 ist mit der negativen Seite der Leistungsversorgungsschaltung verbunden. Die Leistungsversorgungsspannung von dem N-Terminal 50 wird an den Emitter des tiefseitigen IGBT 30 und die Anode der tiefseitigen FRD31 angelegt, und zwar über den tiefseitigen Kontaktblock 32.
  • Das Relay-Terminal 4 ist beispielsweise aus Kupfer (Cu) aufgebaut und ist mit der gleichen Dicke wie der hochseitige Wärmeableitungsblock 6 und der tiefseitige Wärmeableitungsblock 29 gebildet. Das Relay-Terminal 4 ist oberhalb des hochseitigen Wärmeableitungsblockes 6 und des tiefseitigen Wärmeableitungsblockes 29 angeordnet, wobei es sich über beide Komponenten erstreckt. Hierdurch bildet das Relay-Terminal 4 einen Raum 57 mit dem hochseitigen Wärmeableitungsblock 6 und dem tiefseitigen Wärmeableitungsblock 29. Genauer gesagt erstreckt sich das Relay-Terminal 4 entlang der langen Seite des hochseitigen Wärmeableitungsblockes 6 und des tiefseitigen Wärmeableitungsblockes 29, wobei es in einer Draufsicht eine Vielzahl von Chipbereichen 18, 41 quert. Das Längsanordnungsgebiet der Relay-Terminals 4 erstreckt sich beispielsweise von der einen Endfläche 24, 47 zu der anderen Endfläche 24, 47 von jedem Wärmeableitungsblock 6, 29.
  • Das Relay-Terminal 4 ist auf sämtliche der hochseitigen Kontaktblöcke 9 auf dem hochseitigen IGBT 7 und der hochseitigen FRD 8 in der hochseitigen Anordnung 2 gebondet, und zwar unter Verwendung des Lötmaterials 58. Unterdessen ist das Relay-Terminal 4 auf den tiefseitigen Wärmeableitungsblock 29 in der tiefseitigen Anordnung 3 gebondet, und zwar unter Verwendung des Relay-Blocks 59.
  • Jeder Relay-Block 59 ist in jedem Kontaktbereich 53 des tiefseitigen Wärmeableitungsblockes 29 angeordnet, und zwar über ein Lötmaterial 60. Jedes Lötmaterial 61 ist zwischen jedem Relay-Block 59 und dem Relay-Terminal 4 vorgesehen.
  • Wie es in 2 gezeigt ist, fließt ein Strom von dem Emitter des hochseitigen IGBT7 und der Anode der hochseitigen FRD 8 zu dem Kollektor des tiefseitigen IGBT 30 und der Kathode der tiefseitigen FRD 31, und zwar über das Relay-Terminal 4, den Relay-Block 59 und den tiefseitigen Wärmeableitungsblock 29.
  • Das Harzgehäuse 5 ist beispielsweise ein Epoxidharz. Das Harzgehäuse 5 bedeckt die hochseitige Anordnung 2, die tiefseitige Anordnung 3, das Relay-Terminal 4 usw., wobei jeweilige Rückflächen 63, 64 des hochseitigen Wärmeableitungsblockes 6 und des tiefseitigen Wärmeableitungsblockes 29 freigelegt werden. Die in den jeweiligen Chips 7, 8, 30, 31 erzeugte Wärme wird von den Rückflächen 63, 64 des hochseitigen Wärmeableitungsblockes 6 und des tiefseitigen Wärmeableitungsblockes 29 abgeleitet bzw. diffundiert. Ferner gelangt bei dieser Ausführungsform ein Teil des Harzgehäuses 5 in den Raum 52, 57. Hierdurch wird der Teil des Harzgehäuses 5 sandwichartig angeordnet und gehalten und zwischen dem unteren leitfähigen Element (hochseitiger Wärmeableitungsblock 6 und tiefseitiger Wärmeableitungsblock 29) und dem oberen leitfähigen Element (Relay-Terminal 4 und N-Terminal 50) . Im Ergebnis kann die Adhäsion des Harzgehäuses 5 an der hochseitigen Anordnung 2, der tiefseitigen Anordnung 3, dem Relay-Terminal 4 usw. verbessert werden.
  • <Vor-Evaluation an der vorliegenden Erfindung>
  • Die Erfinder der vorliegenden Erfindung haben die Beziehung zwischen einer Menge an herausgeströmtem Lötmittel (einer Menge von geschrumpftem Lötmittel) und einer Last evaluiert, die auf einen Halbleiterchip (IGBT) angelegt wird, und zwar experimentell, um die Ursache des Lötmittel-Herausströmens und des Lötmittel-Schrumpfens beim Bonden eines Halbleiterchips zu bestimmen. Die Ergebnisse sind in den 6 - 9 gezeigt. Die 6 - 7 sind Liniendiagramme, die die Beziehung zwischen einer Last, die auf einen Halbleiterchip aufgebracht wird, und einer Menge an herausgeströmtem Lötmittel (einer Menge an geschrumpftem Lötmittel) darstellt. Hier wird eine Menge an herausgeströmtem Lötmittel (eine Menge an geschrumpftem Lötmittel) in Bezug auf einen Halbleiterchip betrachtet, die später beschriebene Entlastungsvertiefung wird jedoch nicht berücksichtigt. Die 8 und 9 sind Konturdiagramme, die die Verteilung einer Menge an herausgeströmtem Lötmittel (einer Menge an geschrumpftem Lötmittel) darstellen, wenn eine Last auf einen Halbleiterchip aufgebracht wird und ein Wert von Chipbereich / Lötmittelbereich variiert wird. Eine Konturlinie wird innerhalb des Experimentalbereiches eingegeben. In den 8 und 9 stellen die numerischen Werte, die an jeder Linie („lead line“) angesetzt sind, die Mengen an herausgeströmtem Lötmittel (mm3) und die Mengen an geschrupftem Lötmittel (mm2) in den Regionen dar, die durch die Linien gezeigt sind.
  • Gemäß den 6 - 9 wurde herausgefunden, dass das Lötmittel-Herausströmen umso wirksamer unterdrückt werden kann, je geringer die Last ist, und zwar unabhängig von der Größe des Wertes von Chipbereich / Lötmittelbereich. Obwohl herkömmlich angenommen wurde, dass eine Verringerung bzw. Verkürzung einer Last, die auf einen Halbleiterchip angewendet wird, und die Verringerung der Menge an Lötmittel ein Lötmittelschrumpfen („solder shrinkage“) hervorrufen könnte, wurde herausgefunden, dass ein Lötschrumpfen nicht vollständig kontrolliert werden kann alleine durch eine aufgebrachte Last und eine Menge an Lötmittel. Beispielsweise nimmt gemäß den Daten (IGBT), die in 7 gezeigt sind, das Lötmittelschrumpfen von etwa 1,6 mm2 auf etwa 2,2 mm2 zu, trotz einer Zunahme der aufgebrachten Last von 40 g auf 160 g. Das heißt, obgleich herkömmlicherweise angenommen wurde, dass es eine widerstrebende Beziehung zwischen Lötmittel-Herausströmen und Lötmittelschrumpfen gibt, wurde herausgefunden, dass die widerstrebende Beziehung nicht notwendigerweise in jedem Fall anwendbar ist, und zwar gemäß den 6 bis 9.
  • Vorliegend sind die Erfinder dieser Anmeldung dazu motiviert, die Entlastungsvertiefungen 13, 36 zu bilden, wobei beide Enden in dem hochseitigen Wärmeableitungsblock 6 und dem tiefseitigen Wärmeableitungsblock 29 offen sind, wie zuvor beschrieben, während der Wert von Chipbereich / Lötmittelbereich in den Herstellungsschritten innerhalb eines geeigneten Bereiches eingestellt wird. Hierdurch wurde herausgefunden, dass ein Halbleiterbauteil bereitgestellt werden kann, das dazu in der Lage ist, ein Lötmittelschrumpfen zu verhindern, während eine Abnahme der Stehspannung bei niedrigen Kosten minimiert werden kann.
  • <Schritte zum Herstellen eines Moduls>
  • Vorliegend wird als ein Ergebnis einer Betrachtung der 6 - 9 der spezifische Aspekt des Bondens der Halbleiterchips in den Schritten des Herstellens eines Halbleiterbauteils diskutiert werden, und zwar unter Herannahme der oben beschriebenen hochseitigen Anordnung 2 als ein Beispiel.
  • Die 10A, 10B - 14A und 14B sind Ansichten, die einen Teil von Herstellungsschritten des Leistungs-Halbleitermoduls 1 darstellen, das in 1 gezeigt ist, und zwar in der Reihenfolge von Schritten (Herstellungsschritte der hochseitigen Anordnung 2) . 10A ist eine Draufsicht entsprechend 1 und 10B ist eine Schnittansicht entsprechend 5. Einige Bezugszeichen, die in 1 und 5 gezeigt sind, sind in den 10A, 10B - 14A und 14B aus Klarheitsgründen weggelassen.
  • Beim Herstellen der hochseitigen Anordnung 2 wird zuerst der hochseitige Wärmeableitungsblock 6 mit einer daran ausgebildeten Entlastungsvertiefung 13 vorbereitet, wie es in den 10A und 10B gezeigt ist. Die Entlastungsvertiefung 13 kann an der Fläche 12 des hochseitigen Wärmeableitungsblockes 6 gebildet werden, und zwar beispielsweise durch Druckumformen, nachdem der hochseitige Wärmeableitungsblock 6 gegossen worden ist.
  • Als Nächstes, wie es in den 11A und 11B gezeigt ist, wird ein plattenförmiges Lötmittel 65 als ein Beispiel des Fügematerials gemäß der vorliegenden Erfindung an einer vorgeschriebenen Position in dem Chipbereich 18 angeordnet. Die Größe des plattenförmigen Lötmittels 65 wird derart eingestellt, dass das Verhältnis der Bereiche bzw. Flächen des hochseitigen IGBT 7 und der hochseitigen FRD 8 zu dem Lötmittelbereich bzw. der Lötmittelfläche (Chipbereich / Lötmittelbereich) einen Wert von 1 hat oder kleiner. Bei dieser Ausführungsform wird das plattenförmige Lötmittel 65, das von der Größe her kleiner ist als die jeweiligen Chips 7, 8, innerhalb des oben beschriebenen Bereiches verwendet. Eine Lötmittelpaste kann anstelle des plattenförmigen Lötmittels 65 verwendet werden.
  • Als Nächstes werden der hochseitige IGBT 7 und die hochseitige FRD 8 auf dem jeweiligen plattenförmigen Lötmittel 65 jeweils platziert, wie es in den 12A und 12B gezeigt ist.
  • Als Nächstes wird, wie es in den 13A und 13B gezeigt ist, eine Einspannvorrichtung („jig“) 66 so eingestellt, dass sie auf den hochseitigen Wärmeableitungsblock 6 eine Last aufbringt.
  • Die Einspannvorrichtung 66 weist eine Vielzahl von Öffnungen 67 gemäß dem Anordnungsmuster des hochseitigen IGBT 7 und der hochseitigen FRD 8 auf. Jede Öffnung weist einen Bereich bzw. eine Fläche auf, der kleiner ist als die Bereiche des hochseitigen IGBT 7 und der hochseitigen FRD 8. Ferner weist die Einspannvorrichtung 66 einen Führungsabschnitt 69 auf, der gegenüber einer Umfangskante 68 der Öffnung 67 an einem Abschnitt erhöht ist, der der Entlastungsvertiefung 13 gegenüberliegt. Der Führungsabschnitt 69 kann in einer Streifenform gebildet sein wie in der Entlastungsvertiefung 13, oder kann selektiv in dem Umfangsbereich der Öffnung 67 gebildet sein.
  • Die Einspannvorrichtung 66 wird so angeordnet, dass es der Umfangskante 68 bzw. dem Umfangsrand 68 der Öffnung 67 ermöglicht wird, in Kontakt mit dem Umfangsrand von jedem Chip 7, 8 zu kommen, wobei jede Öffnung 67 mit dem jeweiligen Chip 7, 8 ausgerichtet ist. In diesem Zustand werden plattenförmiges Lötmittel 70 als ein Beispiel eines zweiten Fügematerials gemäß der vorliegenden Erfindung und ein hochseitiger Kontaktblock 9 als ein Beispiel des leitfähigen Blocks gemäß der vorliegenden Erfindung ferner auf jedem Chip 7, 8 angeordnet, und zwar freigelegt durch die Öffnung 67.
  • Als Nächstes werden, wie es in den 14A und 14B gezeigt ist, der hochseitige Kontaktblock 9 und die Einspannvorrichtung 66 erwärmt, während eine Last hierauf aufgebracht wird. Hierdurch wird das geschmolzene plattenförmige Lötmittel 65 von jedem Chip 7, 8 zusammengedrückt und zerkleinert („crushed“) , und breitet sich aus, um das Lötmaterial 23 zu bilden. Ferner wird das plattenförmige Lötmittel 70 aufgeschmolzen, um das Lötmaterial 27 zu bilden. Zu diesem Zeitpunkt wird der Umfangsrand von jedem Chip 7, 8 mittels des Umfangsrandes 68 der Öffnung der Einspannvorrichtung 66 zusammengedrückt, und folglich kann eine Last gleichförmiger auf die Chips 7, 8 aufgebracht werden. Im Ergebnis kann verhindert werden, dass geschmolzenes Lötmittel tendenziell bzw. vorgespannt in eine bestimmte Richtung herausströmt. Folglich kann die herausgeströmte Menge an Lötmittel 23 über den Umfangsrand der Chips 7, 8 verteilt werden bzw. gleichmäßig verteilt werden. Die hochseitige Anordnung 2 kann durch Befolgen der Schritte erhalten werden, die oben beschrieben sind.
  • Das Leistungs-Halbleitermodul 1 kann hergestellt werden, indem die tiefseitige Anordnung 3 auf die gleiche Art und Weise erhalten wird wie die hochseitige Anordnung 2, wobei beide Anordnungen 2, 3 mit dem Relay-Terminal 4 verbunden werden und wobei hiernach diese Anordnungen mit dem Harzgehäuse 5 abgedichtet bzw. versiegelt werden.
  • Gemäß dem oben beschriebenen Herstellungsverfahren ist bei dem Bonden des hochseitigen IGBT 7 und der hochseitigen FRD 8 das Bereichsverhältnis bzw. Flächenverhältnis der Chips 7, 8 zu dem plattenförmigen Lötmittel 65 (Chipbereich / Lötmittelbereich) auf einen Wert von 1 oder geringer eingestellt. Hierdurch kann ein Lötmittel-Schrumpfen unterdrückt werden, und zwar unabhängig von der Größe einer Last, die auf den hochseitigen IGBT 7 und die hochseitige FRD 8 aufgebracht wird. Insbesondere kann ein Lötmittel-Schrumpfen verhindert werden durch Reduzieren des Flächenverhältnisses auf 0, 8 oder weniger und durch Erhöhen der Menge an Lötmittel.
  • Da der Bereich bzw. die Fläche des plattenförmigen Lötmittels 65 unterdessen relativ groß ist verglichen mit dem Bereich bzw. der Fläche der Chips 7, 8, kann ein Lötmittel-Herausströmen aus den Chips 7, 8 auftreten, wie es in 14 gezeigt ist. Selbst wenn das Lötmittel herauszuströmen beginnt, kann das Lötmittel jedoch in die Entlastungsvertiefung 13 eingeführt werden. Insbesondere bei dieser Ausführungsform ist die Entlastungsvertiefung 13 auf beiden Seiten von jedem Chipbereich 18 gebildet, während der Führungsabschnitt 69 in der Einspannvorrichtung 66 gebildet ist. Daher kann Lötmittel, das herauszuströmen beginnt, in die Entlastungsvertiefung 13 eingeführt werden. Wenn vorliegend ein Lötmittel-Herausströmen zu der Außenseite des Bereichs einschließlich der Entlastungsvertiefung 13 (außenseitiges Lötmittel-Herausströmen) angenommen wird, kann das außenseitige Lötmittel-Herausströmen auf null reduziert werden, wenn das Flächenverhältnis auf einen Wert von nicht größer als 1 eingestellt wird. Im Ergebnis kann verhindert werden, dass ein Abschnitt des Lötmaterials 23 auf die Fläche der Chips 7, 8 gelangt, und folglich kann eine Verringerung der Stehspannung minimiert werden. Wenn das Flächenverhältnis kleiner ist als 0,6, kann unterdessen überschüssiges Lötmittel aus dem offenen Ende der Entlastungsvertiefung 13 überströmen, und daher ist das Flächenverhältnis vorzugsweise 0,6 oder größer.
  • Das eine Ende und das andere Ende von jeder Entlastungsvertiefung 13 sind jeweils an den Endflächen 14 des hochseitigen Wärmeableitungsblockes 6 geöffnet. Wenn die Entlastungsvertiefung 13 gebildet ist durch Druckumformen an dem hochseitigen Wärmeableitungsblock 6, kann daher beispielsweise das überschüssige Kupfermaterial, das herausgedrückt wird, in Richtung hin zu dem offenen Ende der Entlastungsvertiefung 13 herausgelassen bzw. entlastet werden. Daher kann unterdrückt werden, dass herausgedrücktes Kupfermaterial als ein Vorsprung in dem Umfang der Entlastungsvertiefung 13 verbleibt, und folglich ist eine maschinelle Bearbeitung nach der Druckumformung zum Entfernen eines solchen Vorsprunges nicht erforderlich. Im Ergebnis kann eine Zunahme der Kosten, die notwendig ist zum Bilden der Entlastungsvertiefung 13, auf ein relativ niedriges Niveau reduziert werden. Ferner ist bei dieser Ausführungsform die Entlastungsvertiefung 13 entlang der kurzen Seite des hochseitigen Wärmeableitungsblockes 6 gebildet. Demzufolge kann die Bearbeitungsabmessung des hochseitigen Wärmeableitungsblockes 6 zum Bilden der Entlastungsvertiefung 13 verkürzt werden verglichen mit einem Fall, bei dem die Entlastungsvertiefung 13 entlang der langen Seite gebildet ist. Als ein Ergebnis hiervon kann eine Kostenzunahme, die mit Bildung der Entlastungsvertiefung 13 einhergeht, weiter minimiert werden.
  • Sobald das Lötmittel in die Entlastungsvertiefung 13 gelangt, kann das Lötmittel aufgrund seines Eigengewichtes in die zweite Vertiefung 17 eingeführt werden, die an einer relativ tiefen Position liegt. Vorausgesetzt, dass die Menge des herausgeströmten Lötmittels etwa das gleiche Volumen hat wie jenes der zweiten Vertiefung 17, kann folglich die gesamte Menge an herausgeströmtem Lötmittel in dem tiefsten Bereich (zweite Vertiefung 17) in der Entlastungsvertiefung 13 aufgenommen bzw. gespeichert werden. Daher wird verhindert, dass das Lötmittel in der Entlastungsvertiefung 13 zurückströmt, und folglich kann die Verlässlichkeit der Stehspannung verbessert werden.
  • Eine Ausführungsform gemäß der vorliegenden Erfindung ist oben beschrieben worden, die vorliegende Erfindung kann jedoch auch in anderen Ausführungsformen praktiziert werden.
  • Beispielsweise ist in der oben beschriebenen Ausführungsform ein Beispiel gezeigt, bei dem die Entlastungsvertiefungen 13, 36 in dem hochseitigen Wärmeableitungsblock 6 und in dem tiefseitigen Wärmeableitungsblock 29 ausgebildet sind, die als eine Wärmesenke verwendet werden. Die Struktur wie die Entlastungsvertiefungen 13, 36 kann jedoch auch beispielsweise in der Insel eines Anschlussrahmens gebildet werden.
  • Ferner müssen der hochseitige Wärmeableitungsblock 6 und der tiefseitige Wärmeableitungsblock 29 nicht notwendigerweise in der Draufsicht eine Rechteckform haben. Beispielsweise können diese Blöcke in anderen polygonalen Formen (beispielsweise Dreiecksform, Fünfeckform) oder in einer Kreisform gebildet werden.
  • Ferner müssen die Entlastungsvertiefungen 13, 36 nicht in einer Streifenform gebildet werden, sondern können beispielsweise in einem Mäandermuster gebildet werden.
  • Ferner kann die vorliegende Erfindung auf andere Modulprodukte, diskrete Produkte usw. angewendet werden, und ist nicht auf ein Leistungs-Halbleitermodul beschränkt.
  • Weitere Ausführungsformen und Herstellungsverfahren hierfür sind definiert in den nachfolgenden Klauseln, deren Gegenstände sich mit den Gegenständen der nachfolgenden Ansprüche kombinieren lassen:
    • Klausel 1. Halbleiterbauteil mit:
      • einem Halbleiterchip;
      • einem leitfähigen Element zum Lagern des Halbleiterchips;
      • einem Fügematerial, das zwischen dem leitfähigen Element und dem Halbleiterchip bereitgestellt ist; und
      • einer Entlastungsvertiefung, die an der Fläche des leitfähigen Elementes ausgebildet und beabstandet von dem Halbleiterchip angeordnet ist, wobei das eine Ende und das andere Ende hiervon jeweils mit den Umfangskanten bzw. -rändern des leitfähigen Elementes verbunden sind.
    • Klausel 2. Halbleiterbauteil nach Klausel 1, wobei eine Vielzahl der Entlastungsvertiefungen an der Fläche des leitfähigen Elementes gebildet ist, und der Halbleiterchip in einem Chipbereich angeordnet ist, der sandwichartig zwischen der Vielzahl von Entlastungsvertiefungen angeordnet ist.
    • Klausel 3. Halbleiterbauteil nach Klausel 2, wobei die Vielzahl der Entlastungsvertiefungen in einer Streifenform parallel zueinander gebildet ist.
    • Klausel 4. Halbleiterbauteil nach einr beliebigen der Klauseln 1 bis 3, ferner mit:
      • einer gestuften Struktur, die an der Seitenfläche der Entlastungsvertiefung gebildet ist.
    • Klausel 5. Halbleiterbauteil nach Klausel 4, wobei die gestufte Struktur gebildet ist durch Unterteilen der Entlastungsvertiefung in eine Vielzahl von Stufen in der Tiefenrichtung, wobei die gestufte Struktur sich von dem einen Ende zu dem anderen Ende der Entlastungsvertiefung erstreckt.
    • Klausel 6. Halbleiterbauteil nach einer beliebigen der Klauseln 1 bis 5, wobei das leitfähige Element Endflächen aufweist, die die Umfangskanten bilden, und wobei das eine Ende und das andere Ende der Entlastungsvertiefung jeweils an den Endflächen geöffnet sind.
    • Klausel 7. Halbleiterbauteil nach einer beliebige der Klauseln 1 bis 6, wobei die Fläche des leitfähigen Elementes in einer rechteckigen Form gebildet ist, und die Entlastungsvertiefung entlang eines Paares der kurzen Seiten des rechteckigen leitfähigen Elementes gebildet ist.
    • Klausel 8. Halbleiterbauteil nach einer beliebigen der Klauseln 1 bis 7, ferner mit:
      • einem zweiten leitfähigen Element, das über dem Halbleiterchip angeordnet ist, wobei es dem leitfähigen Element beabstandet hiervon gegenüberliegt, und
      • einem Harzgehäuse, welches den Halbleiterchip, das leitfähige Element und das zweite leitfähige Element abdichtet, und zwar so, dass es in einen Raum zwischen dem leitfähigen Element und dem zweiten leitfähigen Element gelangt.
    • Klausel 9. Halbleiterbauteil nach Klausel 8, wobei das leitfähige Element eine Rückfläche aufweist, die gegenüber dem Harzgehäuse freiliegt, um als eine Wärmesenke zu dienen.
    • Klausel 10. Halbleiterbauteil nach einer beliebigen der Klauseln 1 bis 7, wobei das Halbleiterbauteil ein Leistungs-Halbleitermodul ist, welches aufweist: eine hochseitige Anordnung, die ein hochseitiges Basiselement als das leitfähige Element und ein hochseitiges Schaltelement als den Halbleiterchip aufweist, das auf dem hochseitigen Basiselement angeordnet ist; eine tiefseitige Anordnung, die beabstandet von der hochseitigen Anordnung angeordnet ist und ein tiefseitiges Basiselement als das leitfähige Element und ein tiefseitiges Schaltelement als den Halbleiterchip aufweist, das auf dem tiefseitigen Basiselement angeordnet ist; und ein Harzgehäuse zum Abdichten der hochseitigen Anordnung und der tiefseitigen Anordnung.
    • Klausel 11. Halbleiterbauteil nach Klausel 10, wobei das hochseitige Basiselement und das tiefseitige Basiselement Rückflächen aufweisen, die jeweils gegenüber dem Harzgehäuse freiliegen, um als eine Wärmesenke zu dienen.
    • Klausel 12. Halbleiterbauteil nach Klausel 10 oder 11, wobei das Halbleiterbauteil aufweist:
      • ein hochseitiges Terminal, das einstückig mit dem hochseitigen Basiselement ausgebildet ist, so dass es gegenüber dem Harzgehäuse vorsteht; und
      • ein tiefseitiges Terminal, das über dem tiefseitigen Schaltelement angeordnet ist, so dass es gegenüber dem Harzgehäuse vorsteht, wobei es dem tiefseitigen Basiselement beabstandet hiervon gegenüberliegt.
    • Klausel 13. Halbleiterbauteil nach einer beliebigen der Klauseln 10 bis 12, ferner mit:
      • einem Relay-Element, das über dem hochseitigen Schaltelement angeordnet ist, und zwar elektrisch verbunden mit dem tiefseitigen Basiselement.
    • Klausel 14. Verfahren zum Herstellen eines Halbleiterbauteils, mit:
      • einem Schritt des Vorbereitens eines leitfähigen Elementes, das eine Entlastungsvertiefung an der Oberfläche hiervon ausgebildet hat, wobei die Entlastungsvertiefung einen vorgeschriebenen Chipbereich bildet, wobei das eine Ende und das andere Ende der Entlastungsvertiefung mit den Umfangskanten des leitfähigen Elementes verbunden sind,
      • einem Schritt des Platzierens eines Fügematerials in dem Chipbereich,
      • einem Schritt des Platzierens eines Halbleiterchips auf dem Fügematerial, und
      • einem Schritt des Bondens des Halbleiterchips auf das leitfähige Element, und zwar durch Aufschmelzen des Fügematerials, während auf den Halbleiterchip eine Last bzw. ein Druck ausgeübt wird, wobei ein Flächenverhältnis des Halbleiterchips zu dem Fügematerial (Chipbereich / Fügematerialbereich) 1,0 oder kleiner ist.
    • Klausel 15. Verfahren zum Herstellen eines Halbleiterbauteils nach Klausel 14, wobei das Flächenverhältnis des Halbleiterchips zu dem Fügematerial (Chipbereich / Fügematerialbereich) 0,6 bis 0,8 beträgt.
    • Klausel 16. Verfahren zum Herstellen eines Halbleiterbauteils nach Klausel 14 oder 15, ferner mit:
      • einem Schritt des Anordnens einer Einspannvorrichtung mit einer Öffnung, die eine ebene Fläche aufweist, die kleiner ist als jene des Halbleiterchips, derart, dass die Umfangskante der Öffnung in Kontakt mit der Umfangskante des Halbleiterchips kommt;
      • einem Schritt des Platzierens eines zweiten Fügematerials auf der oberen Oberfläche des Halbleiterchips, die durch die Öffnung hindurch freiliegt; und
      • einem Schritt des Anordnens eines leitfähigen Blockes auf dem zweiten Fügematerial, und
      • wobei der Bondschritt ferner einen Schritt des Aufbringens einer Last auf die Umfangskante des Halbleiterchips unter Verwendung der Einspannvorrichtung beinhaltet.
    • Klausel 17. Verfahren zum Herstellen eines Halbleiterbauteils gemäß Klausel 16, wobei die Einspannvorrichtung einen Führungsabschnitt aufweist, der gebildet ist durch selektives Erhöhen eines Teils der Rückfäche hiervon gegenüber einer Kontaktfläche, die sich in Kontakt befindet mit dem Halbleiterchip, wobei der Führungsabschnitt den Halbleiterchip umgibt.
  • Es versteht sich, dass Variationen und Modifikationen vorgenommen werden können, ohne von dem Schutzbereich und dem Grundgedanken der vorliegenden Erfindung abzuweichen.
  • Die vorliegende Anmeldung entspricht der Patentanmeldung mit der Nr. 2014-041862, die am 4. März 2014 beim Japanischen Patentamt eingereicht wurde, und der gesamte Offenbarungsgehalt dieser Anmeldung ist vorliegend durch Bezugnahme enthalten.
  • Bezugszeichenliste
    • 1
    Leistungs-Halbleitermodul
    2
    Hochseitige Anordnung
    3
    Tiefseitige Anordnung
    4
    Relay-Terminal
    5
    Harzgehäuse
    6
    Hochseitiger Wärmeableitungsblock
    7
    Hochseitiger IGBT
    8
    Hochseitige FRD
    9
    Hochseitiger Kontaktblock
    12
    Fläche (Hochseitiger Wärmeableitungsblock)
    13
    Entlastungsvertiefung
    14
    Endfläche (Lange Seite des hochseitigen Wärmeableitungsblocks)
    15
    Gestufte Struktur
    16
    Erste Vertiefung
    17
    Zweite Vertiefung
    18
    Chipbereich
    23
    Lötmaterial
    24
    Endfläche (Kurze Seite des hochseitigen Wärmeableitungsblocks)
    25
    P-Terminal
    26
    Herausgeströmter Abschnitt
    27
    Lötmaterial
    29
    Tiefseitiger Wärmeableitungsblock
    30
    Tiefseitiger IGBT
    31
    Tiefseitige FRD
    32
    Tiefseitiger Kontaktblock
    35
    Fläche (Tiefseitiger Wärmeableistungsblock)
    36
    Entlastungsvertiefung
    37
    Endfläche (Lange Seite des tiefseitigen Wärmeableitungsblocks)
    38
    Gestufte Struktur
    39
    Herausgeströmter Abschnitt
    41
    Chipbereich
    45
    Lötmaterial
    46
    Ausgangsterminal
    47
    Endfläche (Kurze Seite des tiefseitigen Wärmeableitungsblocks)
    50
    N-Terminal
    51
    Lötmaterial
    52
    Raum
    53
    Kontaktbereich
    57
    Raum
    59
    Relay-Block
    63
    Rückfläche (Hochseitiger Wärmeableitungsblock)
    64
    Rückfläche (Tiefseitiger Wärmeableitungsblock)
    65
    Plattenförmiges Lötmittel
    66
    Einspannvorrichtung
    67
    Öffnung (Einspannvorrichtung)
    68
    Umfangskante (Öffnung von Einspannvorrichtung)
    69
    Führungsabschnitt
    70
    Plattenförmiges Lötmittel

Claims (18)

  1. Halbleiterbauteil mit: einem ersten metallischen Basisabschnitt; einem ersten Halbleiterchip, einem zweiten Halbleiterchip und einem dritten Halbleiterchip, die auf dem ersten metallischen Basisabschnitt angeordnet sind, derart, dass der erste Halbleiterchip, der zweite Halbleiterchip und der dritte Halbleiterchip in einer ersten Richtung voneinander beabstandet sind, wobei jeder von dem ersten Halbleiterchip, dem zweiten Halbleiterchip und dem dritten Halbleiterchip eine im Wesentlichen quadratische Form in einer Draufsicht hat, wobei der zweite Halbleiterchip ein erstes Pad und ein zweites Pad aufweist; einem Bondmaterial, das den ersten Halbleiterchip, den zweiten Halbleiterchip und den dritten Halbleiterchip jeweils mit dem ersten metallischen Basisabschnitt verbindet; einer ersten Vertiefung, die an dem ersten metallischen Basisabschnitt gebildet ist, derart, dass die erste Vertiefung zwischen einer ersten Seite des ersten Halbleiterchips und einer ersten Seite des zweiten Halbleiterchips gegenüberliegend der ersten Seite des ersten Halbleiterchips angeordnet ist, wobei die erste Vertiefung länger ist als die erste Seite des ersten Halbleiterchips und die erste Seite des zweiten Halbleiterchips; einer zweiten Vertiefung, die an dem ersten metallischen Basisabschnitt gebildet ist, derart, dass die zweite Vertiefung zwischen einer zweiten Seite des zweiten Halbleiterchips und einer ersten Seite des dritten Halbleiterchips gegenüberliegend der zweiten Seite des zweiten Halbleiterchips angeordnet ist, wobei die zweite Vertiefung länger ist als die zweite Seite des zweiten Halbleiterchips und die erste Seite des dritten Halbleiterchips; und einem ersten Draht, der sich von dem ersten Pad des zweiten Halbleiterchips zu einer Außenseite des ersten metallischen Basisabschnittes erstreckt, wobei der erste Draht kürzer ist als die erste Vertiefung und die zweite Vertiefung.
  2. Halbleiterbauteil nach Anspruch 1, wobei zumindest einer von dem ersten Halbleiterchip, dem zweiten Halbleiterchip und dem dritten Halbleiterchip einen Transistor-Chip beinhaltet.
  3. Halbleiterbauteil nach Anspruch 1 oder 2, ferner mit einem zweiten Draht, der sich von dem zweiten Pad des zweiten Halbleiterchips zur Außenseite des ersten metallischen Basisabschnitts erstreckt, wobei der zweite Draht länger ist als der erste Draht.
  4. Halbleiterbauteil nach einem beliebigen der Ansprüche 1 bis 3, ferner mit einer Vielzahl von Dioden, die auf dem metallischen Basisabschnitt angeordnet sind.
  5. Halbleiterbauteil nach einem beliebigen der Ansprüche 1 bis 4, wobei das Bondmaterial sich hin zu wenigstens einer von der ersten Vertiefung und der zweiten Vertiefung erstreckt.
  6. Halbleiterbauteil nach einem beliebigen der Ansprüche 1 bis 5, ferner mit einem Harzgehäuse, das den ersten metallischen Basisabschnitt, den ersten Halbleiterchip, den zweiten Halbleiterchip und den dritten Halbleiterchip abdichtet bzw. versiegelt, wobei der erste metallische Basisabschnitt ein Terminal aufweist, das sich aus dem Inneren des Harzgehäuses hin zu der Außenseite des Harzgehäuses erstreckt.
  7. Halbleiterbauteil nach Anspruch 6, wobei in einem Teil des Terminals des ersten metallischen Basisabschnitts ein Durchgangsloch ausgebildet ist.
  8. Halbleiterbauteil nach Anspruch 7, wobei der Teil des Terminals außerhalb des Harzgehäuses angeordnet ist.
  9. Halbleiterbauteil nach Anspruch 3, wobei der erste Draht und der zweite Draht sich in einer Erstreckungsrichtung der ersten Vertiefung und der zweiten Vertiefung erstrecken.
  10. Halbleiterbauteil nach Anspruch 5, wobei die erste Vertiefung einen ersten Teil und einen zweiten Teil aufweist, und zwar entlang einer Erstreckungsrichtung der ersten Vertiefung, wobei das Bondmaterial den ersten Teil der ersten Vertiefung erreicht und wobei kein Bondmaterial den zweiten Teil der ersten Vertiefung erreicht.
  11. Halbleiterbauteil nach Anspruch 5, wobei die zweite Vertiefung einen ersten Teil und einen zweiten Teil hat, und zwar entlang einer Erstreckungsrichtung der zweiten Vertiefung, wobei das Bondmaterial den ersten Teil der zweiten Vertiefung erreicht, und wobei kein Bondmaterial den zweiten Teil der zweiten Vertiefung erreicht.
  12. Halbleiterbauteil nach einem beliebigen der Ansprüche 1 bis 11, ferner mit einem Harzgehäuse, das den ersten metallischen Basisabschnitt, den ersten Halbleiterchip, den zweiten Halbleiterchip und den dritten Halbleiterchip abdichtet, wobei der erste metallische Basisabschnitt ein Terminal aufweist, das sich von der Innenseite des Harzgehäuses hin zu der Außenseite des Harzgehäuses erstreckt, wobei ein Teil des ersten Drahtes, der außerhalb des ersten metallischen Basisabschnitts angeordnet ist, sich in einer Richtung erstreckt, die eine Erstreckungsrichtung des Terminals schneidet.
  13. Halbleiterbauteil nach Anspruch 3, ferner mit einem Harzgehäuse, das den ersten metallischen Basisabschnitt, den ersten Halbleiterchip, den zweiten Halbleiterchip und den dritten Halbleiterchip abdichtet, wobei der erste metallische Basisabschnitt ein Terminal aufweist, das sich von einer Innenseite des Harzgehäuses hin zu einer Außenseite des Harzgehäuses erstreckt, wobei ein Teil des zweiten Drahtes, der außerhalb des ersten metallischen Basisabschnitts angeordnet ist, sich in einer Richtung erstreckt, die eine Erstreckungsrichtung des Terminals schneidet.
  14. Halbleiterbauteil nach einem beliebigen der Ansprüche 1 bis 13, ferner mit: einem zweiten metallischen Basisabschnitt, der von dem ersten metallischen Basisabschnitt beabstandet ist; und einem vierten Halbleiterchip, der auf dem zweiten metallischen Basisabschnitt angeordnet ist, wobei der vierte Halbleiterchip im Wesentlichen eine quadratische Form in einer Draufsicht hat.
  15. Halbleiterbauteil mit: einer Metallplatte, die einen ersten Flächenbereich, einen zweiten Flächenbereich und einen dritten Flächenbereich aufweist; einem ersten Halbleiterchip, der auf dem ersten Flächenbereich der Metallplatte angeordnet ist; einem zweiten Halbleiterchip, der auf dem zweiten Flächenbereich der Metallplatte angeordnet ist; einem dritten Halbleiterchip, der auf dem dritten Flächenbereich der Metallplatte angeordnet ist; einem Bondmaterial, das den ersten Halbleiterchip, den zweiten Halbleiterchip und den dritten Halbleiterchip jeweils mit der Metallplatte verbindet; einer ersten Vertiefung, die an der Metallplatte gebildet ist, derart, dass die erste Vertiefung einen Teil des ersten Flächenbereichs definiert; einer zweiten Vertiefung, die auf der Metallplatte gebildet ist, derart, dass die zweite Vertiefung einen Teil des zweiten Flächenbereichs definiert; einem Draht, der sich von einem Pad des zweiten Halbleiterchips hin zu der Außenseite der Metallplatte erstreckt, wobei der Draht kürzer ist als die erste Vertiefung und die zweite Vertiefung.
  16. Halbleiterbauteil nach Anspruch 15, wobei der zweite Flächenbereich der Metallplatte sandwichartig zwischen der ersten Vertiefung und der zweiten Vertiefung angeordnet ist.
  17. Halbleiterbauteil mit: einem ersten metallischen Basisabschnitt; einem Halbleiterchip, der auf dem ersten metallischen Basisabschnitt angeordnet ist, derart, dass der Halbleiterchip eine im Wesentlichen rechteckige Form in einer Draufsicht hat und der Halbleiterchip ein erstes Pad und ein zweites Pad hat; einem Bondmaterial, das den Halbleiterchip mit dem ersten metallischen Basisabschnitt verbindet; einer ersten Vertiefung, die an dem ersten metallischen Basisabschnitt gebildet ist, derart, dass die erste Vertiefung auf einer ersten Seite des Halbleiterchips angeordnet ist, wobei die erste Vertiefung länger ist als die erste Seite des Halbleiterchips; einer zweiten Vertiefung, die an dem ersten metallischen Basisabschnitt gebildet ist, derart, dass die zweite Vertiefung auf einer zweiten Seite des Halbleiterchips angeordnet ist, wobei die zweite Vertiefung länger ist als die zweite Seite des Halbleiterchips; und einem ersten Draht, der sich von dem ersten Pad des Halbleiterchips hin zu der Außenseite des ersten metallischen Basisabschnittes erstreckt, wobei der erste Draht kürzer ist als die erste Vertiefung.
  18. Halbleiterbauteil mit: einem Halbleiterchip; einem leitfähigen Element zum Lagern des Halbleiterchips; einem Fügematerial, das zwischen dem leitfähigen Element und dem Halbleiterchip bereitgestellt ist; und einer Entlastungsvertiefung, die an der Fläche des leitfähigen Elements gebildet ist und beabstandet von dem Halbleiterchip angeordnet ist, wobei das eine Ende und das andere Ende hiervon jeweils mit den Umfangskanten des leitfähigen Elements verbunden sind, wobei die Entlastungsvertiefung dazu in der Lage ist, das Fügematerial zu entlasten, das aus einem Bereich zwischen dem Halbleiterchip und dem leitfähigen Element herausgeströmt ist, und zwar in einer Richtung weg von dem Halbleiterchip, wobei ein Flächenverhältnis des Halbleiterchips zu dem Fügematerial (Chipbereich / Fügematerialbereich) 1,0 ist oder kleiner.
DE202015009781.2U 2014-03-04 2015-03-04 Halbleiterbauteil Active DE202015009781U1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014041862 2014-03-04
JP2014041862A JP6228490B2 (ja) 2014-03-04 2014-03-04 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE202015009781U1 true DE202015009781U1 (de) 2020-02-10

Family

ID=54055330

Family Applications (1)

Application Number Title Priority Date Filing Date
DE202015009781.2U Active DE202015009781U1 (de) 2014-03-04 2015-03-04 Halbleiterbauteil

Country Status (5)

Country Link
US (2) US10014284B2 (de)
EP (2) EP3703110B1 (de)
JP (1) JP6228490B2 (de)
DE (1) DE202015009781U1 (de)
WO (1) WO2015133527A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021149452A1 (ja) * 2020-01-21 2021-07-29 ローム株式会社 半導体装置
JPWO2023017708A1 (de) * 2021-08-10 2023-02-16

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5457960A (en) * 1977-10-18 1979-05-10 Mitsubishi Electric Corp Semicondutor device
JPS6142853U (ja) * 1984-08-22 1986-03-19 三洋電機株式会社 樹脂封止型半導体装置
JPS635537A (ja) 1986-06-25 1988-01-11 Nec Corp 半導体装置
JPH0642343Y2 (ja) 1987-01-09 1994-11-02 ローム株式会社 半導体装置
JPH01309336A (ja) 1988-06-08 1989-12-13 Nec Corp 半導体容器
JP2857648B2 (ja) 1991-02-28 1999-02-17 サンケン電気株式会社 電子部品の製造方法
JPH0637122A (ja) 1992-07-15 1994-02-10 Hitachi Ltd 半導体装置
US5701034A (en) * 1994-05-03 1997-12-23 Amkor Electronics, Inc. Packaged semiconductor die including heat sink with locking feature
JPH11251510A (ja) 1998-02-26 1999-09-17 Sony Corp リードフレームおよびこれを用いた半導体装置
JP3062691B1 (ja) * 1999-02-26 2000-07-12 株式会社三井ハイテック 半導体装置
JP5183583B2 (ja) 2000-12-28 2013-04-17 ルネサスエレクトロニクス株式会社 半導体装置
JP3836010B2 (ja) 2001-10-19 2006-10-18 三菱電機株式会社 半導体装置
JP3748849B2 (ja) 2002-12-06 2006-02-22 三菱電機株式会社 樹脂封止型半導体装置
JP2005217072A (ja) 2004-01-28 2005-08-11 Renesas Technology Corp 半導体装置
JP4702196B2 (ja) * 2005-09-12 2011-06-15 株式会社デンソー 半導体装置
JP4893303B2 (ja) * 2006-12-29 2012-03-07 株式会社デンソー 半導体装置
JP2008311366A (ja) * 2007-06-13 2008-12-25 Denso Corp 樹脂封止型半導体装置
JP2009170702A (ja) * 2008-01-17 2009-07-30 Calsonic Kansei Corp 半導体モジュール
JP2010098153A (ja) * 2008-10-17 2010-04-30 Calsonic Kansei Corp 半導体チップ位置決め治具ユニット
JP2010109253A (ja) 2008-10-31 2010-05-13 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP5636720B2 (ja) * 2010-04-01 2014-12-10 三菱電機株式会社 半導体装置の製造方法および接合治具
JP5206743B2 (ja) 2010-07-05 2013-06-12 株式会社デンソー 半導体モジュールおよびその製造方法
JP5447269B2 (ja) 2010-08-03 2014-03-19 富士電機株式会社 パワー半導体モジュールの試験方法
JP2011155286A (ja) 2011-03-22 2011-08-11 Rohm Co Ltd 半導体装置
TWI525767B (zh) * 2011-04-04 2016-03-11 Rohm Co Ltd Semiconductor device and method for manufacturing semiconductor device
US8466548B2 (en) 2011-05-31 2013-06-18 Infineon Technologies Ag Semiconductor device including excess solder
JP2013123016A (ja) * 2011-12-12 2013-06-20 Denso Corp 半導体装置
JP5805513B2 (ja) * 2011-12-14 2015-11-04 三菱電機株式会社 電力用半導体装置
WO2013118275A1 (ja) 2012-02-09 2013-08-15 三菱電機株式会社 半導体装置
JP5872320B2 (ja) * 2012-02-24 2016-03-01 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
JP5995518B2 (ja) 2012-05-11 2016-09-21 ローム株式会社 半導体装置および半導体装置の製造方法
US9755126B2 (en) * 2012-07-30 2017-09-05 Ushio Denki Kabushiki Kaisha Light source unit
JP2014041862A (ja) 2012-08-21 2014-03-06 Nuflare Technology Inc 荷電粒子ビーム補正方法および荷電粒子ビーム描画装置
JP6011238B2 (ja) * 2012-10-18 2016-10-19 栗田工業株式会社 アミン液の再生方法および装置

Also Published As

Publication number Publication date
EP3116020A1 (de) 2017-01-11
EP3116020B1 (de) 2020-01-29
WO2015133527A1 (ja) 2015-09-11
US20180286845A1 (en) 2018-10-04
US10777542B2 (en) 2020-09-15
US20170069613A1 (en) 2017-03-09
EP3116020A4 (de) 2018-02-14
US10014284B2 (en) 2018-07-03
EP3703110A1 (de) 2020-09-02
JP6228490B2 (ja) 2017-11-08
EP3703110B1 (de) 2023-12-06
JP2015170605A (ja) 2015-09-28

Similar Documents

Publication Publication Date Title
DE102005050330B4 (de) Leistungshalbleitervorrichtung und Herstellungsverfahren dafür
DE112012007339B3 (de) Halbleitermodul und Verfahren zur Herstellung des Halbleitermoduls
DE112014006676B4 (de) Leistungsmodulvorrichtung
DE102012211424B4 (de) Halbleitervorrichtung und Verfahren für deren Herstellung
DE102015210603B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102009011233A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102016101579B4 (de) Halbleitermodul
DE102018212047B4 (de) Halbleitermodul
DE102004060378B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE3537004A1 (de) Vdmos-baustein
DE2442159A1 (de) Verfahren zum verbinden von flachseiten miteinander und durch das verfahren hergestellte bauteile
DE102015202256B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Positionslehre
DE102017205116B4 (de) Halbleitervorrichtung und Fertigungsverfahren derselben
DE102013020973A1 (de) Ein QFN mit benetzbarer Flanke
DE112016006376B4 (de) Halbleitervorrichtung
DE112019005234T5 (de) Leistungshalbleitervorrichtung
DE112014006653T5 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE112014006604T5 (de) Leistungsmodulvorrichtung und Leistungswandlungsvorrichtung
DE202015009781U1 (de) Halbleiterbauteil
DE112012005459T5 (de) Halbleitervorrichtung
DE112013007426B4 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
EP3038436A1 (de) Herstellen einer schaltungsanordnung mit thermischen durchkontaktierungen
DE112006003664T5 (de) Herstellung eines QFN-Gehäuses für eine integrierte Schaltung
DE102009042390A1 (de) Leistungshalbleitermodul und Verfahren zu dessen Herstellung
DE112015005593T5 (de) Leistungsmodul

Legal Events

Date Code Title Description
R150 Utility model maintained after payment of first maintenance fee after three years
R207 Utility model specification
R151 Utility model maintained after payment of second maintenance fee after six years
R152 Utility model maintained after payment of third maintenance fee after eight years