DE112015005593T5 - Leistungsmodul - Google Patents

Leistungsmodul Download PDF

Info

Publication number
DE112015005593T5
DE112015005593T5 DE112015005593.2T DE112015005593T DE112015005593T5 DE 112015005593 T5 DE112015005593 T5 DE 112015005593T5 DE 112015005593 T DE112015005593 T DE 112015005593T DE 112015005593 T5 DE112015005593 T5 DE 112015005593T5
Authority
DE
Germany
Prior art keywords
edge
semiconductor chip
solder
base plate
lengths
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112015005593.2T
Other languages
English (en)
Inventor
Shiro Yamashita
Yusuke Takagi
Takahiro Shimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Automotive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Automotive Systems Ltd filed Critical Hitachi Automotive Systems Ltd
Publication of DE112015005593T5 publication Critical patent/DE112015005593T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/1713—Square or rectangular array
    • H01L2224/17132—Square or rectangular array being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

Ein Leistungsmodul enthält eine Grundplatte, erste, zweite und dritte Halbleiterchips. Ein dritter Rand und/oder ein vierter Rand des ersten Halbleiterchips ist benachbart einem seitlichen Ende der Grundplatte angeordnet. Unter einem halben Abstand von einem ersten Rand des ersten Halbleiterchips zu einem Rand des zweiten Halbleiterchips, einem halben Abstand von einem zweiten Rand des ersten Halbleiterchips zu einem Rand des dritten Halbleiterchips und einem Abstand von dem dritten Rand oder dem vierten Rand des ersten Halbleiterchips, der benachbart dem seitlichen Ende der Grundplatte angeordnet ist, zu dem seitlichen Ende der Grundplatte ist eine Länge einer Lötkehle, die auf dem Rand des ersten Halbleiterchips an dem kürzesten Abstand gebildet ist, in der kürzesten Länge gebildet.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf ein Leistungsmodul, das mit einem Leistungshalbleiterchip versehen ist.
  • Stand der Technik
  • Fahrzeuge wie z. B. Hybridfahrzeuge, Plug-in-Hybridfahrzeuge und Elektrofahrzeuge sind mit einer wiederaufladbaren Kraftantriebs-Hochspannungs-Batterie, einem Wandler, der die Leistung der Gleichstrom-Gleichspannungs-Ausgabe der wiederaufladbaren Hochspannungs-Batterie in die Leistung von Wechselstrom-Hochspannungs-Ausgabe zum Antreiben eines Motors und anderer Vorrichtungen umsetzt. Der Wandler enthält ein Leistungsmodul, das einen eingebauten Leistungshalbleiterchip aufweist.
  • Als ein Leistungsmodul ist eine Struktur bekannt, in der ein Halbleiterchip zwischen einem Paar von Leiterplatten montiert ist, die mit einer Wärmeableitungsplatte thermisch gekoppelt sind. Außerdem ist ein Leistungsmodul bekannt, das auch eine Leiterplatte als eine Wärmeableitungsplatte verwendet. Der Halbleiterchip weist eine Fläche und eine weitere Fläche gegenüber der einen Fläche auf. Die eine Fläche und die weitere Fläche des Halbleiterchips sind jeweils an die eine oder die andere eines Paars von Leiterplatten gelötet, wobei der Halbleiterchip zwischen dem Paar von Leiterplatten eingeschoben ist. Um eine hohe Unterbringungsdichte zu erreichen, sind manchmal mehrere Halbleiterchips zwischen einem Paar von Leiterplatten montiert. Das Gebiet um den Halbleiterchip ist manchmal mit einem Dichtungsharz gefüllt (siehe z. B. Patentliteratur 1).
  • Entgegenhaltungsliste
  • Patentliteratur
    • Patentliteratur 1: Japanische ungeprüfte Patentveröffentlichung Nr. 2005-244166
  • Zusammenfassung der Erfindung
  • Technisches Problem
  • Es ist gefordert, eine hohe Unterbringungsdichte zu erreichen und die Abstände zwischen Halbleiterchips, die auf einer Leiterplatte montiert sind, oder die Abstände zwischen den Halbleiterchips und den äußeren Rändern der Leiterplatte weiter zu verringern. Herkömmlicherweise waren jedoch Abstände zwischen Halbleiterchips und Abstände zwischen den Halbleiterchips und den äußeren Rändern einer Leiterplatte einander alle gleich. Somit, selbst wenn ein Teil der Abstände zwischen Halbleiterchips und der Abstände zwischen den Halbleiterchips und den äußeren Rändern der Leiterplatte kürzer sind als ein vorbestimmter Abstand, bringt das eine Möglichkeit mit sich, einen Kurzschluss zwischen den Halbleiterchips aufgrund von Überlauf von Lot aus den Bildungsgebieten von Lötkehlen, die den Halbleiterchip mit der Leiterplatte verbinden, zu verursachen oder eine Möglichkeit, einen Überlauf von Lot aus den Bildungsgebieten der Lötkehlen aus den äußeren Rändern der Leiterplatte zu verursachen. Wenn Lot in den Bildungsgebieten der Lötkehlen aus den äußeren Rändern der Leiterplatte überläuft, treten Kurzschlüsse zwischen anderen Elementen auf, oder das übergelaufene Lot wird abgeschält, so dass es eine leitfähige Fremdsubstanz ist, was zu einem Faktor, um einen Fehler zu verursachen, oder einem Faktor, die Leistungen zu verschlechtern, führt.
  • Lösung des Problems
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung enthält ein Leistungsmodul: eine Grundplatte; einen ersten Halbleiterchip, der vier Ränder aufweist; einen zweiten Halbleiterchip, der vier Ränder aufweist, wobei einer aus den vier Rändern neben einem ersten Rand des ersten Halbleiterchips angeordnet ist, der zweite Halbleiterchip an die Grundplatte gelötet ist; und einen dritten Halbleiterchip, der vier Ränder aufweist, wobei einer aus den vier Rändern benachbart einem zweiten Rand des ersten Halbleiterchips angeordnet ist, der dritte Halbleiterchip an die Grundplatte gelötet ist. In dem Leistungsmodul sind ein dritter Rand und/oder ein vierter Rand des ersten Halbleiterchips benachbart einem seitlichen Ende der Grundplatte angeordnet. Unter einem halben Abstand von dem ersten Rand des ersten Halbleiterchips zu dem einen Rand des zweiten Halbleiterchips, einem halben Abstand von dem zweiten Rand des ersten Halbleiterchips zu einem Rand des dritten Halbleiterchips und einem Abstand von dem dritten Rand oder dem vierten Rand des ersten Halbleiterchips, der benachbart dem seitlichen Ende der Grundplatte angeordnet ist, zu dem seitlichen Ende der Grundplatte ist eine Länge einer Lötkehle, die auf dem Rand des ersten Halbleiterchips an dem kürzesten Abstand gebildet ist, in der kürzesten Länge gebildet.
  • Vorteilhafte Effekte der Erfindung
  • Gemäß der vorliegenden Erfindung kann ein Kurzschluss zwischen Halbleiterchips oder Überlauf von Lot von dem seitlichen Ende einer Grundplatte aufgrund von Überlauf von Lot aus Lötkehlenbildungsgebieten unterdrückt werden.
  • Kurzbeschreibung der Zeichnungen
  • 1 ist eine perspektivische Ansicht des Aussehens einer Ausführungsform eines Leistungsmoduls gemäß der vorliegenden Erfindung.
  • 2 ist eine Querschnittsansicht des Leistungsmoduls in 1, genommen entlang der Linie II-II in 1.
  • 3 ist eine schematische Draufsicht einer Montagestruktur von Halbleiterchips.
  • 4 ist eine vergrößerte Querschnittsansicht des Gebiets IV in 2, genommen entlang der Linie IV-IV in 3.
  • 5 zeigen Diagramme zum Erläutern der Beziehung zwischen dem erhöhten Betrag der Oberfläche einer Lötkehle und der Länge eines Lötkehlenbildungsgebiets; (a) ist eine Querschnittsansicht zum Darstellen der Kriterien der Lötstruktur eines Halbleiterchips, und (b) ist eine typische Ansicht der Beziehung zwischen dem erhöhten Betrag der Oberfläche der Lötkehle und der Länge des Lötkehlenbildungsgebiets.
  • 6 ist eine schematische Draufsicht einer zweiten Ausführungsform der vorliegenden Erfindung, die die Montagestruktur von Halbleiterchips zeigt, die auf einem Leistungsmodul bereitgestellt sind.
  • 7 ist eine Querschnittsansicht, genommen entlang der Linie VII-VII in 6.
  • 8 ist eine Querschnittsansicht einer dritten Ausführungsform der vorliegenden Erfindung, die die Montagestruktur von Halbleiterchips zeigt, die auf einem Leistungsmodul bereitgestellt sind.
  • 9 ist eine Querschnittsansicht einer vierten Ausführungsform der vorliegenden Erfindung, die die Montagestruktur von Halbleiterchips zeigt, die auf einem Leistungsmodul bereitgestellt sind.
  • 10 ist eine schematische Draufsicht einer fünften Ausführungsform der vorliegenden Erfindung, die die Montagestruktur von Halbleiterchips zeigt, die auf einem Leistungsmodul bereitgestellt sind.
  • 11 ist ein Diagramm einer beispielhaften Modifikation der fünften Ausführungsform.
  • 12 ist eine schematische Draufsicht einer sechsten Ausführungsform der vorliegenden Erfindung, die die Montagestruktur von Halbleiterchips zeigt, die auf einem Leistungsmodul bereitgestellt sind.
  • 13 ist ein Diagramm einer ersten beispielhaften Modifikation der sechsten Ausführungsform.
  • 14 ist ein Diagramm einer zweiten beispielhaften Modifikation der sechsten Ausführungsform.
  • 15 ist eine schematische Draufsicht einer siebten Ausführungsform der vorliegenden Erfindung, die die Montagestruktur von Halbleiterchips zeigt, die auf einem Leistungsmodul bereitgestellt sind.
  • 16 ist ein Diagramm einer beispielhaften Modifikation der siebten Ausführungsform.
  • 17 ist ein Diagramm eines ersten Effekts der vorliegenden Erfindung, das die Häufigkeit des Auftretens von Kurzschlüssen zwischen Halbleiterchips gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt.
  • 18 ist ein Diagramm eines zweiten Effekts der vorliegenden Erfindung, das die Häufigkeit des Auftretens von Überlauf von Lot zu dem seitlichen Ende eines Rahmens gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigt.
  • Beschreibung von Ausführungsformen
  • Erste Ausführungsform
  • (Gesamtstruktur eines Leistungsmoduls)
  • Im Folgenden wird mit Bezug auf die 1 bis 4 eine erste Ausführungsform eines Leistungsmoduls gemäß der vorliegenden Erfindung beschrieben.
  • 1 ist eine perspektivische Ansicht des Aussehens einer Ausführungsform eines Leistungsmoduls gemäß der vorliegenden Erfindung. 2 ist eine Querschnittsansicht des Leistungsmoduls in 1, genommen entlang der Linie II-II in 1.
  • Beispielsweise kann ein Leistungsmodul 100 gemäß der Ausführungsform der vorliegenden Erfindung in einer Vorrichtung wie z. B. einem fahrzeuginternen Leistungswandler eines elektrischen Drehstrommaschinenantriebssystems, das auf einem Kraftfahrzeug installiert ist, verwendet werden.
  • Das Leistungsmodul 100 enthält ein Modulgehäuse 201, das mehrere Leistungshalbleiterchips 11 bis 14, die später beschrieben werden sollen, aufnimmt, die zwischen einem ersten Leitungsrahmen 101 und einem zweiten Leitungsrahmen 102 montiert sind (siehe 3 und andere Zeichnungen).
  • Das Modulgehäuse 201 ist aus einem Aluminiumlegierungsmaterial gebildet, wie z. B. Al, AlSi, AlSiC und Al-C, das beispielsweise eine dosentypische Form aufweist, die nahtlos in einem Stück gebildet ist (im Folgenden als Dosentyp bezeichnet). Hier bedeutet der Dosentyp einen Behälter in einer nahezu rechteckigen Parallelepipedform mit einem Boden, wobei der Behälter eine Einführungsöffnung 306 auf einer vorbestimmten eine Seite aufweist. Das Modulgehäuse 201 weist eine Struktur auf, die keine Öffnungen außer der Einführungsöffnung 306 aufweist. Der äußere Rand der Einführungsöffnung 306 ist von einem Flansch 304B umgeben.
  • Ein Metallgehäuse in einer solchen Form ist gebildet. Somit kann, obwohl das Modulgehäuse 201 in einen Durchlass eingeführt ist, in dem ein Kühlmedium wie z. B. Wasser und Öl fließt, Abdichtung gegen das Kühlmedium durch den Flansch 304B sichergestellt sein. Mit anderen Worten kann mit einer einfachen Konfiguration verhindert werden, dass das Kühlmedium in das Innere und den Anschlussabschnitt des Modulgehäuses 201 eintritt.
  • Die Form des Modulgehäuses 201 unterhalb des Flanschs 304B weist eine dünne rechteckige Parallelepipedform auf, die ein Paar von Wärmeableitungsbasen 307 aufweist, auf denen Rippen 305 gleichmäßig angeordnet sind. An den Verbindungsteilen der Wärmeableitungsbasen 307 zu dem Flansch 204B ist ein gekrümmter Abschnitt 304A gebildet, dessen Dicke extrem dünn ist. Eine Isolierfolie 333 von hoher Wärmeleitfähigkeit ist zwischen den inneren Oberflächen der Wärmeableitungsbasen 307 und dem ersten und dem zweiten Leitungsrahmen 101 und 102 vorgesehen. Im Betrieb erzeugen die Leistungshalbleiterchips 11 bis 14 Wärme, und ihre Temperatur wird hoch. In dem Leistungsmodul 100 gemäß der Ausführungsform wird Wärme, die durch die Halbleiterchips 11 bis 14 im Betrieb erzeugt wird, in dem ersten und dem zweiten Leitungsrahmen 101 und 102 verteilt und zu der Isolierfolie 333 geleitet. Die Wärme wird von den Wärmeableitungsbasen 307, die auf dem Modulgehäuse 201 gebildet ist, und den Rippen 305, die auf den Wärmeableitungsbasen 307 bereitgestellt sind, zu einem Kühlmedium abgeleitet. Somit kann eine hohe Kühlleistung implementiert sein.
  • Die Halbleiterchips 11 bis 14 sind zwischen dem ersten und dem zweiten Leitungsrahmen 101 und 102 durch Löten montiert, und Bereiche um die Halbleiterchips 11 bis 14 sind mit einem primären Dichtmaterial 350 abgedichtet.
  • Die Montagestruktur der Halbleiterchips 11 bis 14 auf dem ersten und dem zweiten Leitungsrahmen 101 und 102 wird später beschrieben.
  • Der erste Leitungsrahmen 101 weist mehrere Leitungen 111 auf, die sich nach oben erstrecken. Die Endspitzen der Leitungen 111 sind zu dem Äußeren von dem primären Dichtmaterial 350 freigelegt. Mit anderen Worten ist der erste Leitungsrahmen 101 mit dem primären Dichtmaterial 350 integral gebildet, wobei die Endspitzen der Leitungen 111 freigelegt sind. Mit den Endspitzen der Leitungen 111 sind positive und negative Gleichstromelektrodenanschlüsse 121 und ein Wechselstromanschluss 121 und mehrere externe Signalanschlüsse 122 beispielsweise durch Löten zusammengefügt. Die positiven und negativen Gleichstromelektrodenanschlüsse 121 und der Wechselstromanschluss 121, die mehreren externen Signalanschlüsse 122 und die Leitungen 111 des ersten Leitungsrahmens 101 sind mit einem zusätzlichen Gusskörper 380 integral gebildet.
  • Das primäre Dichtmaterial 350, das mit dem ersten Leitungsrahmen 101 integral gebildet ist, ist in dem Modulgehäuse 201 aufgenommen, wobei die positiven und negativen Gleichstromelektrodenanschlüsse 121 und der Wechselstromanschluss 121 und die mehreren externen Signalanschlüsse 122, die mit einem zusätzlichen Gusskörper 380 integral gebildet sind, mit den entsprechenden Leitungen 111 des ersten Leitungsrahmens 101 verbunden sind. In diesem Zustand wird ein sekundäres Dichtmaterial 351 von der Einführungsöffnung 306 des Flanschs 304B zugeführt. Das sekundäre Dichtmaterial 351 wird in die Innenseite des Flanschs 304B und den Raum zwischen den Rändern des ersten und des zweiten Leitungsrahmens 101 und 102 und dem primären Dichtmaterial 350 zugeführt. Das sekundäre Dichtmaterial 351 wird außerdem zwischen der Bodenfläche des Modulgehäuses 210 und der unteren Fläche des primären Dichtmaterials 350 zugeführt. Das Leistungsmodul 1000 weist eine solche Struktur auf. Das Leistungsmodul 100 setzt die Leistung der Gleichstrom-Hochspannungs-Ausgabe einer wiederaufladbaren Hochspannungs-Batterie in die Leistung einer Wechselstrom-Hochspannungs-Ausgabe um, beispielsweise um als ein Wandler zum Antreiben eines Motors zu funktionieren.
  • (Montagestruktur der Halbleiterchips)
  • 3 ist eine schematische Draufsicht einer Montagestruktur der Halbleiterchips. 4 ist eine vergrößerte Querschnittsansicht des Gebiets IV in 2, genommen entlang der Linie IV-IV in 3. Es wird darauf hingewiesen, dass in 3 die Halbleiterchips so dargestellt sind, dass der zweite Leitungsrahmen 102 entfernt ist. In 4 sind die Komponenten wie z. B. die Leitungen 111, die auf der Außenseite von Gebiet IV in 2 angeordnet sind, weggelassen.
  • Die erste Grundplatte, d. h. der erste Leitungsrahmen 101, und die zweite Grundplatte, d. h. der zweite Leitungsrahmen 102, sind durch Stanzen einer Metallplatte gebildet. Für die Metallplatte können Materialien wie z. B. Kupfer, Aluminium und Eisen verwendet werden. Der erste und der zweite Leitungsrahmen 101 und 102 weisen vorzugsweise hohe Wärmeleitzahlen auf. Somit sind insbesondere Kupfer und Aluminium-Materialien vorzuziehen, die ausgezeichnete Wärmeleitzahlen aufweisen.
  • Der erste und der zweite Leitungsrahmen 101 und 102 sind einander gegenüber voneinander beabstandet angeordnet. Vier Halbleiterchips 11 bis 14 sind zwischen dem ersten und dem zweiten Leitungsrahmen 101 und 102 angeordnet. Wie in 4 dargestellt sind auf dem zweiten Leitungsrahmen 102 vier Vorsprünge 103 gegenüber den jeweiligen Halbleiterchips 11 bis 14 gebildet. Die vier Vorsprünge 103 sind in einer zwei-mal-zwei-Matrixkonfiguration angeordnet.
  • Die Halbleiterchips 11 bis 14 sind in einer dünnen rechteckigen Parallelepipedform und beispielsweise aus Bipolartransistoren mit isoliertem Gate (IGBT) konfiguriert. Die Halbleiterchips 11 bis 14 können Dioden und passive Vorrichtungen zusammen mit IGBTs enthalten. Die Halbleiterchips 11 bis 14 enthalten eine Fläche fL, die eine untere Fläche in 4 ist, und eine weitere Fläche fU, die eine obere Fläche in 4 ist. Auf der weiteren Fläche fU jedes der Halbleiterchips 11 bis 14 ist beispielsweise die Kollektorelektrode des IGBT gebildet. Auf der einen Seite fL jedes der Halbleiterchips 11 bis 14 sind die Emitterelektrode des IGBT und mehrere Steuerelektroden gebildet. Die Steuerelektroden, in 4 nicht gezeigt, sind mit der Leitung 111 durch Bonddrähte verbunden.
  • Die eine Fläche fL jedes aus den Halbleiterchips 11 bis 14 ist mit einer ersten Lötstelle 50 auf dem ersten Leitungsrahmen 101 gelötet. Die weitere Fläche fU jedes aus den Halbleiterchips 11 bis 14 ist an den Vorsprung 103 des zweiten Leitungsrahmens 102 mit einer zweiten Lötstelle 60 gelötet. Der Vorsprung 103 ist in einer rechteckigen Form geringfügig kleiner als die Größen der Halbleiterchips 11 bis 14 in einer ebenen Ansicht gebildet. Die Struktur ist vorgesehen, in der die weitere Fläche fU an den Vorsprung 103 des zweiten Leitungsrahmens 102 gelötet ist. Somit sind, ähnlich den Vorsprüngen 103, die Halbleiterchips 11 bis 14 in einer zwei-mal-zwei-Matrixkonfiguration angeordnet.
  • Als die Lotmaterialien der ersten und der zweiten Lötstelle 50 und 60 können zusätzlich zu Sn-reichen Materialien Au, Zn-Al und Al-Materialien verwendet werden. Zusätzlich zu den Lotmaterialien können auch Materialien, die ein Harz enthalten, wie z. B. Ag-Paste, Cu-Paste, gesintertes Ag und gesintertes Cu, verwendet werden. Materialien, die ein Harz enthalten, weisen vorzugsweise eine niedrige Viskosität auf.
  • Die Montagestruktur der Halbleiterchips, die in den 3 und 4 dargestellt ist, wird beispielsweise durch nachstehende Prozeduren gebildet.
  • Ein Lotmaterial, das als die erste Lötstelle 50 gehärtet werden soll, wird dem ersten Leitungsrahmen 101 zugeführt. Für diese Lötstelle kann eine Schichtlötstelle verwendet werden. Alternativ können auch Verfahren verwendet werden, in denen eine Lotpaste durch Drucken gebildet wird und in dem ein geschmolzenes Lot zugeführt wird. Auf dem Lotmaterial, das als erste Lötstelle gehärtet werden soll, werden die Halbleiterchips 11 bis 14 platziert. Auf den Halbleiterchips 11 bis 14 wird ein Lotmaterial, das als die zweite Lötstelle 60 gehärtet werden soll, platziert. Die Zuführung dieses Lotmaterials kann ähnlich wie die Zuführung des Lotmaterials, das als die erste Lötstelle gehärtet werden soll, ausgeführt werden. Die Vorsprünge 103 werden an dem Lotmaterial, das als die zweite Lötstelle 60 gehärtet werden soll, ausgerichtet, und dann wird der zweite Leitungsrahmen 102 auf dem Lotmaterial, das als die zweite Lötstelle 60 gehärtet werden soll, platziert. Der erste und der zweite Leitungsrahmen 101 und 102 werden erwärmt, wobei der zweite Leitungsrahmen 2 gegen den ersten Leitungsrahmen 101 gedrückt wird, zum Löten der Halbleiterchips 11 bis 14 an den ersten und den zweiten Leitungsrahmen 101 und 102. Somit ist die Montagestruktur der Halbleiterchips 11 bis 14, die in den 3 und 4 dargestellt ist, vorbereitet.
  • Als Nächstes wird die Montagestruktur der Halbleiterchips 11 bis 14 mit mehr Einzelheiten beschrieben.
  • (Lötstruktur der Halbleiterchips an dem ersten Leitungsrahmen)
  • Wie in den 3 und 4 dargestellt sind die Halbleiterchips 11 bis 14 nicht in dem Mittelteil der ersten Lötstelle 50 angeordnet. Die Halbleiterchips 11 bis 14 sind an Positionen nahe den benachbarten anderen Halbleiterchips 11 bis 14 angeordnet, nicht in dem Mittelteil.
  • Die Abstände a bis d in 3 sind wie nachstehend definiert. Es wird darauf hingewiesen, dass vier Ränder des ersten Leitungsrahmens, d. h. die seitlichen Enden E1 bis E4, in 3 dargestellt sind.
  • Ein Abstand zwischen dem Halbleiterchip 11 und dem Halbleiterchip 12, d. h. ein Abstand zwischen den Rändern des Halbleiterchips 11 und des Halbleiterchips 12, die einander gegenüber liegen, ist als a definiert;
    ein Abstand zwischen dem Halbleiterchip 11 und dem Halbleiterchip 13, d. h. ein Abstand zwischen den Rändern des Halbleiterchips 11 und des Halbleiterchips 13, die einander gegenüber liegen, ist als b definiert;
    ein Abstand zwischen dem linken Rand des Halbleiterchips 11 und dem linken seitlichen Ende E1 des ersten Leitungsrahmens 101 ist als c definiert; und
    ein Abstand zwischen dem oberen Rand des Halbleiterchips 11 und dem oberen seitlichen Ende E2 des ersten Leitungsrahmens 10 ist als d definiert.
  • Zwischen dem Halbleiterchip 11 und dem Halbleiterchip 12 sind eine Lötkehle 51a des Halbleiterchips 11 und eine Lötkehle 52a des Halbleiterchips 12 gebildet. Zwischen dem Halbleiterchip 11 und dem Halbleiterchip 13 sind eine Lötkehle 51b des ersten Halbleiterchips 11 und eine Lötkehle 53b des Halbleiterchips 13 gebildet.
  • Es ist angenommen, dass die Länge der Lötkehle 51a gleich der Länge der Lötkehle 52a ist und die Länge der Lötkehle 51b gleich der Länge der Lötkehle 53b ist. In diesem Fall müssen die Längen der Lötkehlen 51a und 52a a/2 oder kleiner sein, und die Längen der Lötkehlen 51b und 53b müssen b/2 oder kleiner sein. Es wird darauf hingewiesen, dass in der vorliegenden Spezifikation, wie in 5(a) dargestellt, die Länge der Lötkehle als eine Länge l von dem Rand des Halbleiterchips zu der Endspitze der Lötkehle definiert ist.
  • Die Halbleiterchips 11 bis 14 sind an den Positionen in der Nähe von benachbarten anderen Halbleiterchips 11 bis 14 angeordnet, nicht in den Mittelteilen von vier Chip-Montagegebieten, die auf dem ersten Leitungsrahmen 101 beinahe gleich unterteilt sind. Hier sind die Mitten von vier Vorsprüngen 103 des zweiten Leitungsrahmens 102 mit den Mitten der Halbleiterchips 11 bis 14 abgestimmt, die nicht in den Mitten der Chip-Montagegebiete montiert sind. Die Abstände a/2 und b/2 sind kürzer als die Abstände c und d. Je kürzer der Abstand zwischen den Halbleiterchips ist oder je kürzer der Abstand zwischen dem Halbleiterchip und dem seitlichen Ende der Grundplatte ist, desto größer ist die Wahrscheinlichkeit, dass die Halbleiterchips aufgrund des Überlaufs der Lötkehle kurzgeschlossen werden oder dass die Lötkehle von dem seitlichen Ende der Grundplatte überläuft.
  • Deshalb sind in den Halbleiterchips 11 und 12 die Längen der Lötkehlen 51a und 52a auf den Rändern benachbart den anderen Halbleiterchips 11 und 12 kürzer gebildet als die Längen der Lötkehlen 51c und 51d, die auf zwei Rändern des Halbleiterchips 11 benachbart den seitlichen Enden E1 und E2 des ersten Leitungsrahmens 101 gebildet sind. Mit anderen Worten sind die Längen der Lötkehlen 51c und 51d länger gebildet als die Längen der Lötkehlen 51a und 52a. Somit kann ein Kurzschluss zwischen den Halbleiterchips 11 und 12 aufgrund des Überlaufs von Lot aus den Bildungsgebieten der Lötkehlen 51a und 52a unterdrückt werden.
  • Ähnlich sind in den Halbleiterchips 11 und 13 die Längen der Lötkehlen 51b und 53b auf den Rändern benachbart den anderen Halbleiterchips 11 und 13 kürzer gebildet als die Längen der Lötkehlen 51c und 51d, die auf zwei Rändern des Halbleiterchips 11 benachbart den seitlichen Enden E1 und E2 des ersten Leitungsrahmens 101 gebildet sind. Mit anderen Worten sind die Längen der Lötkehlen 51c und 51d länger gebildet als die Längen der Lötkehlen 51b und 53b. Somit kann ein Kurzschluss zwischen den Halbleiterchips 11 und 13 aufgrund des Überlaufs von Lot aus den Bildungsgebieten der Lötkehlen 51b und 53b unterdrückt werden.
  • Im Vergleich des Abstands a mit dem Abstand b ist die Länge der Lötkehle, die auf dem Rand an einem kürzeren Abstand gebildet ist, verkürzt. Beispielsweise in dem Fall, wenn der Abstand a kürzer ist als der Abstand b, ist die Länge der Lötkehle 51a kürzer gebildet als die Länge der Lötkehle 51b.
  • Im Vergleich des Abstands c mit dem Abstand d kann die Länge der Lötkehle, die auf dem Rand an einem kürzer Abstand gebildet ist, kürzer gebildet sein. Beispielsweise in dem Fall, wenn der Abstand c kürzer ist als der Abstand d, kann die Länge der Lötkehle 51c kürzer gebildet sein als die Länge der Lötkehle 51d.
  • In einer Ausführungsform wird der Grund, warum die Längen der Lötkehlen 51a, 51b, 52a und 53b kürzer gebildet sein können, beschrieben.
  • Da die Oberflächenspannungskräfte auf die Oberfläche einer Flüssigkeit wirken, wirkt die Oberflächenspannungskraft, um die Oberfläche zu verringern, d. h. um die Oberflächenenergie zu verringern. Somit ist in dem Fall zum Vergrößern der Oberfläche Energie notwendig, um die Oberfläche gegen die Oberflächenspannungskraft zu vergrößern. Je größer der erhöhte Betrag der Oberfläche des Lots ist, desto mehr Energie ist für diese Erhöhung notwendig.
  • Der Überlauf von Lot bei dem Bilden von Lötkehlen wird verursacht durch Erhöhen eines Drucks in dem Lot, um eine Wölbung des Lots in dem Lötkehlenbildungsgebiet aufgrund einer kurzen Länge des Lötkehlenbildungsgebiets in Bezug auf ein vorbestimmtes Lotvolumen zu verursachen. In dem Fall, wenn die Volumina von Lot, um Lötkehlen zu bilden, gleich sind, ändert sich der erhöhte Betrag der Oberfläche des Lots abhängig von den Längen der Lötkehlen.
  • Die 5 zeigen ein Beispiel der Korrelation zwischen der Länge l der Lötkehle und dem erhöhten Betrag der Oberfläche des Lots. 5(a) ist eine Querschnittsansicht zum Darstellen der Kriterien der Lötstruktur eines Halbleiterchips. 5(b) ist eine typische Ansicht der Beziehung zwischen dem erhöhten Betrag der Oberfläche der Lötkehle und der Länge des Lötkehlenbildungsgebiets.
  • In der Lötstruktur des Halbleiterchips an der Grundplatte, die in 5(a) gezeigt ist, ist die Größe des Chips ein 10 mm-Quadrat. Eine Dicke t der Lötstelle ist 0,2 mm.
  • Der erhöhte Betrag der Oberfläche der Lötkehle in 5(b) ist der erhöhte Betrag der Oberfläche der Lötkehle, der in dem Fall abgeleitet wird, in dem der Halbleiterchip von der Oberfläche der Lötstelle um 0,05 mm eingelassen ist. Die Oberfläche der Lötstelle ist so angenommen, dass sich die Lötkehle in einer Bogenform wölbt.
  • 5(b) zeigt, dass der erhöhte Betrag der Oberfläche umso kleiner ist, je größer die Länge l des Lötkehlenbildungsgebiets ist. Mit anderen Worten ist der erhöhte Betrag der Oberfläche des Lots in der Lötkehle umso größer, je kürzer die Länge l des Lötkehlenbildungsgebiets ist. Wie vorstehend beschrieben ist umso mehr Energie für diese Vergrößerung notwendig, je größer der erhöhte Betrag der Oberfläche des Lots ist. Mit Verwendung dieses Phänomens wird Energie, die dem Lotmaterial mit der ersten Lötstelle 50, die mit Drücken des Halbleiterchips 11 gegen den ersten Leitungsrahmen 101 geschmolzen wird, durch Erhöhen der Oberflächen der Lötkehlen 51c und 51d, die eine lange Länge l des Lötkehlenbildungsgebiets aufweisen, verbraucht. Somit kann eine Vergrößerung der Oberflächen der Lötkehlen 51a und 51b, die eine kurze Länge l des Lötkehlenbildungsgebiets aufweisen, d. h. Überlauf von Lot aus den Lötkehlenbildungsgebieten, unterdrückt werden.
  • Bezug nehmend auf 4 sind die Halbleiterchips 11 bis 14 und die Vorsprünge 103 auf denselben Mittelteilen angeordnet. Mit anderen Worten sind die Lücken zwischen vier Rändern jedes aus den Halbleiterchips 11 bis 14 und vier Rändern des Vorsprungs 103 beinahe gleich. Somit weist die zweite Lötstelle 60, die die Halbleiterchips 11 bis 14 mit den Vorsprüngen 103 zusammenfügt, eine Lötkehle 61 auf, die auf vier Rändern jedes der Halbleiterchips 11 bis 14 in gleicher Länge gebildet ist.
  • Die Länge der Lötkehle 61 kann kürzer gebildet sein als die Längen der Lötkehlen 51a und 51b. Der Grund ist wie folgt.
  • Wie vorstehend beschrieben werden die Halbleiterchips 11 bis 14 erwärmt, es wird Druck auf sie ausgeübt, und sie werden gelötet, wobei der erste Leitungsrahmen 101, die erste Lötstelle, die Halbleiterchips 11 bis 14, die zweite Lötstelle 60 und der zweite Leitungsrahmen 102 gestapelt sind. Mit anderen Worten werden bei dem Löten sowohl die erste als auch die zweite Lötstelle 50 und 60 geschmolzen. In diesem Zustand werden die erste und die zweite Lötstelle 50 und 60 getrennt voneinander gebildet. Die Beziehung zwischen dem Vergrößerungsbetrag der Oberfläche der Lötkehle und der Länge des Lötkehlenbildungsgebiets weist jedoch die in 5(b) gezeigte Beziehung auf. Somit wird die Energie, die dem Lotmaterial zugeführt wird, wenn die erste und die zweite Lötstelle 50 und 60 geschmolzen werden, durch Vergrößern der Oberflächen der Lötkehlen 51c und 51d, die eine lange Länge l des Lötkehlenbildungsgebiets aufweisen, und der Oberflächen der Lötkehlen 51a und 51b verbraucht. Infolgedessen kann eine Vergrößerung der Oberfläche der Lötkehle 61, die eine kurze Länge l des Lötkehlenbildungsgebiets aufweist, d. h. Überlauf von Lot aus den Lötkehlenbildungsgebieten, unterdrückt werden.
  • Es wird darauf hingewiesen, dass die Länge der Lötkehle 61 nicht notwendigerweise kürzer ist als die Längen der Lötkehlen 51a und 51b.
  • Es wird darauf hingewiesen, dass in der vorstehenden Beschreibung der Halbleiterchip 11 beschrieben wurde. Die Halbleiterchips 12 bis 14 sind gleich wie in dem Fall des Halbleiterchips 11. Mit anderen Worten sind auch in den Halbleiterchips 12 bis 14 die Längen der Lötkehlen, die auf den Rändern benachbart den anderen Halbleiterchips 11 bis 14 gebildet sind, kürzer gebildet als die Längen der Lötkehlen, die auf den Rändern benachbart den seitlichen Enden E1 bis E4 des ersten Leitungsrahmens 101 gebildet sind.
  • Gemäß der Ausführungsform werden die nachstehenden Effekte ausgeübt. (1) Die Halbleiterchips 11 bis 14 wurden mit der ersten Lötstelle 50 an den ersten Leitungsrahmen 101 gelötet. In den Halbleiterchips 11 bis 14 wurden die Längen der Lötkehlen, die auf den Rändern benachbart den seitlichen Enden E1 bis E4 des ersten Leitungsrahmen 101 gebildet wurden, länger gebildet als die Längen der Lötkehlen, die auf den Rändern benachbart den anderen Halbleiterchips 11 bis 14 gebildet wurden.
  • Infolgedessen kann in den Halbleiterchips 11 bis 14 Überlauf von Lot aus den Bildungsgebieten der Lötkehlen, die auf den Rändern benachbart den anderen Halbleiterchips 11 bis 14 gebildet werden, unterdrückt werden, und ein Kurzschluss zwischen den Halbleiterchips 11 bis 14 kann verhindert werden.
  • Zweite Ausführungsform
  • 6 ist eine schematische Draufsicht einer zweiten Ausführungsform der vorliegenden Erfindung, die die Montagestruktur von Halbleiterchips zeigt, die auf einem Leistungsmodul bereitgestellt sind. 7 ist eine Querschnittsansicht, genommen entlang der Linie VII-VII in 6.
  • In der zweiten Ausführungsform sind der erste und der zweite Leitungsrahmen 101 und 102, die Halbleiterchips 11 bis 14, die erste und die zweite Lötstelle 50 und 60 die gleichen Elemente wie die Elemente der ersten Ausführungsform. Die zweite Ausführungsform unterscheidet sich von der ersten Ausführungsform darin, dass die Halbleiterchips 11 bis 14 an Positionen nahe den Ecken des ersten Leitungsrahmens 101 angeordnet sind und nicht in dem Mittelteil der ersten Lötstelle angeordnet sind.
  • Mit anderen Worten ist unter der Annahme, dass die Definitionen der Abstände a, b, c und d in der zweiten Ausführungsform gleich denjenigen in der ersten Ausführungsform sind, die folgende Konfiguration bereitgestellt.
  • Der Halbleiterchip 11 ist als ein Beispiel zur Beschreibung verwendet. Die Längen der Lötkehlen 51c und 51d, die auf den zwei Rändern benachbart den seitlichen Enden E1 und E2 des ersten Leitungsrahmens 101 gebildet sind, sind kürzer gebildet als die Länge der Lötkehle 51a, die auf dem Rand des Halbleiterchips 11 benachbart dem Halbleiterchip 12 gebildet ist, und die Länge einer Lötkehle 52a, die auf dem Rand des Halbleiterchips 12 benachbart dem Halbleiterchip 11 gebildet ist. Mit anderen Worten sind die Längen der Lötkehlen 51a und 52a, die auf den Halbleiterchips 11 und 12 gebildet sind, länger gebildet als die Längen der Lötkehlen 51c und 51d, die auf zwei Rändern des Halbleiterchips 11 gebildet sind. Somit ist der Überlauf von Lot von den Bildungsgebieten der Lötkehlen 51c und 51d zu den seitlichen Enden E1 und E2 des ersten Leitungsrahmens 101 unterdrückt.
  • Ähnlich sind die Längen der Lötkehlen 51c und 51d, die auf zwei Rändern des Halbleiterchips 11 benachbart den seitlichen Enden E1 und E2 des ersten Leitungsrahmens 101 gebildet sind, kürzer gebildet als die eine Lötkehle 51b, die auf dem Rand des Halbleiterchips 11 benachbart dem Halbleiterchip 13 gebildet ist, und die Länge einer Lötkehle 53b, die auf dem Rand des Halbleiterchips 13 benachbart dem Halbleiterchip 11 gebildet ist. Mit anderen Worten sind die Längen der Lötkehlen 51b und 53b, die auf den Halbleiterchips 11 und 13 gebildet sind, länger gebildet als die Längen der Lötkehlen 51c und 51d, die auf zwei Rändern des Halbleiterchips 11 gebildet sind. Somit ist der Überlauf von Lot von den Bildungsgebieten der Lötkehlen 51c und 51d zu den zwei seitlichen Enden E1 und E2 des ersten Leitungsrahmens 101 unterdrückt.
  • Im Vergleich des Abstands c mit dem Abstand d ist die Länge der Lötkehle, die auf dem Rand an einem kürzer Abstand gebildet ist, verkürzt. Beispielsweise ist in dem Fall, wenn der Abstand c kürzer ist als der Abstand d, die Länge der Lötkehle 51c kürzer gebildet als die Länge der Lötkehle 51d.
  • Im Vergleich des Abstands a mit dem Abstand b kann die Länge der Lötkehle, die auf dem Rand an einem kürzer Abstand gebildet ist, verkürzt sein. Beispielsweise ist in dem Fall, wenn der Abstand a kürzer ist als der Abstand b, die Länge der Lötkehle 51a kürzer gebildet als die Länge der Lötkehle 51b.
  • Es wird darauf hingewiesen, dass auch in den Halbleiterchips 12 bis 14 die Beziehung einer Hälfte des Abstands a und einer Hälfte des Abstands b zwischen den Rändern benachbart den anderen Halbleiterchips 12 bis 14 zu den Abständen c und d von den Rändern der Halbleiterchips 12 bis 14 zu den seitlichen Enden E1 bis E4 des ersten Leitungsrahmens 101 ähnlich zu dem Fall des Halbleiterchips 11 ist. Die Längen der Lötkehlen, die auf den Rändern der Halbleiterchips 12 bis 14 gebildet sind, sind ähnlich den Lötkehlen, die auf den Rändern des Halbleiterchips 11 gebildet sind. Mit anderen Worten sind auch in den Halbleiterchips 12 bis 14 die Längen der Lötkehlen, die auf den Rändern benachbart den seitlichen Enden E1 bis E4 des ersten Leitungsrahmen 101 gebildet sind, kürzer gebildet als die Längen der Lötkehlen, die auf den Rändern benachbart den anderen Halbleiterchips 11 bis 14 gebildet sind.
  • Gemäß der zweiten Ausführungsform wird ein nachstehender Effekt bewirkt. (1) Die Halbleiterchips 11 bis 14 wurden mit der ersten Lötstelle 50 an den ersten Leitungsrahmen 101 gelötet. In den Halbleiterchips 11 bis 14 wurden die Längen der Lötkehlen, die auf den Rändern benachbart den anderen Halbleiterchips 11 bis 14 gebildet sind, länger gebildet als die Längen der Lötkehlen, die auf den Rändern benachbart den seitlichen Enden des ersten Leitungsrahmens 101 gebildet sind.
  • Infolgedessen kann Überlauf von Lot von den Bildungsgebieten der Lötkehlen, die auf den Rändern der Halbleiterchips 11 bis 14 benachbart den seitlichen Enden des ersten Leitungsrahmen 101 gebildet sind, zu den seitlichen Enden des ersten Leitungsrahmen 101 unterdrückt werden.
  • Dritte Ausführungsform
  • 8 ist eine Querschnittsansicht einer dritten Ausführungsform der vorliegenden Erfindung, die die Montagestruktur von Halbleiterchips zeigt, die auf einem Leistungsmodul bereitgestellt sind. 8 ist ein Diagramm eines Gebiets, das 4 der ersten Ausführungsform des Leistungsmoduls entspricht.
  • Ein Leistungsmodul 100 gemäß der dritten Ausführungsform unterscheidet sich von der ersten Ausführungsform darin, dass eine Aussparung 102b auf einer inneren Oberfläche 102a eines zweiten Leitungsrahmens 102 gegenüber einem ersten Leitungsrahmen 101 gebildet ist. Die anderen Konfigurationen des Leistungsmoduls 100 gemäß der dritten Ausführungsform sind ähnlich denen der ersten Ausführungsform.
  • Wie in der ersten Ausführungsform beschrieben sind die Lötkehlen 51c und 51d auf den Rändern benachbart den seitlichen Enden E1 und E2 des ersten Leitungsrahmens 101 gebildet. Die Längen der Lötkehlen 51c und 51d sind länger gebildet als die Längen der Lötkehlen 51a und 52a, die auf den Rändern benachbart den anderen Halbleiterchips 11 und 12 gebildet sind. Somit läuft das Lot leicht von den Bildungsgebieten der Lötkehlen 51c und 51d über.
  • In der dritten Ausführungsform ist die Aussparung 102b auf der inneren Oberfläche 102a des zweiten Leitungsrahmens 102 an einem Abschnitt gebildet, wo die Lötkehlen 51c und 52c einander gegenüber liegen. In 8 sind die seitlichen Enden E1 und E3 des zweiten Leitungsrahmens 102 beschrieben. Die Aussparung 102b ist jedoch auf ähnliche Weise auf den seitlichen Enden E2 und E4 gebildet. Wie vorstehend beschrieben läuft Lot leicht über, wenn die Länge des Lötkehlenbildungsgebiets lang ist. Somit läuft Lot von den Bildungsgebieten der Lötkehlen 51c, 52c, 51d und 52d, die eine lange Länge des Lötkehlenbildungsgebiets aufweisen, über und kontaktiert den zweiten Leitungsrahmen 102, was manchmal einen Kurzschluss zwischen dem ersten und dem zweiten Leitungsrahmen 101 und 102 verursacht. In der dritten Ausführungsform ist die Aussparung 102b auf dem zweiten Leitungsrahmen 102 entsprechend Abschnitten, wo Lot leicht überläuft, gebildet. Infolgedessen kann ein Kurzschluss zwischen dem ersten und dem zweitem Leitungsrahmen 101 und 102 verhindert werden.
  • Die anderen Strukturen der dritten Ausführungsform sind gleich den Strukturen der ersten Ausführungsform. Somit werden Effekte gleich dem Effekt (1) der ersten Ausführungsform bewirkt.
  • Wie vorstehend beschrieben ist in der dritten Ausführungsform in den Lötkehlen, die auf den Rändern der Halbleiterchips 11 bis 14 gebildet sind, die Aussparung 102b auf dem zweiten Leitungsrahmen 102 an Abschnitten gegenüber den Lötkehlen gebildet, die auf den Rändern benachbart dem ersten Leitungsrahmen 101 gebildet sind, d. h. langen Lötkehlen. Infolgedessen kann selbst in dem Fall, wenn Lot von den Bildungsgebieten der langen Lötkehlen überläuft, ein Kurzschluss zwischen dem ersten und dem zweiten Leitungsrahmen 101 und 102 verhindert werden.
  • Vierte Ausführungsform
  • 9 ist eine Querschnittsansicht einer vierten Ausführungsform der vorliegenden Erfindung, die die Montagestruktur von Halbleiterchips zeigt, die auf einem Leistungsmodul bereitgestellt sind. 9 ist ein Diagramm eines Gebiets, das 7 der zweiten Ausführungsform des Leistungsmoduls entspricht.
  • Ein Leistungsmodul 100 gemäß der vierten Ausführungsform unterscheidet sich von der zweiten Ausführungsform darin, dass eine Aussparung 102c auf einer inneren Oberfläche 102a eines zweiten Leitungsrahmens 102 gegenüber einem ersten Leitungsrahmen 101 gebildet ist. Die anderen Konfigurationen des Leistungsmoduls 100 gemäß der vierten Ausführungsform sind ähnlich denen der zweiten Ausführungsform.
  • Wie in der zweiten Ausführungsform beschrieben sind die Lötkehlen 51a und 52a auf den Rändern der Halbleiterchips 11 und 12 benachbart den Rändern der anderen Halbleiterchips 11 und 12 gebildet. Die Längen der Lötkehlen 51a und 52a sind länger gebildet als die Längen der Lötkehlen 51c und 51d des Halbleiterchips 11, die auf den Rändern benachbart den seitlichen Enden E1 und E2 des ersten Leitungsrahmens 101 gebildet sind. Somit läuft das Lot leicht von den Bildungsgebieten der Lötkehlen 51a und 52a über.
  • In der vierten Ausführungsform ist die Aussparung 102c auf der inneren Oberfläche 102a des zweiten Leitungsrahmens 102 an Abschnitten gegenüber den Lötkehlen 51a und 52a gebildet. In 9 sind die Lötkehlen 51a und 52a zwischen den Halbleiterchips 11 und 12 beschrieben. Die Aussparung 102c ist auf den Abschnitten gegenüber den Lötkehlen zwischen den Halbleiterchips 11 und 13, den Lötkehlen zwischen den Halbleiterchips 12 und 14 und den Lötkehlen zwischen den Halbleiterchips 13 und 14 gebildet. Infolgedessen kann ein Kurzschluss zwischen dem ersten und dem zweiten Leitungsrahmen 101 und 102 verhindert werden, der von Überlauf von Lot von den Bildungsgebieten der Lötkehlen 51a und 52a herrührt, der verursacht, dass das Lot den zweiten Leitungsrahmen 102 kontaktiert.
  • Die anderen Strukturen der vierten Ausführungsform sind gleich den Strukturen der zweiten Ausführungsform. Somit wird ein Effekt gleich dem Effekt (1) der zweiten Ausführungsform bewirkt.
  • Wie vorstehend beschrieben ist in der vierten Ausführungsform in den Lötkehlen, die auf den Rändern der Halbleiterchips 11 bis 14 gebildet sein, die Aussparung 102c auf dem zweiten Leitungsrahmen 102 gegenüber den Lötkehlen gebildet, die auf dem Rand benachbart dem Rand der anderen Halbleiterchips 11 bis 14 gebildet sind, d. h. langen Lötkehlen. Infolgedessen kann selbst in dem Fall, wenn eine lange Lötkehle überläuft, ein Kurzschluss zwischen dem ersten und dem zweiten Leitungsrahmen 101 und 102 verhindert werden.
  • Fünfte Ausführungsform
  • 10 ist eine schematische Draufsicht einer fünften Ausführungsform der vorliegenden Erfindung, die die Montagestruktur von Halbleiterchips zeigt, die auf einem Leistungsmodul bereitgestellt sind.
  • Ein Leistungsmodul 100 gemäß der fünften Ausführungsform enthält drei linear gruppierte Halbleiterchips 21 bis 23. Erste Lötstellen 50, die die Halbleiterchips 21 bis 23 befestigen, sind in einer ebenen Ansicht, in der die Länge der Gruppierungsrichtung, d. h. die Länge der lateralen Richtung, länger ist als die Länge in einer Richtung orthogonal zu der Gruppierungsrichtung, d. h. die Länge in der vertikalen Richtung, von rechteckiger Form. Die Halbleiterchips 21 bis 23 sind in einer ebenen Ansicht quadratisch. Die Halbleiterchips 21 bis 23 sind fast in dem Mittelteil der ersten Lötstelle 50 in der lateralen Richtung und in der vertikalen Richtung angeordnet.
  • Die Abstände a bis d in 10 sind wie nachstehend definiert.
  • Ein Abstand von dem Rand des Halbleiterchips 21 benachbart dem Halbleiterchip 22 zu dem Rand des Halbleiterchips 22 benachbart dem Halbleiterchip 21 ist als a definiert;
    ein Abstand von dem Rand des Halbleiterchips 21 benachbart dem Leiter des Chips 23 zu dem Rand des Halbleiterchips 23 benachbart dem Halbleiterchip 21 ist als b definiert;
    ein Abstand von dem Rand des Halbleiterchips 21 benachbart einem unteren seitlichen Ende E4 eines ersten Leitungsrahmens 101 zu dem unteren seitlichen Ende E4 des ersten Leitungsrahmens 101 ist als c definiert; und
    ein Abstand von dem Rand des Halbleiterchips 21 benachbart einem oberen seitlichen Ende E2 eines ersten Leitungsrahmens 101 zu dem oberen seitlichen Ende E2 des ersten Leitungsrahmens 101 ist als d definiert.
  • In der fünften Ausführungsform sind die Abstände a/2 und b/2 kürzer als die Abstände c und d.
  • Die Längen der Lötkehlen 51a und 52a der Halbleiterchips 21 und 22, die auf den Rändern benachbart den anderen Halbleiterchips 21 und 22 gebildet sind, sind kürzer gebildet als die Längen der Lötkehlen 51c und 51d, die auf den Rändern des Halbleiterchips 21 benachbart den seitlichen Enden E2 und E4 des ersten Leitungsrahmens 101 gebildet sind. Mit anderen Worten sind die Längen der Lötkehlen 51c und 51d, die auf dem Halbleiterchip 21 gebildet sind, länger gebildet als die Längen der Lötkehlen 51a und 52a, die auf den Halbleiterchips 21 und 22 gebildet sind. Somit kann ein Kurzschluss zwischen den Halbleiterchips 21 und 22 aufgrund des Überlaufs von Lot von den Bildungsgebieten der Lötkehlen 51a und 52a unterdrückt werden.
  • Ähnlich sind Längen der Lötkehlen 51b und 53b der Halbleiterchips 21 und 23, die auf den Rändern benachbart den anderen Halbleiterchips 21 und 23 gebildet sind, kürzer gebildet als die Längen der Lötkehlen 51c und 51d, die auf den Rändern des Halbleiterchips 21 benachbart den seitlichen Enden E2 und E4 des ersten Leitungsrahmens 101 gebildet sind. Mit anderen Worten sind die Längen der Lötkehlen 51c und 51d, die auf dem Halbleiterchip 21 gebildet sind, länger gebildet als die Längen der Lötkehlen 51b und 53b, die auf den Halbleiterchips 21 und 23 gebildet sind. Somit kann ein Kurzschluss zwischen den Halbleiterchips 21 und 23 aufgrund des Überlaufs von Lot von den Bildungsgebieten der Lötkehlen 51b und 53b unterdrückt werden.
  • Im Vergleich des Abstands a mit dem Abstand b ist die Länge der Lötkehle, die auf dem Rand an einem kürzer Abstand gebildet ist, verkürzt. Beispielsweise in dem Fall, wenn der Abstand a kürzer ist als der Abstand b, ist die Länge der Lötkehle 51a kürzer hergestellt als die Länge der Lötkehle 51b.
  • Im Vergleich des Abstands c mit dem Abstand d kann die Länge der Lötkehle, die auf dem Rand an einem kürzer Abstand gebildet ist, kürzer hergestellt sein. Beispielsweise kann in dem Fall, wenn der Abstand c kürzer ist als der Abstand d, die Länge der Lötkehle 51c kürzer hergestellt sein als die Länge der Lötkehle 51d.
  • In der fünften Ausführungsform wurden die Längen der Lötkehlen 51c und 51d, die auf den Rändern des Halbleiterchips 21 benachbart den seitlichen Enden E2 und E4 des ersten Leitungsrahmens 101 gebildet sind, länger gebildet als die Längen der Lötkehlen 51a und 51b, die auf den Rändern des Halbleiterchips 21 benachbart den Halbleiterchips 22 und 23 gebildet sind.
  • Somit kann, ähnlich dem Effekt (1) der ersten Ausführungsform, Überlauf von Lot von den Bildungsgebieten der Lötkehlen 51a und 51b, die auf den Rändern des Halbleiterchips 21 benachbart den Halbleiterchips 22 und 23 gebildet sind, unterdrückt werden, und ein Kurzschluss zwischen den Halbleiterchips 21 und 23 kann verhindert werden.
  • Es wird darauf hingewiesen, dass ähnlich zu der dritten Ausführungsform (siehe 8) in der fünften Ausführungsform eine Aussparung 102b auf einer inneren Oberfläche 102a eines zweiten Leitungsrahmens 102 gebildet sein kann. Mit anderen Worten kann die Aussparung 102b auf der inneren Oberfläche 102a des zweiten Leitungsrahmens 102 an Abschnitten gebildet sein, die den Lötkehlen 51dc und 51d, die auf dem Rand der Halbleiterchips 21 bis 23 benachbart den seitlichen Enden E2 und E4 des ersten Leitungsrahmens 101 gebildet sind, entsprechen.
  • Beispielhafte Modifikation der fünften Ausführungsform
  • 11 ist ein Diagramm einer beispielhaften Modifikation der in 10 dargestellten fünften Ausführungsform.
  • In der in 11 dargestellten beispielhaften Modifikation sind die Halbleiterchips 21 bis 23 in zwei Reihen gruppiert.
  • Die Beziehung zwischen den Längen der Lötkehlen 51a bis 51d, die auf den Rändern der Halbleiterchips 21 gebildet sind, die in zwei Reihen angeordnet sind, ist die gleiche wie die in 10 beschriebene Beziehung. Somit bewirkt die beispielhafte Modifikation der fünften Ausführungsform den Effekt ähnlich dem Effekt der fünften Ausführungsform.
  • Die Halbleiterchips 21 bis 23 können auch in drei oder mehr Reihen gebildet sein. Die Anzahl der Halbleiterchips 21 bis 23, die in jeder Reihe angeordnet sind, kann vier oder mehr sein.
  • Sechste Ausführungsform
  • 12 ist eine schematische Draufsicht einer sechsten Ausführungsform der vorliegenden Erfindung, die die Montagestruktur von Halbleiterchips zeigt, die auf einem Leistungsmodul bereitgestellt sind.
  • Ähnlich der fünften Ausführungsform enthält ein Leistungsmodul 100 gemäß der sechsten Ausführungsform drei Halbleiterchips 21 bis 23, die linear gruppiert sind. Die Halbleiterchips 21 bis 23 sind jedoch an Positionen außerhalb des Mittelteils einer ersten Lötstelle 50 angeordnet
  • Wenn die Definitionen der Abstände a bis d in 12 gleich wie die der fünften Ausführungsform sind, sind in der sechsten Ausführungsform ein Abstand b/2 und der Abstand c kürzer als die Abstände a und d. Der Abstand b/2 ist fast gleich dem Abstand c. Der Abstand a ist fast gleich dem Abstand d.
  • Die Längen der Lötkehlen 51b und 53b der Halbleiterchips 21 und 23, die auf den Rändern benachbart den anderen Halbleiterchips 21 und 23 gebildet sind, sind fast gleich der Länge einer Lötkehle 51c, die auf dem Rand des Halbleiterchips 21 benachbart einem seitlichen Ende E4 eines ersten Leitungsrahmens 101 gebildet ist. Die Länge einer Lötkehle 51a, die auf dem Rand des Halbleiterchips 21 benachbart dem Halbleiterchip 22 gebildet ist, ist fast gleich der Länge einer Lötkehle 51d, die auf dem Rand des Halbleiterchips 21 benachbart einem seitlichen Ende E2 des ersten Leitungsrahmens 101 gebildet ist. Die Längen der Lötkehlen 51b und 53b, die auf den Halbleiterchips 21 und 23 gebildet sind, und die Länge der Lötkehle 51c, die auf dem Halbleiterchip 21 gebildet ist, sind kürzer gebildet als die Längen der Lötkehlen 51a und 51d, die auf dem Halbleiterchip 21 gebildet sind.
  • Mit anderen Worten sind die Längen der Lötkehlen 51a und 51d, die auf dem Halbleiterchip 21 gebildet sind, länger gebildet als die Längen der Lötkehlen 51b und 53b, die auf den Halbleiterchips 21 und 23 gebildet sind, und die Länge der Lötkehle 51c, die auf dem Halbleiterchip 21 gebildet ist. Es wird darauf hingewiesen, dass die Länge der Lötkehle 52a, die auf dem Rand des Halbleiterchips 22 benachbart dem Halbleiterchip 21 gebildet ist, fast gleich den Längen der Lötkehlen 51b und 53b ist.
  • In der sechsten Ausführungsform sind die Längen der Lötkehlen 51a und 51d, die auf dem Halbleiterchip 21 gebildet sind, länger gebildet als die Längen der Lötkehlen 51b und 53b, die zwischen dem Halbleiterchip 21 und dem Halbleiterchip 23 gebildet sind. Somit kann ein Kurzschluss zwischen den Halbleiterchips 21 und 23, der durch die Lötkehlen 51b und 53b verursacht wird, verhindert werden. Die Längen der Lötkehlen 51a und 51d, die auf dem Halbleiterchip 21 gebildet sind, sind länger gebildet als die Länge der Lötkehle 51c, die auf dem Halbleiterchip 21 gebildet ist. Infolgedessen kann Überlauf von Lot von dem Bildungsgebiet der Lötkehle 51c, die auf dem Halbleiterchip 21 gebildet ist, zu dem seitlichen Ende E4 des ersten Leitungsrahmens 101 unterdrückt werden.
  • Es wird darauf hingewiesen, dass, wie in der dritten und vierten Ausführungsform (siehe 8 und 9) beschrieben, in der sechsten Ausführungsform eine Aussparung 102b oder 102c auf einer inneren Oberfläche 102a eines zweiten Leitungsrahmens 102 gebildet sein kann. Mit anderen Worten kann die Aussparung 102c oder 102b auf der inneren Oberfläche 102a des zweiten Leitungsrahmens 102 an Abschnitten gebildet sein, die der Lötkehle 51a, die auf dem Rand des Halbleiterchips 21 benachbart dem Halbleiterchip 22 gebildet ist, und der Lötkehle 51d, die auf den Rändern des Halbleiterchips 21 benachbart den seitlichen Enden E2 und E4 des ersten Leitungsrahmens 101 gebildet sind, entsprechen. Die Aussparung 102b kann auf der inneren Oberfläche 102a des zweiten Leitungsrahmens 102 an Abschnitten gebildet sein, die den Rändern der Halbleiterchips 22 und 23 benachbart den seitlichen Enden E1 und E2 oder E2 und E3 des ersten Leitungsrahmens gebildet sind.
  • Erste beispielhafte Modifikation der sechsten Ausführungsform
  • 13 ist ein Diagramm einer ersten beispielhaften Modifikation der in 12 dargestellten sechsten Ausführungsform.
  • In 13 sind die in 12 dargestellten Halbleiterchips 21 bis 23 in zwei Reihen gruppiert. In der ersten beispielhaften Modifikation der sechsten Ausführungsform, die in 13 dargestellt ist, ist die Beziehung zwischen den Abständen a bis d zwischen den einander benachbarten Halbleiterchips 21 bis 23 oder die Beziehung zwischen den Abständen a bis d zwischen den Halbleiterchips 21 bis 23 und den seitlichen Enden E1 bis E4 des ersten Leitungsrahmens 101 sowohl in der ersten als auch der zweiten Reihe dieselbe wie in der in 12 dargestellten sechsten Ausführungsform. Die Beziehung zwischen den Längen der Lötkehlen (51a bis 51d, 52a, 53b und dergleichen), die auf vier Rändern jedes der Halbleiterchips 21 bis 23 gebildet sind, ist ebenfalls sowohl in der ersten als auch in der zweiten Reihe dieselbe wie in der in 12 dargestellten sechsten Ausführungsform. Somit bewirkt die erste beispielhafte Modifikation auch den Effekt ähnlich dem Effekt der in 12 dargestellten sechsten Ausführungsform.
  • Es wird darauf hingewiesen, dass die Halbleiterchips 21 bis 23 auch in drei oder mehr Reihen gebildet sein können. Die Anzahl der Halbleiterchips 21 bis 23, die in jeder Reihe angeordnet sind, kann vier oder mehr sein.
  • Zweite beispielhafte Modifikation der sechsten Ausführungsform
  • 14 ist ein Diagramm einer zweiten beispielhaften Modifikation der in 12 dargestellten sechsten Ausführungsform.
  • Außerdem sind in 14 die in 12 dargestellten Halbleiterchips 21 bis 23 in zwei Reihen gruppiert. Anders als in der ersten beispielhaften Modifikation, die in 13 dargestellt ist, sind jedoch die Halbleiterchips 21 bis 23 in der zweiten Reihe in Bezug auf die Halbleiterchips 21 bis 23 in der ersten Reihe auf dem Kopf stehend angeordnet.
  • In der zweiten beispielhaften Modifikation der sechsten Ausführungsform, die in 14 dargestellt ist, ist die Beziehung zwischen den Abständen a bis d zwischen den einander benachbarten Halbleiterchips 21 bis 23 oder die Beziehung zwischen den Abständen a bis d zwischen den Halbleiterchips 21 bis 23 und den seitlichen Enden E1 bis E4 des ersten Leitungsrahmens 101 sowohl in der ersten als auch der zweiten Reihe dieselbe wie in der in 12 dargestellten sechsten Ausführungsform. Die Beziehung zwischen den Längen der Lötkehlen (51a bis 51d, 52a, 53b und dergleichen), die auf vier Rändern jedes der Halbleiterchips 21 bis 23 gebildet sind, ist ebenfalls sowohl in der ersten als auch in der zweiten Reihe dieselbe wie in der in 12 dargestellten sechsten Ausführungsform. Infolgedessen bewirkt die zweite beispielhafte Modifikation auch den Effekt ähnlich dem Effekt der in 12 dargestellten sechsten Ausführungsform.
  • Es wird darauf hingewiesen, dass in 14 eine Konfiguration möglich sein kann, in der die Halbleiterchips 21 bis 23 in drei oder mehr Reihen durch alternierendes Hinzufügen der Anordnung des Halbleiterchips 21 bis 23 in der ersten und der zweite Reihe bereitgestellt sind. Die Anzahl der Halbleiterchips 21 bis 23, die in jeder Reihe angeordnet sind, kann vier oder mehr sein.
  • Siebte Ausführungsform
  • 15 ist eine schematische Draufsicht einer siebten Ausführungsform der vorliegenden Erfindung, die die Montagestruktur von Halbleiterchips zeigt, die auf einem Leistungsmodul bereitgestellt sind.
  • Ähnlich der fünften Ausführungsform enthält ein Leistungsmodul 100 gemäß der siebten Ausführungsform drei Halbleiterchips 21 bis 23, die linear gruppiert sind. Die Halbleiterchips 21 bis 23 sind fast in dem Mittelteil der ersten Lötstelle 50 in der lateralen Richtung und in der vertikalen Richtung angeordnet. Die ersten Lötstellen 50, die die Halbleiterchips 21 bis 23 löten, sind jedoch in einer rechteckigen Form, wobei die Länge in der lateralen Richtung länger ist als die Länge in der vertikalen Richtung.
  • Mit anderen Worten wenn die Abstände a bis d ähnlich der fünften Ausführungsform definiert sind, weist die siebte Ausführungsform die nachstehenden Konfigurationen auf.
  • Der Abstand von dem Rand des Halbleiterchips 21 benachbart dem Halbleiterchip 22 zu dem Rand des Halbleiterchips 22 benachbart dem Halbleiterchip 21 ist fast gleich dem Abstand b von dem Rand des Halbleiterchips 21 benachbart dem Halbleiterchip 23 zu dem Rand des Halbleiterchips 23 benachbart dem Halbleiterchip 21. Der Abstand d von dem Rand des Halbleiterchips 21 benachbart einem seitlichen Ende E2 des ersten Leitungsrahmens 101 zu dem seitlichen Ende E2 des ersten Leitungsrahmens 101 ist fast gleich dem Abstand c von dem Rand des Halbleiterchips 21 benachbart einem seitlichen Ende E4 des ersten Leitungsrahmens 101 zu dem seitlichen Ende E4 des ersten Leitungsrahmens 101. die Abstände c und d sind kürzer gebildet als die Abstände a/2 und b/2.
  • Die Längen der Lötkehlen 51a und 52a der Halbleiterchips 21 und 22, die auf den Rändern benachbart den anderen Halbleiterchips 21 und 22 gebildet sind, sind fast gleich den Längen der Lötkehlen 51b und 53b der Halbleiterchips 21 und 22, die auf den Rändern benachbart den anderen Halbleiterchips 21 und 23 gebildet sind. Die Längen der Lötkehlen 51c und 51d, die auf den Rändern des Halbleiterchips 21 benachbart den seitlichen Enden E4 und E2 des ersten Leitungsrahmens 101 gebildet sind, sind fast einander gleich gebildet. Die Lötkehlen 51a, 51b, 52a und 53b sind länger gebildet als die Lötkehlen 51c und 51d.
  • Somit läuft in der siebten Ausführungsform das Lot der Lötkehlen 51a, 51b, 52a und 53b leichter von den Lötkehlenbildungsgebieten über als das Lot der Lötkehlen 51c und 51d. Infolgedessen ist der Überlauf von Lot von den Bildungsgebieten der Lötkehlen 51c und 51d zu den zwei seitlichen Enden E2 und E4 des ersten Leitungsrahmens 101 unterdrückt.
  • Es wird darauf hingewiesen, dass ähnlich zu der vierten Ausführungsform (siehe 9) in der siebten Ausführungsform eine Aussparung 102c auf einer inneren Oberfläche 102a eines zweiten Leitungsrahmens 102 gebildet sein kann. Mit anderen Worten kann die Aussparung 102c auf der inneren Oberfläche 102a des zweiten Leitungsrahmens 102 an Abschnitten gebildet sein, die den Lötkehlen 51a, 51b, 52a und 53b der Halbleiterchips 21 bis 23, die auf den Rändern benachbart den anderen Halbleiterchips 21 bis 23 gebildet sind, entsprechen.
  • Beispielhafte Modifikation der siebten Ausführungsform
  • 16 ist ein Diagramm einer beispielhaften Modifikation der in 15 dargestellten siebten Ausführungsform.
  • In der in 16 dargestellten beispielhaften Modifikation sind die Halbleiterchips 21 bis 23 in zwei Reihen gruppiert.
  • Die Beziehung zwischen den Längen der Lötkehlen 51a bis 51d, die auf den Rändern des Halbleiterchips 21 gebildet sind, die in zwei Reihen angeordnet sind, ist die gleiche wie die in 15 beschriebene Beziehung. Somit bewirkt die beispielhafte Modifikation der siebten Ausführungsform den Effekt ähnlich dem Effekt der siebten Ausführungsform.
  • Die Halbleiterchips 21 bis 23 können auch in drei oder mehr Reihen gebildet sein.
  • Die Anzahl der Halbleiterchips 21 bis 23, die in jeder Reihe angeordnet sind, kann vier oder mehr sein.
  • Bestätigung der Effekte
  • Im Folgenden sind spezifische Beispiele der Effekte der vorliegenden Erfindung unter Verwendung von Beispielen gezeigt.
  • Beispiel 1
  • 17 ist ein Diagramm eines ersten Effekts der vorliegenden Erfindung, das die Häufigkeit des Auftretens von Kurzschlüssen zwischen Halbleiterchips gemäß Beispiel 1 der vorliegenden Erfindung zeigt.
  • Beispiel 1 weist eine Lötstruktur eines ersten Leitungsrahmens 101, eines zweiten Leitungsrahmens 102 und der Halbleiterchips 11 bis 14 auf, die in den 3 und 4 als die erste Ausführungsform gezeigt ist. Im Einzelnen wurden der erste und der zweite Leitungsrahmen 101 und 102 aus Kupferplatten gebildet. Vier Vorsprünge 103 wurden auf dem zweiten Leitungsrahmen 102 gebildet, und die vier Halbleiterchips 11 bis 14 waren entsprechend den Vorsprüngen 103 montiert. Die Halbleiterchips 11 bis 14 weisen eine rechteckige Parallelepipedform einer Größe von 10 mm im Quadrat auf. Die Abstände (a, b und dergleichen) zwischen den einander benachbarten Halbleiterchips 11 bis 14 waren auf 1,0 mm eingestellt. Die Abstände (c, d und dergleichen) von den Halbleiterchips 11 bis 14 zu den seitlichen Enden E1 bis E4 des ersten Leitungsrahmens 101 waren auf 2,0 mm eingestellt.
  • Die Längen der Lötkehlen (51a, 51b, 52a, 53b und dergleichen) der Halbleiterchips 11 bis 14, die auf den Rändern benachbart den anderen Halbleiterchips 11 bis 14 gebildet sind, waren auf 0,3 mm eingestellt. Die Längen der Lötkehlen (51c, 51d und dergleichen), die auf den Rändern der Halbleiterchips 11 bis 14 benachbart den seitlichen Enden E1 bis E4 des ersten Leitungsrahmens 101 gebildet sind, waren auf 1,0 mm eingestellt. Als Lot 50 wurde eine Folie aus Sn3Ag0,5Cu-Lot verwendet. Eine Vakuumaufschmelzvorrichtung wurde zum Aufschmelzen verwendet und unter Verwendung eines Temperaturprofils mit einer Spitze bei einer Temperatur von 250°C verbunden.
  • Als vergleichendes Beispiel 1 wurde eine Lötstruktur, die nachstehend gezeigt ist, aus einem ersten Leitungsrahmen 101, einem zweiten Leitungsrahmen 102 und Halbleiterchips 11 bis 14 vorbereitet.
  • Die Längen der Lötkehlen (51a, 51b, 52a, 53b und dergleichen) der Halbleiterchips 11 bis 14, die auf den Rändern benachbart den anderen Halbleiterchips 11 bis 14 gebildet sind, waren auf 0,3 mm eingestellt. Die Längen der Lötkehlen (51c, 51d und dergleichen), die auf den Rändern der Halbleiterchips 11 bis 14 benachbart den seitlichen Enden E1 bis E4 des ersten Leitungsrahmens 101 gebildet sind, waren auf 0,3 mm eingestellt. Mit anderen Worten wurden alle Längen der Lötkehlen, die auf vier Rändern jedes der Halbleiterchips 11 bis 14 gebildet sind, alle auf 0,3 mm eingestellt.
  • Die anderen Konfigurationen außer den vorstehenden Konfigurationen sind alle ähnlich den Konfigurationen von Beispiel 1.
  • Beispiel 1 und das vergleichende Beispiel 1 wurden jeweils für 20 Vorrichtungen vorbereitet. Auf dem Beispiel 1 und dem vergleichenden Beispiel 1 wurde die Anzahl des Auftretens von Kurzschlüssen zwischen den Halbleiterchips 11 bis 14 und die Anzahl des Auftretens von Überlauf von Lot von den Lötkehlenbildungsgebieten zu den seitlichen Enden des ersten Leitungsrahmens 101 in den Halbleiterchips 11 bis 14 überprüft. Das Ergebnis ist in 17 gezeigt.
  • In dem vergleichenden Beispiel 1, d. h. in der Montagestruktur, in der die Längen der Lötkehlen, die auf vier Rändern jedes der Halbleiterchips 11 bis 14 gebildet sind, alle in 0,3 mm gebildet waren, trat in sieben aus 20 Vorrichtungen ein Kurzschluss zwischen den Halbleiterchips 11 bis 14 auf.
  • Andererseits trat in dem Beispiel 1, d. h. in der Montagestruktur, in der die Längen der Lötkehlen (51a, 51b, 52a, 53b und dergleichen) der Halbleiterchips 11 bis 14, die auf den Rändern benachbart den anderen Halbleiterchips 11 bis 14 gebildet sind, auf 0,3 mm eingestellt waren und die Längen der Lötkehlen (51c, 51d und dergleichen), die auf den Rändern der Halbleiterchips 11 bis 14 benachbart den seitlichen Enden des ersten Leitungsrahmens 101 gebildet sind, auf 1,0 mm eingestellt waren, in null aus 20 Vorrichtungen kein Kurzschluss zwischen den Halbleiterchips 11 bis 14 auf.
  • Es wird darauf hingewiesen, dass sowohl in Beispiel 1 als auch in dem vergleichenden Beispiel 1 die Anzahl des Auftretens von Überlauf von Lot von den Lötkehlen die auf den Halbleiterchips 11 bis 14 zu den seitlichen Enden E1 bis E4 des ersten Leitungsrahmens 101, null aus 20 Vorrichtungen war.
  • Aus der vorstehenden Beschreibung wurde gemäß dem Beispiel 1 der vorliegenden Erfindung bestätigt, dass Überlauf von Lot von den Bildungsgebieten der Lötkehlen der Halbleiterchips 11 bis 14, die auf den Rändern benachbart den anderen Halbleiterchips 11 bis 14 gebildet waren, unterdrückt wurde und ein Kurzschluss zwischen den Halbleiterchips 11 bis 14 verhindert werden konnte.
  • Beispiel 2
  • 18 ist ein Diagramm eines zweiten Effekts der vorliegenden Erfindung, das die Häufigkeit des Auftretens von Kurzschlüssen zwischen Halbleiterchips gemäß Beispiel 2 der vorliegenden Erfindung zeigt.
  • Beispiel 2 weist eine Lötstruktur des ersten und des zweiten Leitungsrahmen 101 und 102 und der Halbleiterchips 11 bis 14 der zweiten Ausführungsform, die in den 6 und 7 dargestellt ist, auf. Im Einzelnen wurden der erste und der zweite Leitungsrahmen 101 und 102 aus Kupferplatten gebildet. Vier Vorsprünge 103 wurden auf dem zweiten Leitungsrahmen 102 gebildet, und die vier Halbleiterchips 11 bis 14 waren entsprechend den Vorsprüngen 103 montiert. Die Halbleiterchips 11 bis 14 weisen eine rechteckige Parallelepipedform einer Größe von 10 mm im Quadrat auf. Die Abstände (a, b und dergleichen) zwischen den einander benachbarten Halbleiterchips 11 bis 14 waren auf 3,0 mm eingestellt. Die Abstände (c, d und dergleichen) von den Halbleiterchips 11 bis 14 zu den seitlichen Enden E1 bis E4 des ersten Leitungsrahmens 101 waren auf 1,0 mm eingestellt.
  • Die Längen der Lötkehlen (51a, 51b, 52a, 53b und dergleichen) der Halbleiterchips 11 bis 14, die auf den Rändern benachbart den anderen Halbleiterchips 11 bis 14 gebildet sind, waren auf 1,0 mm eingestellt. Die Längen der Lötkehlen (51c, 51d und dergleichen), die auf den Rändern der Halbleiterchips 11 bis 14 benachbart den seitlichen Enden E1 bis E4 des ersten Leitungsrahmens 101 gebildet sind, waren auf 0,3 mm eingestellt. Als Lot 50 wurde eine Folie aus Sn3Ag0,5Cu-Lot verwendet. Eine Vakuumaufschmelzvorrichtung wurde zum Aufschmelzen verwendet und unter Verwendung eines Temperaturprofils mit einer Spitze bei einer Temperatur von 250°C verbunden.
  • Als vergleichendes Beispiel 2 wurde eine Lotstruktur, die nachstehend gezeigt ist, aus einem ersten Leitungsrahmen 101, einem zweiten Leitungsrahmen 102 und Halbleiterchips 11 bis 14 vorbereitet.
  • Die Längen der Lötkehlen (51a, 51b, 52a, 53b und dergleichen) der Halbleiterchips 11 bis 14, die auf den Rändern benachbart den anderen Halbleiterchips 11 bis 14 gebildet sind, waren auf 0,3 mm eingestellt. Die Längen der Lötkehlen (51c, 51db und dergleichen), die auf den Rändern der Halbleiterchips 11 bis 14 benachbart den seitlichen Enden E1 bis E4 des ersten Leitungsrahmens 101 gebildet sind, waren auf 0,3 mm eingestellt. Mit anderen Worten wurden alle Längen der Lötkehlen, die auf vier Rändern jedes der Halbleiterchips 11 bis 14 gebildet sind, alle auf 0,3 mm eingestellt.
  • Die anderen Konfigurationen außer den vorstehenden Konfigurationen sind alle ähnlich den Konfigurationen von Beispiel 2.
  • Das Beispiel 2 und das vergleichende Beispiel 2 wurden jeweils für 20 Vorrichtungen vorbereitet. Auf dem Beispiel 2 und dem vergleichenden Beispiel 2 wurde die Anzahl des Auftretens von Kurzschlüssen zwischen den Halbleiterchips 11 bis 14 und die Anzahl des Auftretens von Überlauf von Lot von den Lötkehlenbildungsgebieten zu den seitlichen Enden des ersten Leitungsrahmens 101 in den Halbleiterchips 11 bis 14 überprüft. Das Ergebnis ist in 18 gezeigt.
  • In dem vergleichenden Beispiel 2, d. h. in der Montagestruktur, in der die Längen der Lötkehlen, die auf vier Rändern jedes der Halbleiterchips 11 bis 14 gebildet sind, auf 0,3 mm eingestellt waren, lief Lot von den Bildungsgebieten der Lötkehlen, die auf den Halbleiterchips 11 bis 14 gebildet sind, zu den seitlichen Enden E1 bis E4 des ersten Leitungsrahmen 101 in 11 aus 20 Vorrichtungen über.
  • Andererseits lief in Beispiel 2, d. h. in der Montagestruktur, in der die Längen der Lötkehlen der Halbleiterchips 11 bis 14, die auf den Rändern benachbart den anderen Halbleiterchips 11 bis 14 gebildet waren, auf 1,0 mm eingestellt waren und die Längen der Lötkehlen, die auf den Rändern der Halbleiterchips 11 bis 14 benachbart den seitlichen Enden E1 bis E4 des ersten Leitungsrahmens 101 gebildet waren, auf 0,3 mm eingestellt waren, von den Bildungsgebieten der Lötkehlen, die auf den Halbleiterchips 11 bis 14 gebildet waren, zu den seitlichen Enden E1 bis E4 des ersten Leitungsrahmens 101 in null aus 20 Vorrichtungen kein Lot über.
  • Es wird darauf hingewiesen, dass sowohl in Beispiel 2 als auch im vergleichenden Beispiel 2 die Anzahl des Auftretens von Fehlers, die Kurzschlüsse zwischen den Halbleiterchips 11 bis 14 sind, null war.
  • Aus der vorstehenden Beschreibung kann gemäß Beispiel 2 der vorliegenden Erfindung Überlauf von Lot von den Bildungsgebieten der Lötkehlen, die auf den Rändern der Halbleiterchips 11 bis 14 benachbart den seitlichen Enden E1 bis E4 des ersten Leitungsrahmens 101 gebildet sind, zu den seitlichen Enden E1 bis E4 des ersten Leitungsrahmens 101 unterdrückt werden.
  • Es wird darauf hingewiesen, dass in Beispiel 1 ein Beispiel gezeigt wurde, in dem die Längen der Lötkehlen (51a, 51b, 52a, 53b und dergleichen) der Halbleiterchips 11 bis 14, die auf den Rändern benachbart den anderen Halbleiterchips 11 bis 14 gebildet sind, auf 0,3 mm eingestellt waren und die Längen der Lötkehlen (51c, 51d und dergleichen), die auf den Rändern der Halbleiterchips 11 bis 14 benachbart den seitlichen Enden E1 bis E4 des ersten Leitungsrahmens 101 gebildet sind, auf 1,0 mm eingestellt waren. Die Längen der Lötkehlen sind jedoch Beispiele. Die Längen der Lötkehlen (51a, 51b, 52a, 53b und dergleichen) der Halbleiterchips 11 bis 14, die auf den Rändern benachbart den anderen Halbleiterchips 11 bis 14 gebildet sind, können kürzer als 0,3 mm oder länger als 0,3 mm sein. Die Längen der Lötkehlen (51a, 51b und dergleichen), die auf zwei gegenüberliegenden Seiten der einander benachbarten Halbleiterchips 11 bis 14 gebildet sind, können voneinander verschieden sein. Ähnlich können die Längen der Lötkehlen (51c, 51d und dergleichen), die auf den Rändern der Halbleiterchips 11 bis 14 benachbart den seitlichen Enden E1 bis E4 des ersten Leitungsrahmens 101 gebildet sind, länger als 1,0 mm oder kürzer als 1,0 mm sein. Die Längen der Lötkehlen (51c, 51 und dergleichen), die auf zwei Rändern der Halbleiterchips 11 bis 14 benachbart den seitlichen Enden E1 bis E4 des ersten Leitungsrahmens 101 gebildet sind, können voneinander verschieden sein.
  • In Beispiel 2 wurde ein Beispiel gezeigt, in dem die Längen der Lötkehlen (51a, 51b, 52a, 53b und dergleichen) der Halbleiterchips 11 bis 14, die auf den Rändern benachbart den anderen Halbleiterchips 11 bis 14 gebildet sind, auf 1,0 mm eingestellt waren, und die Längen der Lötkehlen (51c, 51d und dergleichen), die auf den Rändern der Halbleiterchips 11 bis 14 benachbart den seitlichen Enden E1 bis E4 des ersten Leitungsrahmens 101 gebildet sind, auf 0,3 mm eingestellt waren. Die Längen der Lötkehlen sind jedoch Beispiele. Die Längen der Lötkehlen (51a, 51b, 52a, 53b und dergleichen) der Halbleiterchips 11 bis 14, die auf den Rändern benachbart den anderen Halbleiterchips 11 bis 14 gebildet sind, können kürzer als 1,0 mm oder länger als 1,0 mm sein. Die Längen der Lötkehlen (51a, 51b und dergleichen), die auf Rändern der Halbleiterchips 11 bis 14 benachbart den Rändern der anderen Halbleiterchips 11 bis 14 gebildet sind, können voneinander verschieden sein. Ähnlich können die Längen der Lötkehlen (51c, 51d und dergleichen), die auf den Rändern der Halbleiterchips 11 bis 14 benachbart den seitlichen Enden E1 bis E4 des ersten Leitungsrahmens 101 gebildet sind, kürzer als 0,3 mm oder länger als 0,3 mm sein. Die Längen der Lötkehlen (51c, 51 und dergleichen), die auf zwei Rändern der Halbleiterchips 11 bis 14 benachbart den seitlichen Enden des ersten Leitungsrahmens 101 gebildet sind, können voneinander verschieden sein.
  • Als ein Verfahren zum zuverlässigen Anpassen der Längen der Lötkehlen, die auf den Rändern der Halbleiterchips 11 bis 14 und 21 bis 23 gebildet sind, kann eine Lotbenetzungsverhinderungsstruktur zum Verhindern der Benetzung mit Lot um Gebiete gebildet werden, in denen Lötkehlen gebildet werden. Die Lotbenetzungsverhinderungsstruktur kann beispielsweise durch Beschichten mit einem Lötresist, durch Vertiefen, durch Oxidationsbehandlung unter Verwendung eines Lasers und dergleichen oder durch chemisches Aufrauen und dergleichen gebildet werden.
  • In den vorstehenden Ausführungsformen wurden Beispiele für Strukturen beschrieben, in denen die Halbleiterchips 11 bis 14 und 21 bis 23 an den ersten und den zweiten Leitungsrahmen 101 und 102 mit den Lötstellen 50 und 60 gelötet waren. Die Ausführungsformen sind jedoch anwendbar auf Strukturen ohne einen zweiten Leitungsrahmen 102.
  • In den vorstehenden Ausführungsformen wurden Beispiele für Strukturen beschrieben, in denen die Vorsprünge 103 auf dem zweiten Leitungsrahmen 102 vorgesehen waren, an die die Halbleiterchips 11 bis 14 und 21 bis 23 mit der Lötstelle 60 gelötet waren. Es können jedoch Strukturen vorgesehen sein, in denen keine Vorsprünge 103 auf dem zweiten Leitungsrahmen 102 gebildet sind.
  • In den vorstehenden Ausführungsformen wurden Beispiele für Strukturen beschrieben, in denen die Halbleiterchips 11 bis 14 und 21 bis 23 an den ersten und den zweiten Leitungsrahmen 101 und 102 mit den Lötstellen 50 und 60 gelötet waren. Anstelle des ersten und des zweiten Leitungsrahmens 101 und 102 können jedoch Gussprodukte wie z. B. Aluminiumform-Gussprodukte und gesinterte Presskörper wie z. B. Keramik ebenfalls verwendet werden.
  • Die erste bis siebte Ausführungsformen können selektiv kombiniert sein.
  • Anders als in den vorstehenden Konfigurationen ist die vorliegende Erfindung in verschiedenen Modifikationen und Veränderungen innerhalb der Kernaussage der vorliegenden Erfindung anwendbar. Kurz gesagt muss das Leistungsmodul nur eine Konfiguration aufweisen, in der unter einer Hälfte eines Abstands von einem ersten Rand eines ersten Halbleiterchips zu einem Rand eines zweiten Halbleiterchips benachbart dem ersten Rand des ersten Halbleiterchips, einer Hälfte eines Abstands von einem zweiten Rand des ersten Halbleiterchips zu einem Rand eines dritten Halbleiterchips benachbart dem zweiten Rand des ersten Halbleiterchips und einem Abstand von dritten Rand und/oder einem vierten Rand des ersten Halbleiterchips zu einem seitlichen Ende einer Grundplatte die Länge einer Lötkehle, die auf dem Rand des ersten Halbleiterchips an dem kürzesten Abstand gebildet ist, die kürzeste Länge ist.
  • Diese Anmeldung basiert auf und beansprucht die Priorität über die frühere japanische Patentschrift Nr. 2015-22257 (eingereicht in Japan am 6. Februar 2015), wobei der Inhalt ihrer Offenbarung hier durch Bezugnahme mit aufgenommen ist.
  • Bezugszeichenliste
    • 11 bis 14
    Halbleiterchip
    21 bis 23
    Halbleiterchip
    50
    erste Lötstelle
    51a, 51b, 51c, 51d
    Lötkehle
    52a, 52c
    Lötkehle
    53a, 53b
    Lötkehle
    60
    zweite Lötstelle
    61
    Lötkehle
    100
    Leistungsmodul
    101
    erster Leitungsrahmen (Grundplatte)
    102
    zweiter Leitungsrahmen
    102a
    innere Oberfläche
    102b, 102c
    Aussparung
    103
    Vorsprung
    111
    Leitung
    210
    Modulgehäuse
    304B
    Flansch
    305
    Rippe
    307
    Wärmeableitungsbasis
    350
    primäres Dichtmaterial
    351
    sekundäres Dichtmaterial
    a bis d
    Abstand
    E1, E2, E3, E4
    seitliches Ende

Claims (14)

  1. Leistungsmodul, das umfasst: eine Grundplatte; einen ersten Halbleiterchip, der vier Ränder aufweist; einen zweiten Halbleiterchip, der vier Ränder aufweist, wobei einer der vier Ränder benachbart zu einem ersten Rand des ersten Halbleiterchips angeordnet ist, wobei der zweite Halbleiterchip an die Grundplatte gelötet ist; und einen dritten Halbleiterchip, der vier Ränder aufweist, wobei einer der vier Ränder benachbart zu einem zweiten Rand des ersten Halbleiterchips angeordnet ist, wobei der dritte Halbleiterchip an die Grundplatte gelötet ist, wobei ein dritter Rand und/oder ein vierter Rand des ersten Halbleiterchips benachbart zu einem seitlichen Ende der Basisplatte angeordnet ist, und unter einem halben Abstand von dem ersten Rand des ersten Halbleiterchips zu dem einen Rand des zweiten Halbleiterchips, einem halben Abstand von dem zweiten Rand des ersten Halbleiterchips zu einem Rand des dritten Halbleiterchips und einem Abstand von dem dritten Rand oder dem vierten Rand des ersten Halbleiterchips, der benachbart dem seitlichen Ende der Grundplatte angeordnet ist, zu dem seitlichen Ende der Grundplatte eine Länge einer Lötkehle, die auf dem Rand des ersten Halbleiterchips an dem kürzesten Abstand gebildet ist, in der kürzesten Länge gebildet ist.
  2. Leistungsmodul nach Anspruch 1, wobei ein halber Abstand von dem ersten Rand des ersten Halbleiterchips zu dem einen Rand des zweiten Halbleiterchips und ein halber Abstand von dem zweiten Rand des ersten Halbleiterchips zu dem einen Rand des dritten Halbleiterchips kürzer sind als der Abstand von dem dritten Rand oder dem vierten Rand des ersten Halbleiterchips, der benachbart dem seitlichen Ende der Grundplatte angeordnet ist, zu dem seitlichen Ende der Grundplatte, und die Längen der Lötkehlen, die auf dem ersten Rand und dem zweiten Rand des ersten Halbleiterchips gebildet sind, kürzer gebildet sind als eine Länge der Lötkehle, die auf dem dritten Rand oder dem vierten Rand des ersten Halbleiterchips benachbart dem seitlichen Ende der Grundplatte gebildet ist.
  3. Leistungsmodul nach Anspruch 2, wobei der erste Rand und der zweite Rand des ersten Halbleiterchips einander benachbarte Ränder sind, der dritte Rand und der vierte Rand des ersten Halbleiterchips benachbart einem ersten seitlichen Ende und einem zweiten seitlichen Ende der Grundplatte einander benachbart angeordnet sind und die Längen der Lötkehlen, die auf dem ersten Rand und dem zweiten Rand des ersten Halbleiterchips gebildet sind, kürzer gebildet sind als die Längen der Lötkehlen, die auf dem dritten Rand und dem vierten Rand des Halbleiterchips gebildet sind.
  4. Leistungsmodul nach Anspruch 2, wobei der erste Rand und der zweite Rand des ersten Halbleiterchips ein Paar aus einander gegenüberliegenden Rändern sind, der dritte Rand und/oder der vierte Rand des ersten Halbleiterchips benachbart dem seitlichen Ende der Grundplatte angeordnet sind und die Längen der Lötkehlen, die auf dem ersten Rand und dem zweiten Rand des ersten Halbleiterchips gebildet sind, kürzer gebildet sind als die Länge der Lötkehle, die auf dem dritten Rand oder dem vierten Rand des ersten Halbleiterchips gebildet ist, der benachbart dem seitlichen Ende der Grundplatte angeordnet ist.
  5. Leistungsmodul nach Anspruch 4, wobei der dritte Rand und der vierte Rand des ersten Halbleiterchips jeweils benachbart den seitlichen Enden der Grundplatte angeordnet sind, und die Längen der Lötkehlen, die auf dem ersten Rand und dem zweiten Rand des ersten Halbleiterchips gebildet sind, kürzer gebildet sind als die Längen der Lötkehlen, die auf dem dritten Rand und dem vierten Rand des ersten Halbleiterchips gebildet sind.
  6. Leistungsmodul nach Anspruch 4, das ferner umfasst: einen vierten Halbleiterchip, der benachbart dem dritten Rand des ersten Halbleiterchips angeordnet ist, wobei der vierte Rand des ersten Halbleiterchips benachbart dem seitlichen Ende der Grundplatte angeordnet ist, und die Längen der Lötkehlen, die auf dem ersten Rand und dem zweiten Rand des ersten Halbleiterchips gebildet sind, kürzer gebildet sind als die Längen der Lötkehlen, die auf dem dritten Rand und dem vierten Rand des ersten Halbleiterchips gebildet sind.
  7. Leistungsmodul nach Anspruch 1, wobei der erste Rand und der zweite Rand des ersten Halbleiterchips ein Paar aus einander gegenüberliegenden Rändern sind, der dritte Rand und der vierte Rand des ersten Halbleiterchips ein weiteres Paar aus einander gegenüberliegenden Rändern sind, der dritte Rand und/oder der vierte Rand des ersten Halbleiterchips benachbart dem seitlichen Ende der Grundplatte angeordnet ist, und die Länge der Lötkehle, die auf dem erste Rand des ersten Halbleiterchips gebildet ist, kürzer gebildet ist als die Länge der Lötkehle, die auf dem zweiten Rand des ersten Halbleiterchips gebildet ist, und die Länge der Lötkehle, die auf dem dritten Rand oder dem vierten Rand, der benachbart dem seitlichen Ende der Grundplatte angeordnet ist, gebildet ist.
  8. Leistungsmodul nach Anspruch 1, wobei der erste Rand und der zweite Rand des ersten Halbleiterchips ein Paar aus einander gegenüberliegenden Rändern sind, der dritte Rand und der vierte Rand des ersten Halbleiterchips ein weiteres Paar aus einander gegenüberliegenden Rändern sind, der dritte Rand und/oder der vierte Rand des ersten Halbleiterchips benachbart dem seitlichen Ende der Grundplatte angeordnet ist, der Abstand von dem dritten Rand oder dem vierten Rand des ersten Halbleiterchips, der benachbart dem seitlichen Ende der Grundplatte angeordnet ist, zu dem seitlichen Ende der Grundplatte kürzer ist als ein halber Abstand von dem ersten Rand des ersten Halbleiterchips zu dem einen Rand des Halbleiterchips und ein halber Abstand von dem zweite Rand des ersten Halbleiterchips zu dem einen Ende des dritten Halbleiterchips, und die Länge der Lötkehle des ersten Halbleiterchips, die auf dem dritten Rand oder dem vierten Rand des ersten Halbleiterchips gebildet ist, der benachbart dem seitlichen Ende der Grundplatte angeordnet ist, kürzer gebildet ist als die Längen der Lötkehlen, die auf dem ersten Rand und dem zweite Rand des ersten Halbleiterchips gebildet sind.
  9. Leistungsmodul nach Anspruch 8, wobei der dritte Rand und der vierte Rand des ersten Halbleiterchips benachbart den seitlichen Enden der Grundplatte angeordnet sind, und die Längen der Lötkehlen, die auf dem dritte Rand und dem vierten Rand des ersten Halbleiterchips gebildet sind, kürzer gebildet sind als die Längen der Lötkehlen, die auf dem ersten Rand und dem zweiten Rand des ersten Halbleiterchips gebildet sind.
  10. Leistungsmodul nach Anspruch 9, das ferner umfasst: einen vierten Halbleiterchip, der benachbart dem dritten Rand des ersten Halbleiterchips angeordnet ist, wobei der vierte Rand des ersten Halbleiterchips benachbart dem seitlichen Ende der Grundplatte angeordnet ist, und die Längen der Lötkehlen, die auf dem dritten Rand und dem vierten Rand des ersten Halbleiterchips gebildet sind, kürzer gebildet sind als die Längen der Lötkehlen, die auf dem ersten Rand und dem zweiten Rand des ersten Halbleiterchips gebildet sind.
  11. Leistungsmodul nach einem der Ansprüche 1 bis 10, wobei in den Lötkehlen, die auf den vier Rändern des ersten Halbleiterchips gebildet sind, die Längen der Lötkehlen, die auf zwei Rändern des ersten Halbleiterchips gebildet sind, kürzer gebildet sind als die Längen der Lötkehlen, die auf anderen zwei Rändern des ersten Halbleiterchips gebildet sind.
  12. Leistungsmodul nach Anspruch 11, das ferner umfasst: eine weitere Grundplatte, die gegenüber der Grundplatte angeordnet ist, wobei in dem ersten, zweiten und dritten Halbleiterchip eine Fläche an die Grundplatte gelötet ist und eine weitere Fläche an die weitere Grundplatte gelötet ist, und eine Aussparung auf einer Fläche der weiteren Grundplatte gebildet ist, wobei die Fläche gegenüber der Grundplatte ist, und die Aussparung gegenüber wenigstens der längsten aus den Lötkehlen gebildet ist, die auf den Rändern des ersten Halbleiterchips gebildet ist.
  13. Leistungsmodul, das umfasst: eine erste Grundplatte; eine zweite Grundplatte, die gegenüber der ersten Grundplatte angeordnet ist, wobei die zweite Grundplatte einen Vorsprung aufweist, der auf einer Fläche gegenüber der ersten Grundplatte gebildet ist; und einen Halbleiterchip, der eine erste Fläche und eine zweite Fläche gegenüber der ersten Fläche aufweist, wobei der Halbleiterchip vier Ränder aufweist, wobei die erste Fläche an die erste Grundplatte mit einer ersten Lötstelle gelötet ist und die zweite Fläche an den Vorsprung der zweiten Grundplatte mit einer zweiten Lötstelle gelötet ist, wobei in Lötkehlen, die aus der ersten Lötstelle hergestellt sind, die auf den vier jeweiligen Rändern der ersten Fläche des Halbleiterchips gebildet sind, eine Länge der ersten Lötkehle, die auf wenigstens einem Rand des Halbleiterchips gebildet ist, von Längen der Lötkehlen, die auf irgendeinem aus den anderen drei Rändern gebildet ist, verschieden ist, und die Längen der Lötkehlen, die aus der zweiten Lötstelle hergestellt sind, die auf den vier jeweiligen Rändern der zweiten Flächen des Halbleiterchips gebildet sind, kürzer gebildet sind als die Längen der Lötkehlen, die aus der ersten Lötstelle hergestellt sind, die auf den vier jeweiligen Rändern der ersten Fläche des Halbleiterchips gebildet sind.
  14. Leistungsmodul nach Anspruch 13, wobei in den Lötkehlen, die aus der ersten Lötstelle hergestellt sind, die auf den vier jeweiligen Rändern des ersten Fläche des Halbleiterchips gebildet sind, die Längen der Lötkehlen, die auf zwei Rändern der ersten Fläche des Halbleiterchips gebildet sind, jeweils kürzer gebildet sind als die Längen der Lötkehlen, die auf anderen zwei Rändern der ersten Fläche des Halbleiterchips gebildet sind.
DE112015005593.2T 2015-02-06 2015-12-10 Leistungsmodul Pending DE112015005593T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015022257A JP6276721B2 (ja) 2015-02-06 2015-02-06 パワーモジュール
JP2015-022257 2015-02-06
PCT/JP2015/084685 WO2016125390A1 (ja) 2015-02-06 2015-12-10 パワーモジュール

Publications (1)

Publication Number Publication Date
DE112015005593T5 true DE112015005593T5 (de) 2017-09-28

Family

ID=56563747

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112015005593.2T Pending DE112015005593T5 (de) 2015-02-06 2015-12-10 Leistungsmodul

Country Status (5)

Country Link
US (1) US9960147B2 (de)
JP (1) JP6276721B2 (de)
CN (1) CN107112319B (de)
DE (1) DE112015005593T5 (de)
WO (1) WO2016125390A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020240866A1 (ja) * 2019-05-31 2020-12-03 Ｊｘ金属株式会社 半導体デバイス
CN112151565B (zh) * 2019-06-27 2023-01-24 成都辰显光电有限公司 微发光二极管显示面板的制造方法
JP7356402B2 (ja) * 2020-05-18 2023-10-04 日立Astemo株式会社 パワーモジュール

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176128A (ja) * 2000-12-06 2002-06-21 Toyota Motor Corp マルチチップモジュールの冷却構造
JP4302607B2 (ja) 2004-01-30 2009-07-29 株式会社デンソー 半導体装置
WO2009025320A1 (ja) * 2007-08-23 2009-02-26 Daishinku Corporation 電子部品用パッケージ、電子部品用パッケージのベース、および電子部品用パッケージと回路基板との接合構造
JP2013069825A (ja) * 2011-09-22 2013-04-18 Hitachi Automotive Systems Ltd 両面冷却型半導体パワーモジュール
JP6150375B2 (ja) * 2012-12-06 2017-06-21 ルネサスエレクトロニクス株式会社 半導体装置
JP6112077B2 (ja) * 2014-07-03 2017-04-12 トヨタ自動車株式会社 半導体装置
TWI595810B (zh) * 2015-05-22 2017-08-11 欣興電子股份有限公司 封裝結構及其製作方法

Also Published As

Publication number Publication date
JP2016146398A (ja) 2016-08-12
US20180005986A1 (en) 2018-01-04
US9960147B2 (en) 2018-05-01
CN107112319A (zh) 2017-08-29
CN107112319B (zh) 2019-07-02
WO2016125390A1 (ja) 2016-08-11
JP6276721B2 (ja) 2018-02-07

Similar Documents

Publication Publication Date Title
DE102007049481B4 (de) Verfahren zur Herstellung eines Leistungshalbleiterbauelementes
DE112013001612B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE112012003296B4 (de) Halbleitermodul und Halbleitervorrichtung mit dem Halbleitermodul
DE112011105247B4 (de) Leistungsmodul
DE69635440T2 (de) Halbleiteranordnung mit einem Schaltungssubstrat und einem Gehäuse
DE112014006676B4 (de) Leistungsmodulvorrichtung
DE112015003141T5 (de) Leistungsmodul
DE10218071B4 (de) Kondensatormodul und dieses verwendende Halbleitereinrichtung
DE112016000877B4 (de) Vorrichtung zum Umsetzen elektrischer Leistung
DE102009011233A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102011082781B4 (de) Halbleitervorrichtung mit einer plattenelektrode zum verbinden einer mehrzahl an halbleiterchips
DE112018004129T5 (de) Leistungsumwandlungsvorrichtung
DE102015202256B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Positionslehre
DE112016005807B4 (de) Halbleitereinheit und Verfahren zur Herstellung derselben
DE112015001398T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112019005234B4 (de) Leistungshalbleitervorrichtung
DE102016208029A1 (de) Halbleitervorrichtung
DE112018000105T5 (de) Elektronisches bauelement und leistungsumwandlungseinrichtung
DE102014010373A1 (de) Elektronisches Modul für ein Kraftfahrzeug
DE112015005593T5 (de) Leistungsmodul
DE102021200016A1 (de) Halbleitermodul und verfahren zum herstellen eines halbleitermoduls
DE112014006604T5 (de) Leistungsmodulvorrichtung und Leistungswandlungsvorrichtung
DE102019135373A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102015203849A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102016211967B3 (de) Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: HITACHI ASTEMO, LTD., HITACHINAKA-SHI, JP

Free format text: FORMER OWNER: HITACHI AUTOMOTIVE SYSTEMS, LTD., HITACHINAKA-SHI, IBARAKI, JP

R016 Response to examination communication
R016 Response to examination communication