DE112018003850B4 - Halbleitereinheit und halbleitermodul - Google Patents

Halbleitereinheit und halbleitermodul Download PDF

Info

Publication number
DE112018003850B4
DE112018003850B4 DE112018003850.5T DE112018003850T DE112018003850B4 DE 112018003850 B4 DE112018003850 B4 DE 112018003850B4 DE 112018003850 T DE112018003850 T DE 112018003850T DE 112018003850 B4 DE112018003850 B4 DE 112018003850B4
Authority
DE
Germany
Prior art keywords
sealing resin
lead frame
semiconductor
mold sealing
semiconductor unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112018003850.5T
Other languages
English (en)
Other versions
DE112018003850T5 (de
Inventor
Hodaka Rokubuichi
Kuniyuki Sato
Kiyofumi Kitai
Yasuyuki Sanda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112018003850T5 publication Critical patent/DE112018003850T5/de
Application granted granted Critical
Publication of DE112018003850B4 publication Critical patent/DE112018003850B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Halbleitereinheit (100), die Folgendes aufweist:- ein Isolationssubstrat (2);- einen Leiterrahmen (1), der auf dem Isolationssubstrat (2) montiert ist;- einen Halbleiterchip (3), der auf dem Leiterrahmen (1) montiert ist;- ein Formabdichtungsharz (10), welches das Isolationssubstrat (2), den Leiterrahmen (1) und den Halbleiterchip (3) integral formt und abdichtet;- einen leitfähigen Anschlussbereich (7), dessen eines Ende mit dem Leiterrahmen (1) innerhalb des Formabdichtungsharzes (10) verbunden ist und dessen anderes Ende zu einem Raum außerhalb des Formabdichtungsharzes (10) hin freiliegt, so dass es mit einem externen Leitungsdraht (5) zu verbinden ist; und- einen Anschlussblock (6), der eine isolierende Basis (8) aufweist, die sich teilweise in Kontakt mit dem Formabdichtungsharz (10) befindet und den Anschlussbereich (7) trägt, wobei die Basis (8) einen horizontalen Bereich (81), in den der Anschlussbereich (7) eingepasst ist, sowie eine Trennwand (82) aufweist, die an einem Ende des horizontalen Bereichs (81) nach oben ragt,wobei ein höchster Bereich des Anschlussbereichs (7) niedriger als ein höchster Bereich des Formabdichtungsharzes (10) ist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitereinheit sowie ein Halbleitermodul, bei denen ein Formabdichtungsharz ausgebildet ist.
  • STAND DER TECHNIK
  • Im Allgemeinen wird eine Halbleitereinheit geformt und mit Harz abgedichtet, um einen Halbleiterchip zu schützen und eine Schaltungsstruktur zu isolieren. Bisher ist eine Halbleitereinheit vom Form-Typ bekannt, bei der ein Halbleiterchip und eine Schaltungsstruktur unter Verwendung eines Formkörpers mit einem Formabdichtungsharz integral geformt und abgedichtet werden. Im Vergleich mit einer Halbleitereinheit vom Gehäuse-Typ, die ein Gehäuse aufweist, das mit einem Harz gefüllt ist, um einen Halbleiterchip zu schützen, weist die Halbleitereinheit vom Form-Typ Vorteile in Bezug auf Produktivität und Reduktion der Abmessungen auf.
  • Wenn jedoch ein Halbleiterchip in einem Gehäuse einer Halbleitereinheit vom Form-Typ geformt wird, sind Anschlüsse von deren Leiterrahmen und dergleichen, die eine Schaltungsstruktur bilden, durch einen Formkörper sandwichartig angeordnet. Daher weist die Halbleitereinheit vom Form-Typ eine Struktur auf, bei der deren Anschlüsse horizontal aus den Seitenflächen eines Formabdichtungs-harzes hervorstehen. Diese Struktur weist ein Problem dahingehend auf, dass zwischen den Anschlüssen und einer Wärmeabführungsplatte, die an der Außenseite der Halbleitereinheit angebracht ist, Kriechentladungen auftreten.
  • Um dieses Problem zu lösen, hat man Verfahren untersucht, bei denen sich die Anschlüsse durch die Oberseite des Formabdichtungsharzes hindurch erstrecken. Die JP 2015 - 76 488 A offenbart eine Technik, bei der die Isolation zwischen den Anschlüssen und der Wärmeabführungsplatte sichergestellt wird, indem die Anschlüsse in dem Formabdichtungsharz mit einer Leiterplatte verbunden werden, die der Seite gegenüberliegend angeordnet ist, auf welcher der Halbleiterchip montiert ist.
  • Aus der US 2014 / 0 299 982 A1 ist eine Halbleitereinheit bekannt, die Folgendes aufweist:
    • - ein Isolationssubstrat;
    • - einen Leiterrahmen, der auf dem Isolationssubstrat angebracht ist;
    • - einen Halbleiterchip, der auf dem Leiterrahmen angebracht ist;
    • - ein Formabdichtungsharz, welches das Isolationssubstrat, den Leiterrahmen und den Halbleiterchip integral formt und abdichtet;
    • - einen Anschlussbereich, dessen eines Ende mit dem Leiterrahmen innerhalb des Formabdichtungsharzes verbunden ist und dessen anderes Ende zu einem Raum außerhalb des Formabdichtungsharzes hin freiliegt, so dass es mit einem externen Leitungsdraht zu verbinden ist; und
    • - einen Anschlussblock, der eine Basis aufweist, die sich teilweise in Kontakt mit dem Formabdichtungsharz befindet und den Anschlussbereich trägt.
  • Aus der JP 2015 - 207 582 A ist eine Leistungshalbleitervorrichtung bekannt, die das Folgende aufweist: eine Leistungsumwandlungs-Schalteinheit, eine Steuerschalteinheit, welche die Leistungsumwandlungs-Schalteinheit steuert, und ein Gehäuseelement, in dem die Leistungsumwandlungs-Schalteinheit und die Steuerschalteinheit untergebracht sind. Dabei weist die Leistungsumwandlungs-Schalteinheit eine Basis und ein auf der Basis angeordnetes Leistungsmodul auf, von dem eine Vielzahl externer Anschlussklemmen absteht. Die Steuerschalteinheit weist eine Leiterplatte auf, in der eine Vielzahl von Durchgangslöchern gebildet ist. Das Gehäuseelement weist eine Vielzahl von Press-Fit-Klemmen zum elektrischen Verbinden der Vielzahl externer Anschlussklemmen mit der Leiterplatte auf. Die Vielzahl externer Anschlussklemmen ist zwischen der Basis und dem Gehäuseelement angeordnet. Jede von der Vielzahl von Press-Fit-Klemmen ist in das entsprechende Durchgangsloch der Vielzahl von Durchgangslöchern eingesetzt.
  • KURZBESCHREIBUNG DER ERFINDUNG
  • Mit der Erfindung zu lösendes Problem
  • In einem Fall jedoch, in dem die Oberseite eines Formabdichtungsharzes mit einer Mehrzahl von Anschlüssen versehen ist, die einen hohen Strom führen, ist zu verhindern, dass die Mehrzahl von Anschlüssen dicht beieinander angeordnet ist, um eine Isolierung zwischen diesen sicherzustellen. Dadurch wird ein Problem dahingehend verursacht, dass die Abmessungen der Halbleitereinheit größer werden.
  • Die vorliegende Erfindung wurde konzipiert, um das vorstehend erwähnte Problem zu lösen, und zielt darauf ab, eine Halbleitereinheit vom Form-Typ mit reduzierten Abmessungen anzugeben, bei der die Isolation zwischen den Anschlüssen sichergestellt ist.
  • Lösung für das Problem
  • Die Lösung der Aufgabe erfolgt durch eine Halbleitereinheit mit den Merkmalen des Anspruchs 1. Vorteilhafte Weiterbildungen der Halbleitereinheit ergeben sich aus den Unteransprüchen 2 bis 7. Ferner erfolgt die Lösung der Aufgabe durch ein Halbleitermodul mit den Merkmalen des Anspruchs 8.
  • Vorteile der Erfindung
  • Gemäß der vorliegenden Erfindung sind der mit einem Leiterrahmen verbundene Anschlussblock und ein Halbleiterchip mit einem Formabdichtungsharz integral geformt und abgedichtet, so dass es dadurch möglich ist, die Abmessungen der Halbleitereinheit zu reduzieren, während die Isolation zwischen den Anschlüssen sichergestellt ist.
  • Figurenliste
  • In den Figuren zeigen:
    • 1 eine Schnittansicht, die eine schematische Struktur einer Halbleitereinheit gemäß Ausführungsform 1 der vorliegenden Erfindung zeigt;
    • 2 eine vergrößerte Schnittansicht, die eine schematische Struktur eines Bereichs der Halbleitereinheit gemäß Ausführungsform 1 der vorliegenden Erfindung zeigt;
    • 3 eine Schnittansicht, die eine schematische Struktur der Halbleitereinheit gemäß Ausführungsform 1 der vorliegenden Erfindung in einem Zustand zeigt, in dem ein Formkörper einen Anschlussblock derselben bedeckt;
    • 4 eine Schnittansicht, die eine schematische Struktur der Halbleitereinheit gemäß Ausführungsform 1 der vorliegenden Erfindung in einem Zustand zeigt, in dem ein anderer Formkörper in den Anschlussblock derselben eingepasst ist;
    • 5 eine perspektivische Ansicht, die eine schematische Struktur der Halbleitereinheit gemäß Ausführungsform 1 der vorliegenden Erfindung zeigt;
    • 6 eine perspektivische Ansicht, die eine schematische Struktur einer Halbleitereinheit gemäß Ausführungsform 2 der vorliegenden Erfindung in einem Zustand zeigt, in dem eine Steuerungs-Leiterplatte an dieser montiert ist;
    • 7 eine vergrößerte Schnittansicht, die eine schematische Struktur eines Bereichs einer Halbleitereinheit gemäß Ausführungsform 3 der vorliegenden Erfindung zeigt;
    • 8 eine vergrößerte Schnittansicht, die eine schematische Struktur eines Bereichs einer Halbleitereinheit gemäß Ausführungsform 4 der vorliegenden Erfindung zeigt;
    • 9 eine Schnittansicht, die eine schematische Struktur einer Halbleitereinheit gemäß Ausführungsform 5 der vorliegenden Erfindung zeigt;
    • 10 eine perspektivische Ansicht, die eine schematische Struktur einer Halbleitereinheit gemäß Ausführungsform 6 der vorliegenden Erfindung zeigt;
    • 11 eine perspektivische Ansicht, die einen der Schritte zeigt, mit denen die Halbleitereinheit gemäß Ausführungsform 6 der vorliegenden Erfindung hergestellt wird;
    • 12 eine Schnittansicht, die eine schematische Struktur eines Halbleitermoduls gemäß Ausführungsform 7 der vorliegenden Erfindung zeigt.
  • AUSFÜHRUNGSFORMEN
  • Ausführungsform 1
  • Eine Halbleitereinheit gemäß Ausführungsform 1 der vorliegenden Erfindung wird unter Bezugnahme auf 1 bis 5 beschrieben 1 ist eine Schnittansicht der Halbleitereinheit gemäß Ausführungsform 1 der vorliegenden Erfindung. Wie in 1 gezeigt, weist eine Halbleitereinheit 100 einen Leiterrahmen 1, ein Isolationssubstrat 2, Halbleiterchips 3, einen Anschlussblock 6 sowie ein Formabdichtungsharz 10 auf.
  • Auf dem Isolationssubstrat 2 ist der Leiterrahmen 1 mit einer darauf ausgebildeten Schaltungsstruktur montiert. Eine Elektrode auf der Rückseite eines Halbleiterchips 3 ist über eine Lotschicht 41 mit der Schaltungsstruktur des Leiterrahmens 1 verbunden. Eine Elektrode auf einer Oberseite des Halbleiterchips 3 ist über einen Leitungsdraht 5 mit dem Leiterrahmen 1 elektrisch verbunden. Der Leiterrahmen 1 weist einen Anschluss 1a innerhalb des Formabdichtungsharzes 10 und einen Anschluss 1b auf, der zu einem Raum außerhalb des Formabdichtungsharzes 10 hin freiliegt.
  • Mit dem Anschluss la ist der Anschlussblock 6 über eine Lotschicht 42 verbunden. Das Formabdichtungsharz 10 ist so ausgebildet, dass es den Leiterrahmen 1, das Isolationssubstrat 2, die Halbleiterchips 3 und den Anschlussblock 6 integral formt und abdichtet.
  • 2 ist eine vergrößerte Schnittansicht, die einen Bereich der Halbleitereinheit gemäß Ausführungsform 1 der vorliegenden Erfindung zeigt. Wie in 2 gezeigt, weist der Anschlussblock 6 einen Anschlussbereich 7 auf, der leitfähig ist, und weist eine Basis 8 auf, die isolierend ist und den Anschlussbereich 7 trägt.
  • Der Anschlussbereich 7 besteht aus zwei Bereichen: der Seite eines primären Anschlusses 7a, der mit dem Leiterrahmen 1 verbunden ist, und der Seite eines sekundären Anschlusses 7b, der mit einem externen Leitungsdraht verbunden ist; ein Übergang zwischen diesen ist an der Basis 8 befestigt. Die Seite des primären Anschlusses 7a befindet sich innerhalb des Formabdichtungsharzes 10 und ist über die Lotschicht 42 mit dem Anschluss 1a des Leiterrahmens 1 verbunden.
  • In der Seite des sekundären Anschlusses 7b ist ein konkaver Bereich für eine Verbindung mit einem externen Leitungsdraht ausgebildet. Der sekundäre Anschluss 7b liegt zu einem Raum außerhalb einer Oberseite des Formabdichtungsharzes 10 hin frei. Ein Verbindungselement 9, wie beispielsweise eine entfernbare Schraube, ist in dem konkaven Bereich des sekundären Anschlusses 7b so eingesetzt, dass der externe Leitungsdraht an dem sekundären Anschluss befestigt und mit diesem verbunden wird.
  • Die Basis 8 weist Folgendes auf: einen horizontalen Bereich 81, in den der Anschlussbereich 7 eingepasst ist, sowie eine Trennwand 82, die an dem einen Ende des horizontalen Bereichs 81 nach oben ragt. Eine Seite des horizontalen Bereichs 81 der Basis 8, die sich näher bei dem primären Anschluss 7a befindet, befindet sich in Kontakt mit dem Formabdichtungsharz 10. Die Rückseite desselben liegt zu einem Raum außerhalb des Formabdichtungsharzes 10 hin frei. Eine seitliche Fläche der Trennwand 82 befindet sich in Kontakt mit dem Formabdichtungsharz 10, wobei die seitliche Fläche einer seitlichen Fläche gegenüberliegt, an welcher der horizontale Bereich 81 angeordnet ist. Die Oberseite der Trennwand 82 liegt zu einem Raum außerhalb des Formabdichtungsharzes 10 hin frei.
  • Wie in 3 gezeigt, wird der Anschlussblock 6, der den vorstehend beschriebenen Anschlussbereich 7 und die Basis 8 aufweist, unter Verwendung eines Formkörpers 18 abgedichtet. Der Anschlussblock 6 wird in dem Formkörper 18 so angeordnet, dass der Anschlussbereich 7 mit dem Anschluss 1a des Leiterrahmens 1 verbunden ist. Der Anschlussblock 6 wird so gelagert, dass das äußere Ende des horizontalen Bereichs 81 der Basis 8 in eine Einsetznut 181 eingesetzt wird, die an dem Formkörper 18 angeordnet ist.
  • Dabei befindet sich die Oberseite der Trennwand 82 der Basis 8 in einem engen Kontakt mit dem Formkörper 18. Durch das Anordnen des Anschlussblocks 6 in dem Formkörper 18 in der vorstehend beschriebenen Weise kann auch bei einem hohen Formdruck verhindert werden, dass das Formabdichtungsharz 10 nach außen in Richtung zu dem sekundären Anschluss 7b des Anschlussbereichs 7 hin austritt.
  • Wie in 4 gezeigt, besteht eine andere Weise darin, einen Formkörper 19 zu verwenden und den Anschlussblock 6 so anzuordnen, dass sich die Oberseite der Trennwand 82, die seitliche Fläche der Trennwand, die der seitlichen Fläche gegenüberliegt, deren gegenüberliegender Raum mit dem Formabdichtungsharz 10 gefüllt ist, und die Oberseite des horizontalen Bereiches 81 in einem engen Kontakt mit dem Formkörper 19 befinden. Durch Anordnen des Anschlussblocks 6 in dem Formkörper 19 in der vorstehend beschriebenen Weise kann verhindert werden, dass das Formabdichtungsharz 10 nach außen in Richtung zu dem sekundären Anschluss 7b des Anschlussbereichs 7 hin austritt.
  • 5 ist eine perspektivische Ansicht, die eine Halbleitereinheit zeigt, bei welcher der Anschlussblock 6 und die Halbleiterchips 3 mit dem Formabdichtungsharz 10 integral geformt und abgedichtet sind. Wie in 5 gezeigt, ist der Anschlussblock 6 auf der einen Seite des Formabdichtungsharzes 10 angeordnet, das in einer flachen und im Wesentlichen rechteckigen Form ausgebildet ist. In dem Anschlussblock 6 ist eine Mehrzahl von Anschlussbereichen 7, die mit externen Drähten zu verbinden sind, benachbart zueinander angeordnet.
  • 5 zeigt beispielhaft einen Fall auf, in dem die Halbleitereinheit 100 eine Wechselrichterschaltung für einen Dreiphasen-Strom aufweist und eine Stromversorgung und eine Lasteinheit verbindet, die nicht dargestellt sind. An dem Anschlussblock 6 sind sechs Anschlussbereiche 7 für die Seite der Stromversorgung und die Seite der Lasteinheit angeordnet.
  • Die Mehrzahl von Anschlussbereichen 7 ist durch isolierende Trennplatten 15 voneinander getrennt, die an dem Anschlussblock 6 angeordnet sind. Die Trennplatten 15 sind so angebracht, dass sie höher als eine Ebene liegen, in der die Verbindungselemente 9 an den Anschlussbereichen 7 befestigt sind. Durch diese Struktur kann auch in einem Fall, in dem die Mehrzahl von Anschlussbereichen 7 in einer Reihe an dem Anschlussblock 6 benachbart zueinander angeordnet ist, verhindert werden, dass sich die mit den Anschlussbereichen 7 verbundenen externen Drähte in Kontakt miteinander befinden.
  • Wie vorstehend beschrieben, weist der Anschlussblock 6 bei der Halbleitereinheit 100 die Anschlussbereiche 7, die mit externen Drähten zu verbinden sind, und die isolierende Basis 8 auf, um die Anschlussbereiche 7 zu tragen, wobei der Leiterrahmen 1, das Isolationssubstrat 2 und die Halbleiterchips 3 durch das Formabdichtungsharz 10 integral geformt und abgedichtet sind. Da die Mehrzahl von Anschlussbereichen 7 unter Verwendung der isolierenden Basis 8 mit Abständen zwischen diesen angebracht ist, ist es möglich, dass sich die Mehrzahl von Anschlüssen nebeneinander so aus dem Formabdichtungsharz 10 heraus erstreckt, dass die Isolierung zwischen diesen sichergestellt ist, was zu einer Reduktion der Abmessungen der Halbleitereinheit 100 führt.
  • Bei dem Isolationssubstrat 2 handelt es sich um einen Isolationsflächenkörper, in dem eine Isolationsschicht 21 und eine Metallfolie 22 übereinander geschichtet sind. Die Seite der Isolationsschicht 21 des Isolationssubstrats 2 ist mit dem Leiterrahmen 1 versehen, und die Seite der Metallfolie 22 liegt zu einem Raum außerhalb des Formabdichtungsharzes 10 hin frei. Die Isolationsschicht 21 des Isolationssubstrats 2 ist aus einem Isolationsmaterial mit einer hohen thermischen Leitfähigkeit gebildet, wie beispielsweise einem ein Füllmaterial enthaltenden Epoxidharz. Für die Metallfolie 22 kann eine Folie verwendet werden, wie beispielsweise eine Kupfer-Folie oder eine Aluminium-Folie.
  • Für den Halbleiterchip 3 können zum Beispiel eine Diode für eine Wandlereinheit, um einen Wechselstrom in einen Gleichstrom umzuwandeln, ein Bipolartransistor für eine Wechselrichtereinheit, um einen Gleichstrom in einen Wechselstrom umzuwandeln, ein Bipolartransistor mit isoliertem Gate (IGBT), ein Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) oder ein Abschaltthyristor (GTO, Gate Turn-Off Thyristor) verwendet werden.
  • Auf dem Leiterrahmen 1 wird eine Schaltungsstruktur gebildet, indem zum Beispiel eine Druckbearbeitung einer Kupfer-Platte mit einer Dicke von 0,6 mm durchgeführt wird. Die Schaltungsstruktur des Leiterrahmens 1 weist Stufen 11 auf, die ausgebildet sind, um eine Isolation an den Enden des Isolationssubstrats 2 sicherzustellen. Die Stufen 11 sind so angeordnet, dass sie innerhalb der Enden des Isolationssubstrats 2 positioniert sind.
  • Die Stufen 11 des Leiterrahmens 1 werden zum Beispiel durch ein halbes Ausschneiden gebildet. Die Höhe der Stufen 11 des Leiterrahmens 1 liegt zum Beispiel in einem Bereich zwischen 0,1 mm und weniger als 0,3 mm, wobei es sich dabei um eine Dicke handelt, die geringer als die Hälfte der Dicke des Leiterrahmens ist. Eine Stufenhöhe von mehr als 0,1 mm kann unterbinden, dass Hohlräume in einem Teil des Formabdichtungsharzes 10 auftreten, das einen Zwischenraum zwischen dem Isolationssubstrat 2 und dem Leiterrahmen 1 auffüllt. Eine Stufenhöhe von weniger als 0,3 mm, wobei es sich dabei um die Hälfte der Dicke des Leiterrahmens 1 handelt, kann die Festigkeit sicherstellen.
  • Für die Leitungsdrähte 5 kann ein Aluminium-Draht, ein Kupfer-Draht oder dergleichen verwendet werden. Als Bonding-Material für eine Verbindung des Leiterrahmens 1 und des Halbleiterchips 3 und für eine Verbindung zwischen dem Leiterrahmen 1 und dem Anschlussblock 6 lassen sich beispielhaft Lotschichten 41 und 42 angegeben. Es ist auch möglich, anstatt des Lots zum Beispiel eine Silberpaste zu verwenden.
  • Das Formabdichtungsharz 10 stellt nicht nur die Isolation zwischen den abgedichteten Komponenten sicher, sondern dient auch als ein Gehäuse für die Halbleitereinheit 100. Es ist möglich, für die Bildung des Formabdichtungsharzes 10 einen Transferformvorgang, Spritzgießen, Formpressen oder dergleichen zu verwenden. Es ist möglich, für das Material des Formabdichtungsharzes 10 ein ein Füllmaterial enthaltendes Epoxidharz, ein Phenolharz oder dergleichen zu verwenden.
  • Es ist möglich, für die Anschlussbereiche 7 ein Metall mit einer hohen Leitfähigkeit zu verwenden, wie beispielsweise Kupfer.
  • Es ist bevorzugter, dass die Oberflächen der Anschlussbereiche 7 mit Nickel oder dergleichen plattiert sind.
  • Die Basis 8 ist aus einem in hohem Maße isolierenden Material gebildet, und es ist möglich, für das Material Folgendes zu verwenden: Polyesterharze, Polystyrol, Polyvinylacetat, Acrylharze, ABS-Harze, Polymethylmethacrylat, Polyvinylalkohol, Polyester mit linearen Ketten, wie beispielsweise Polyethylenterephthalat oder Polybutylenterephthalat, Polyphenylenoxid, Polyamid, Polycarbonat, Polyphenylensulfid, Polyurethan, Phenolharze, Ureaharze, Melaminharze, Epoxidharze, Polyesterharze oder dergleichen.
  • Damit die Basis 8 dicht an dem Formabdichtungsharz 10 angebracht ist, wird eine Oberflächenbearbeitung, wie beispielsweise eine Plasmabestrahlung oder eine UV-Bestrahlung, für die Basis 8 vor einer Bildung durchgeführt. Um einen physischen Verankerungseffekt zu erhalten, ist es bevorzugt, Oberflächenstrahlverfahren durchzuführen.
  • Ausführungsform 2
  • Eine Halbleitereinheit gemäß Ausführungsform 2 der vorliegenden Erfindung wird unter Bezugnahme auf 6 beschrieben. 6 ist eine perspektivische Ansicht, die eine schematische Struktur der Halbleitereinheit gemäß Ausführungsform 2 der vorliegenden Erfindung zeigt. In 6 handelt es sich bei den gleichen Bezugszeichen wie den in 1 verwendeten um die gleichen oder äquivalente Bereiche und Komponenten wie jene dort gezeigten. Die Halbleitereinheit 100 gemäß der vorliegenden Ausführungsform unterscheidet sich von jener gemäß Ausführungsform 1 dahingehend, dass ferner eine Steuerungs-Leiterplatte 12 angeordnet ist, und die sonstigen Komponenten sind die gleichen.
  • Wie in 6 gezeigt, ist die Steuerungs-Leiterplatte 12 bei der vorliegenden Ausführungsform so angeordnet, dass sie der Seite gegenüberliegt, auf der die Halbleiterchips 3 montiert sind. Auf der Steuerungs-Leiterplatte 12 ist eine Steuerschaltung angeordnet, um den Betrieb der Halbleiterchips 3 zu steuern.
  • Entlang der einen Seite des Formabdichtungsharzes 10, das in einer flachen und im Wesentlichen rechteckigen Form ausgebildet wird, ist der Anschlussblock 6 angeordnet, der mit den Anschlüssen 1a des Leiterrahmens 1 verbunden ist; entlang der anderen Seiten desselben sind die Anschlüsse 1b des Leiterrahmens 1 angeordnet, die sich von seitlichen Flächen des Formabdichtungsharzes 10 aus erstrecken und abgewinkelt sind. Die Anschlüsse 1b des Leiterrahmens 1 sind in Durchgangslöcher 121 der Steuerungs-Leiterplatte 12 eingesetzt und mittels eines Lots oder dergleichen mit der Platte verbunden.
  • Außerdem sind der Anschlussblock 6 und der Halbleiterchip 3 bei dieser Struktur in einer ähnlichen Weise wie bei der Ausführungsform 1 integral geformt und abgedichtet, so dass es dadurch möglich ist, die Abmessungen der Halbleitereinheit 100 zu reduzieren, während die Isolation zwischen den Anschlüssen sichergestellt ist. Ferner ist die Steuerungs-Leiterplatte 12 bei der vorliegenden Ausführungsform so angeordnet, dass sie der Seite gegenüberliegt, auf der die Halbleiterchips 3 montiert sind, so dass die Steuerschaltung entfernt von der Hauptschaltung angeordnet werden kann, in der ein hoher Strom fließt. Dadurch wird ein Steuern der Schaltungen erleichtert, so dass die Abmessungen der Halbleitereinheit 100 reduziert werden können.
  • Ausführungsform 3
  • Eine Halbleitereinheit gemäß Ausführungsform 3 der vorliegenden Erfindung wird unter Bezugnahme auf 7 beschrieben. 7 ist eine vergrößerte Schnittansicht, die eine schematische Struktur eines Bereichs der Halbleitereinheit gemäß Ausführungsform 3 der vorliegenden Erfindung zeigt. In 7 handelt es sich bei den gleichen Bezugszeichen wie jenen in 6 verwendeten um die gleichen oder äquivalente Bereiche und Komponenten wie jene in dieser gezeigten.
  • Bei der Halbleitereinheit 100 gemäß der vorliegenden Ausführungsform weisen die Anschlussbereiche 7 des Anschlussblocks 6 eine Struktur auf, die sich von jener bei der Ausführungsform 1 unterscheidet, und die sonstigen Komponenten sind die gleichen.
  • Wie in 7 gezeigt, ist bei der vorliegenden Ausführungsform ein Einsetzschlitz 71 auf der Seite des primären Anschlusses 7a des Anschlussbereichs 7 so ausgebildet, dass der Anschluss 1a des Leiterrahmens 1 in den Einsetzschlitz 71 eingesetzt wird. Der Einsetzschlitz 71 ist in einer geeigneten Art und Weise gemäß den Abmessungen des Leiterrahmens 1 ausgelegt, und der Leiterrahmen 1 und der Anschlussbereich 7 werden durch Pressschweißen elektrisch verbunden.
  • Außerdem sind der Anschlussblock 6 und der Halbleiterchip 3 bei dieser Struktur in einer ähnlichen Weise wie bei der Ausführungsform 1 integral geformt und abgedichtet, so dass es dadurch möglich ist, die Abmessungen der Halbleitereinheit 100 zu reduzieren, während die Isolation zwischen den Anschlüssen sichergestellt ist. Bei der vorliegenden Ausführungsform wird der Anschluss 1a des Leiterrahmens 1 in den in dem Anschlussbereich 7 ausgebildeten Einsetzschlitz 71 eingesetzt, und dann werden sie durch Pressschweißen miteinander verbunden.
  • Dies erfordert keinen Verbindungsvorgang, bei dem unterschiedliche Arten von Metallen verwendet werden, wie beispielsweise ein Lot, so dass die Montage einfacher ist, was die Produktivität verbessert. Durch Abdecken des Einsetzschlitzes 71 mit einem Material aus dem Formabdichtungsharz 10 kann außerdem die Festigkeit gegenüber externen Vibrationen sichergestellt werden.
  • Ausführungsform 4
  • Eine Halbleitereinheit gemäß Ausführungsform 4 der vorliegenden Erfindung wird unter Bezugnahme auf 8 beschrieben. 8 ist eine vergrößerte Schnittansicht, die eine schematische Struktur eines Bereichs der Halbleitereinheit gemäß Ausführungsform 4 der vorliegenden Erfindung zeigt. In 8 handelt es sich bei den gleichen Bezugszeichen wie jenen in 1 verwendeten um die gleichen oder äquivalente Bereiche und Komponenten wie jene in dieser gezeigten. Bei der Halbleitereinheit 100 gemäß der vorliegenden Ausführungsform weist die Basis 8 des Anschlussblocks 6 eine Struktur auf, die sich von jener bei der Ausführungsform 1 unterscheidet, und die sonstigen Komponenten sind die gleichen.
  • Wie in 8 gezeigt, weist die Trennwand 82 der Basis 8 bei der vorliegenden Ausführungsform zwei separate Bereiche auf, und zwar eine innere Trennwand 821 nahe bei dem Formabdichtungsharz 10 und eine äußere Trennwand 822. Zwischen der inneren Trennwand 821 und der äußeren Trennwand 822 ist eine Nut 820 ausgebildet. Die innere Trennwand 821 ist so ausgebildet, dass sich die Oberseite derselben an einer Position befindet, die niedriger als jene der äußeren Trennwand 822 liegt.
  • Wenn das Formabdichtungsharz 10 geformt wird, ist der Formkörper so vorgegeben, dass er die Oberseite der äußeren Trennwand 822 berührt, so dass dadurch verhindert werden kann, dass das Harz in Richtung zu dem sekundären Anschluss 7b des Anschlussblocks 6 hin austritt, um die Nut 820 zu füllen.
  • Außerdem sind der Anschlussblock 6 und der Halbleiterchip 3 bei dieser Struktur in einer ähnlichen Weise wie bei der Ausführungsform 1 integral geformt und abgedichtet, so dass es dadurch möglich ist, die Abmessungen der Halbleitereinheit 100 zu reduzieren, während die Isolation zwischen den Anschlüssen sichergestellt ist.
  • Des Weiteren ist die Trennwand 82 bei der vorliegenden Ausführungsform mit der Nut 820 versehen, so dass dadurch die Kontaktfläche zwischen dem Formabdichtungsharz 10 und der Trennwand 82 vergrößert wird, was ein Separieren des Formabdichtungsharzes 10 von der Trennwand 82 verhindert. Mit anderen Worten, das Haftvermögen zwischen dem Formabdichtungsharz 10 und dem Anschlussblock 6 kann verbessert werden.
  • Ausführungsform 5
  • Eine Halbleitereinheit gemäß Ausführungsform 5 der vorliegenden Erfindung wird unter Bezugnahme auf 9 beschrieben. 9 ist eine Schnittansicht, die eine schematische Struktur der Halbleitereinheit gemäß Ausführungsform 5 der vorliegenden Erfindung zeigt. In 9 handelt es sich bei den gleichen Bezugs-zeichen wie jenen in 1 verwendeten um die gleichen oder äquivalente Bereiche und Komponenten wie jene dort gezeigten. Bei der Halbleitereinheit 100 gemäß der vorliegenden Ausführungsform weist der Anschlussblock 6 eine Struktur auf, die sich von jener bei der Ausführungsform 1 unterscheidet, und die sonstigen Komponenten sind die gleichen.
  • Wie in 9 gezeigt, weist der Anschlussbereich 7 bei der vorliegenden Ausführungsform eine Struktur auf, bei der die Seite des sekundären Anschlusses 7b unter einem rechten Winkel zu der Seite des primären Anschlusses 7a angeordnet ist. Bei dieser Struktur liegt der sekundäre Anschluss 7b, an dem das Verbindungselement 9 befestigt ist, zu einem Raum außerhalb einer seitlichen Fläche des Formabdichtungsharzes 10 hin frei. Außerdem weist die Basis 8 einen Vorsprung 83 auf, der über dem sekundären Anschluss 7b hervorsteht, um den Anschluss vor einem Kurzschließen oder dergleichen zu schützen.
  • Außerdem sind der Anschlussblock 6 und der Halbleiterchip 3 bei dieser Struktur in einer ähnlichen Weise wie bei der Ausführungsform 1 integral geformt und abgedichtet, so dass es dadurch möglich ist, die Abmessungen der Halbleitereinheit 100 zu reduzieren, während die Isolation zwischen den Anschlüssen sichergestellt ist. In einem Fall, in dem die Halbleitereinheit 100 so angeordnet ist, dass die seitliche Fläche des Formabdichtungsharzes 10 nahe bei dem Anschlussblock 6 in eine obere Position kommt, befinden sich die sekundären Anschlüsse 7b, an denen die Verbindungselemente 9 befestigt sind, an einer oberen Position.
  • Dadurch wird eine Verbindung externer Drähte mit der Einheit erleichtert, so dass die Arbeitseffizienz verbessert wird. Es ist anzumerken, dass der Vorsprung 83, der an der Basis 8 angeordnet ist, nicht notwendig ist, wenn die Isolation der sekundären Anschlüsse 7b sichergestellt ist.
  • Ausführungsform 6
  • Eine Halbleitereinheit gemäß Ausführungsform 6 der vorliegenden Erfindung wird unter Bezugnahme auf 10 und 11 beschrieben. 10 ist eine perspektivische Ansicht, welche die Halbleitereinheit gemäß Ausführungsform 6 zeigt. 11 ist eine perspektivische Ansicht, die einen der Schritte zeigt, mit denen die Halbleitereinheit gemäß Ausführungsform 6 der vorliegenden Erfindung hergestellt wird. In 10 und 11 handelt es sich bei den gleichen Bezugszeichen wie jenen in 1 verwendeten um die gleichen oder äquivalente Bereiche und Komponenten wie jene dort gezeigten.
  • Damit sich der Leiterrahmen 1, an dem die Anschlüsse 1b ausgebildet sind, bei der Ausführungsform 1 von dem Formabdichtungsharz 10 aus erstreckt, sind die Anschlüsse 1b abgewinkelt und erstrecken sich von einer seitlichen Fläche des Formabdichtungsharzes 10 aus; die vorliegende Ausführungsform unterscheidet sich dahingehend, dass sich die Anschlüsse 1b von der Oberseite des Formabdichtungsharzes 10 aus erstrecken.
  • Wie in 10 gezeigt, ist der Anschlussblock 6, der mit den Anschlüssen 1a des Leiterrahmens verbunden ist, bei der vorliegenden Ausführungsform auf der einen Seite des Formabdichtungsharzes 10 angeordnet; die Anschlüsse 1b des Leiterrahmens 1, die entlang der anderen Seiten des Formabdichtungsharzes angeordnet sind, erstrecken sich aus der Oberseite des Formabdichtungsharzes 10 heraus. Hierbei ist die Schaltungsstruktur so ausgebildet, dass es sich bei den Anschlüssen 1a des Leiterrahmens 1 um die Hauptanschlüsse handelt, die mit der Hauptschaltung verbunden sind, die eine hohe Spannung aufweist, und es sich bei den Anschlüssen 1b derselben um die Steueranschlüsse handelt, die mit der Steuerschaltung verbunden sind, die eine niedrige Spannung aufweist.
  • 11 zeigt einen Schritt zur Herstellung der Halbleitereinheit, die mit einem in 10 gezeigten Leiterrahmen 1 versehen ist. Wie in 11 gezeigt, wird der Leiterrahmen 1 in einer rechtwinklig gestalteten U-Form abgewinkelt, bevor er mit einem Harz abgedichtet wird. In diesem Zustand werden die Halbleiterchips 3 und der Anschlussblock 6 mit dem Leiterrahmen 1 verbunden. Dann wird das Formabdichtungsharz 10 unter Verwendung des Formkörpers gebildet. Und anschließend werden Bereiche des Leiterrahmens 1, die aus der Oberseite des Formabdichtungsharzes 10 herausragen, zur Bildung der Anschlüsse 1b des Leiterrahmens 1 beschnitten.
  • Außerdem sind der Anschlussblock 6 und der Halbleiterchip 3 bei dieser Struktur in einer ähnlichen Weise wie bei der Ausführungsform 1 integral geformt und abgedichtet, so dass es dadurch möglich ist, die Abmessungen der Halbleitereinheit 100 zu reduzieren, während die Isolation zwischen den Anschlüssen sichergestellt ist. Des Weiteren sind die Anschlüsse 1b des Leiterrahmens 1 bei der vorliegenden Ausführungsform, die nicht mit dem Anschlussblock 6 verbunden sind, den Anschlüssen für die Steuerschaltung zugeordnet, und die Anschlüsse 1b sind in Reihen auf der Oberseite des Formabdichtungsharzes 10 benachbart zueinander angeordnet.
  • Dadurch wird eine Reduzierung der Abmessungen der Halbleitereinheit im Vergleich zu dem Fall ermöglicht, in dem sich die Anschlüsse 1b aus den Seiten des Formabdichtungsharzes 10 heraus erstrecken. Die Anschlüsse 1b des Leiterrahmens 1 können mit der Steuerungs-Leiterplatte 12 verbunden werden, die der Seite gegenüberliegend angeordnet ist, auf der die Halbleiterchips 3 montiert sind.
  • Ausführungsform 7
  • Eine Halbleitereinheit gemäß Ausführungsform 7 der vorliegenden Erfindung wird unter Bezugnahme auf 12 beschrieben. 12 ist eine Schnittansicht, die ein Halbleitermodul gemäß Ausführungsform 7 zeigt. In 12 handelt es sich bei den gleichen Bezugszeichen wie jenen in 1 verwendeten um die gleichen oder äquivalente Bereiche und Komponenten wie jene dort gezeigten. Bei der vorliegenden Ausführungsform ist ferner ein Kühlkörper oder eine Wärmesenke 16 an der Halbleitereinheit 100 gemäß Ausführungsform 1 angeordnet, auf die als ein Halbleitermodul 200 Bezug genommen wird.
  • Wie in 12 gezeigt, weist das Halbleitermodul 200 bei der vorliegenden Ausführungsform eine Struktur auf, bei welcher der Kühlkörper 16 durch ein (nicht dargestelltes) Silikonfett auf der Metallfolie 22 des Isolationssubstrats 2 der Halbleitereinheit 100 angebracht ist.
  • Der Anschlussblock 6, der mit den Anschlüssen 1a des Leiterrahmens 1 verbunden wird, ist auf der einen Seite des Formabdichtungsharzes 10 angeordnet, während sich die Anschlüsse 1b des Leiterrahmens 1 aus der anderen Seite heraus erstrecken. Der Anschlussblock 6 ist so angeordnet, dass die sekundären Anschlüsse 7b des Anschlussbereichs 7 zu einem Raum außerhalb eines oberen Bereichs des Formabdichtungsharzes 10 hin freiliegen.
  • Hierbei ist die Schaltung so ausgebildet, dass die Anschlüsse 1a als Hauptanschlüsse dienen, die mit der Hauptschaltung verbunden sind, die eine hohe Spannung aufweist, und die Anschlüsse 1b als Steueranschlüsse dienen, die mit der Steuerschaltung verbunden sind, die eine niedrige Spannung aufweist.
  • Außerdem sind der Anschlussblock 6 und der Halbleiterchip 3 bei dieser Struktur in einer ähnlichen Weise wie bei der Ausführungsform 1 integral geformt und abgedichtet, so dass es dadurch möglich ist, die Abmessungen der Halbleitereinheit 100 zu reduzieren, während die Isolation zwischen den Anschlüssen sichergestellt ist. Des Weiteren weist der Anschlussblock 6, der mit den Anschlüssen 1a des mit der Hauptschaltung verbundenen Leiterrahmens 1 verbunden ist, eine Struktur auf, bei der die sekundären Anschlüsse 7b der Anschlussbereiche 7 zu einem Raum außerhalb eines oberen Bereichs des Formabdichtungsharzes 10 hin freiliegen.
  • Dadurch wird bewirkt, dass eine Kriechentladung zwischen den Anschlüssen und dem Kühlkörper 16 im Vergleich zu einem Fall in geringerem Maße auftritt, in dem sich die Hauptanschlüsse, die eine hohe Spannung aufweisen, aus der seitlichen Fläche des Formabdichtungsharzes 10 heraus erstrecken. Daher entsteht keine Notwendigkeit, die Abstände zwischen den Anschlüssen und dem Kühlkörper 16 zur Sicherstellung der Isolation zu vergrößern, was zu einer Reduktion der Abmessungen des Halbleitermoduls 200 führt.
  • Wenngleich als ein Beispiel für das Isolationssubstrat 2 bei den Ausführungsformen 1 bis 7 ein Isolationsflächenkörper gezeigt ist, der eine Isolationsschicht 21 mit einer darauf laminierten Metallfolie 22 aufweist, kann für das Isolationssubstrat 2 auch ein Isolationssubstrat verwendet werden, bei dem es sich um ein keramisches Substrat mit einer darauf ausgebildeten Schaltungsstruktur handelt. In diesem Fall werden die Anschlüsse des Leiterrahmens 1 und die Schaltungsstruktur des Isolationssubstrats mittels Ultraschallbonding, Laserbestrahlung oder dergleichen verbunden.
  • Stattdessen können sie auch mittels Reflow-Lötprozessen oder dergleichen verbunden werden. Durch Verwenden eines Isolationssubstrats kann die Wärmeabführung von der Halbleitereinheit 100 verbessert werden. Als Keramik für das Isolationssubstrat kann Siliciumdioxid, Aluminiumnitrid, Siliciumnitrid oder dergleichen verwendet werden.
  • Bei den Ausführungsformen 1 bis 7 ist der Anschlussblock 6 auf der einen Seite des Formabdichtungsharzes 10 angeordnet. Stattdessen kann auch eine Mehrzahl der Anschlussblöcke 6 angebracht sein: zum Beispiel können die Anschlussblöcke auf zwei Seiten angeordnet sein, die einander gegenüberliegen.
  • Bei den Ausführungsformen 1 bis 7 sind die Trennplatten 15 an dem Anschlussblock 6 angeordnet; wenn die Isolation sichergestellt ist, werden jedoch sämtliche Trennplatten weggelassen, oder es wird ein Teil der Trennplatten weggelassen.
  • Bezugszeichenliste
    • 100
    Halbleitereinheit
    200
    Halbleitermodul
    1
    Leiterrahmen
    1a
    Anschluss
    1b
    Anschluss
    2
    Isolationssubstrat
    21
    Isolationsschicht
    22
    Metallfolie
    3
    Halbleiterchip
    41
    Lotschicht
    42
    Lotschicht
    5
    Leitungsdraht
    6
    Anschlussblock
    7
    Anschlussbereich
    7a
    primärer Anschluss
    7b
    sekundärer Anschluss
    8
    Basis
    81
    horizontaler Bereich
    82
    Trennwand
    9
    Verbindungselement
    10
    Formabdichtungsharz
    11
    Stufe
    12
    Steuerungs-Leiterplatte
    15
    Trennplatte
    16
    Kühlkörper
    18
    Formkörper
    19
    Formkörper

Claims (8)

  1. Halbleitereinheit (100), die Folgendes aufweist: - ein Isolationssubstrat (2); - einen Leiterrahmen (1), der auf dem Isolationssubstrat (2) montiert ist; - einen Halbleiterchip (3), der auf dem Leiterrahmen (1) montiert ist; - ein Formabdichtungsharz (10), welches das Isolationssubstrat (2), den Leiterrahmen (1) und den Halbleiterchip (3) integral formt und abdichtet; - einen leitfähigen Anschlussbereich (7), dessen eines Ende mit dem Leiterrahmen (1) innerhalb des Formabdichtungsharzes (10) verbunden ist und dessen anderes Ende zu einem Raum außerhalb des Formabdichtungsharzes (10) hin freiliegt, so dass es mit einem externen Leitungsdraht (5) zu verbinden ist; und - einen Anschlussblock (6), der eine isolierende Basis (8) aufweist, die sich teilweise in Kontakt mit dem Formabdichtungsharz (10) befindet und den Anschlussbereich (7) trägt, wobei die Basis (8) einen horizontalen Bereich (81), in den der Anschlussbereich (7) eingepasst ist, sowie eine Trennwand (82) aufweist, die an einem Ende des horizontalen Bereichs (81) nach oben ragt, wobei ein höchster Bereich des Anschlussbereichs (7) niedriger als ein höchster Bereich des Formabdichtungsharzes (10) ist.
  2. Halbleitereinheit (100) nach Anspruch 1, wobei der Anschlussbereich (7) einen Einsetzschlitz (71) aufweist und der Leiterrahmen (1) zwecks einer Verbindung in den Einsetzschlitz (71) eingesetzt ist.
  3. Halbleitereinheit nach einem der Ansprüche 1 bis 2, wobei in der Basis (8) eine Nut (820) ausgebildet ist und die Nut (820) mit dem Formabdichtungsharz (10) gefüllt ist.
  4. Halbleitereinheit (100) nach einem der Ansprüche 1 bis 3, wobei der Anschlussblock (6) eine Mehrzahl von Anschlussbereichen (7) aufweist und zumindest einer der Mehrzahl der Anschlussbereiche (7) durch eine Trennplatte (15) abgetrennt ist.
  5. Halbleitereinheit (100) nach einem der Ansprüche 1 bis 4, wobei der Leiterrahmen (1) so angeordnet ist, dass er aus der Oberseite des Formabdichtungsharzes (10) hervorsteht.
  6. Halbleitereinheit (100) nach einem der Ansprüche 1 bis 5, wobei das andere Ende des Anschlussbereiches (7), das mit einem externen Leitungsdraht (5) zu verbinden ist, zu einem Raum außerhalb einer seitlichen Fläche des Formabdichtungsharzes (10) hin freiliegt.
  7. Halbleitereinheit (100) nach einem der Ansprüche 1 bis 6, wobei sich der Leiterrahmen (1) aus dem Formabdichtungsharz (10) nach außen erstreckt und mit einer Steuerungs-Leiterplatte (12) verbunden ist, die einer Seite gegenüberliegend angeordnet ist, auf welcher der Halbleiterchip (3) montiert ist.
  8. Halbleitermodul (200), das Folgendes aufweist: - eine Halbleitereinheit (100) nach einem der Ansprüche 1 bis 7; und - einen Kühlkörper (16), der an einer Rückseite einer Fläche angebracht ist, auf welcher der Halbleiterchip (3) der Halbleitereinheit (100) montiert ist.
DE112018003850.5T 2017-07-28 2018-01-23 Halbleitereinheit und halbleitermodul Active DE112018003850B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-146182 2017-07-28
JP2017146182 2017-07-28
PCT/JP2018/001939 WO2019021507A1 (ja) 2017-07-28 2018-01-23 半導体装置及び半導体モジュール

Publications (2)

Publication Number Publication Date
DE112018003850T5 DE112018003850T5 (de) 2020-04-09
DE112018003850B4 true DE112018003850B4 (de) 2023-04-27

Family

ID=65040494

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112018003850.5T Active DE112018003850B4 (de) 2017-07-28 2018-01-23 Halbleitereinheit und halbleitermodul

Country Status (5)

Country Link
US (1) US11322430B2 (de)
JP (1) JP6769556B2 (de)
CN (1) CN110998832B (de)
DE (1) DE112018003850B4 (de)
WO (1) WO2019021507A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022119564A1 (de) 2022-08-04 2024-02-15 Infineon Technologies Ag Formgegossenes leistungshalbleitermodul und verfahren zur herstellung desselben

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140299982A1 (en) 2012-02-13 2014-10-09 Panasonic Corporation Semiconductor device and method of manufacturing the same
JP2015510488A (ja) 2012-02-22 2015-04-09 シー・ジー・アイ・インターナショナル・リミテッド 耐火性の複層ガラスユニット
JP2015207582A (ja) 2014-04-17 2015-11-19 三菱電機株式会社 電力半導体装置およびその製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10150069A (ja) * 1996-11-21 1998-06-02 Sony Corp 半導体パッケージ及びその製造方法
JPH1117071A (ja) 1997-06-23 1999-01-22 Hitachi Ltd 半導体装置
JP2001024137A (ja) * 1999-07-09 2001-01-26 Shinko Electric Ind Co Ltd リードフレーム及び半導体装置
CN101740560B (zh) * 2003-04-01 2012-11-21 夏普株式会社 发光装置、背侧光照射装置、显示装置
JP4391959B2 (ja) * 2005-03-24 2009-12-24 三菱電機株式会社 電力変換装置
JP4634498B2 (ja) * 2008-11-28 2011-02-16 三菱電機株式会社 電力用半導体モジュール
US8643188B2 (en) * 2011-06-03 2014-02-04 Infineon Technologies Ag Connecting system for electrically connecting electronic devices and method for connecting an electrically conductive first connector and electrically conductive second connector
JP5895220B2 (ja) * 2012-05-15 2016-03-30 パナソニックＩｐマネジメント株式会社 半導体装置の製造方法
CN104285294B (zh) * 2012-05-22 2016-11-09 松下知识产权经营株式会社 半导体装置及该半导体装置的制造方法
JP2015076488A (ja) 2013-10-08 2015-04-20 株式会社デンソー 半導体装置及びその製造方法
JP6451117B2 (ja) * 2014-04-01 2019-01-16 富士電機株式会社 半導体装置の製造方法および半導体装置
WO2016125674A1 (ja) * 2015-02-02 2016-08-11 株式会社村田製作所 半導体モジュールおよび半導体モジュールの製造方法
WO2016199306A1 (ja) * 2015-06-12 2016-12-15 三菱電機株式会社 端子台付きパワーモジュールおよび端子台付きパワーモジュールの製造方法
EP3217774B1 (de) * 2016-03-08 2018-06-13 ABB Schweiz AG Halbleitermodul
JP6621714B2 (ja) * 2016-07-01 2019-12-18 三菱電機株式会社 半導体装置
JP6689708B2 (ja) * 2016-08-10 2020-04-28 ルネサスエレクトロニクス株式会社 電子装置
DE102016120778B4 (de) * 2016-10-31 2024-01-25 Infineon Technologies Ag Baugruppe mit vertikal beabstandeten, teilweise verkapselten Kontaktstrukturen
WO2018100600A1 (ja) * 2016-11-29 2018-06-07 三菱電機株式会社 半導体装置、制御装置および半導体装置の製造方法
WO2018202615A1 (en) * 2017-05-02 2018-11-08 Abb Schweiz Ag Resin encapsulated power semiconductor module with exposed terminal areas
JP7155803B2 (ja) * 2018-09-21 2022-10-19 株式会社デンソー 回転角センサおよび回転角センサの製造方法
JP6992913B2 (ja) * 2018-11-05 2022-01-13 富士電機株式会社 リードフレーム配線構造及び半導体モジュール

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140299982A1 (en) 2012-02-13 2014-10-09 Panasonic Corporation Semiconductor device and method of manufacturing the same
JP2015510488A (ja) 2012-02-22 2015-04-09 シー・ジー・アイ・インターナショナル・リミテッド 耐火性の複層ガラスユニット
JP2015207582A (ja) 2014-04-17 2015-11-19 三菱電機株式会社 電力半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPWO2019021507A1 (ja) 2019-11-07
US20200176361A1 (en) 2020-06-04
CN110998832B (zh) 2023-10-13
CN110998832A (zh) 2020-04-10
US11322430B2 (en) 2022-05-03
JP6769556B2 (ja) 2020-10-14
WO2019021507A1 (ja) 2019-01-31
DE112018003850T5 (de) 2020-04-09

Similar Documents

Publication Publication Date Title
DE102009032973B4 (de) Leistungshalbleitervorrichtung
DE102007049481B4 (de) Verfahren zur Herstellung eines Leistungshalbleiterbauelementes
DE112012007339B3 (de) Halbleitermodul und Verfahren zur Herstellung des Halbleitermoduls
DE10310809B4 (de) Leistungshalbleitereinrichtung
DE69326318T2 (de) Verpackung für elektronische komponenten
DE10218071B4 (de) Kondensatormodul und dieses verwendende Halbleitereinrichtung
DE112013001612B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE112015000139B4 (de) Halbleitermoduleinheit und Halbleitermodul
DE69216016T2 (de) Halbleiteranordnung
DE102011082781B4 (de) Halbleitervorrichtung mit einer plattenelektrode zum verbinden einer mehrzahl an halbleiterchips
DE112006001663T5 (de) Halbleiterchip-Gehäuse und Verfahren zur Herstellung desselben
AT514085A4 (de) Leistungsmodul
EP0427143A2 (de) Leistungshalbleitermodul
DE112014005415T5 (de) Leistungsmodul und Verfahren zum Herstellen eines Leistungsmoduls
DE102008008141A1 (de) Leistungshalbleitermodul und Verfahren zu seiner Herstellung
DE102015101146B4 (de) Halbleitervorrichtung mit mehreren Kontaktclips, Multiclip-Verbindungselement und Verfahren zum Herstellen derselben
DE102004060935B4 (de) Leistungshalbleitervorrichtung
DE102016208029A1 (de) Halbleitervorrichtung
DE102015224422A1 (de) Elektronische Schaltungseinheit
DE102014104856A1 (de) Explosionsgeschütztes Leistungshalbleitermodul
DE102017210589A1 (de) Halbleitervorrichtung
DE112018006370B4 (de) Halbleitereinrichtung
DE112018001741T5 (de) Halbleiteranordnung Verfahren zu dessen Herstellung undLeistungswandlervorrichtung
DE102020130612A1 (de) Package mit einem elektrisch isolierenden Träger und mindestens einer Stufe auf dem Verkapselungsmittel
DE102017120747A1 (de) SMD-Gehäuse mit Oberseitenkühlung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final