CN107112319A - 功率模块 - Google Patents

功率模块 Download PDF

Info

Publication number
CN107112319A
CN107112319A CN201580071664.XA CN201580071664A CN107112319A CN 107112319 A CN107112319 A CN 107112319A CN 201580071664 A CN201580071664 A CN 201580071664A CN 107112319 A CN107112319 A CN 107112319A
Authority
CN
China
Prior art keywords
semiconductor chip
leg
length
bottom plate
adjacent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580071664.XA
Other languages
English (en)
Other versions
CN107112319B (zh
Inventor
山下志郎
高木佑辅
志村隆弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Automotive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Automotive Systems Ltd filed Critical Hitachi Automotive Systems Ltd
Publication of CN107112319A publication Critical patent/CN107112319A/zh
Application granted granted Critical
Publication of CN107112319B publication Critical patent/CN107112319B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/1713—Square or rectangular array
    • H01L2224/17132—Square or rectangular array being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

本发明的功率模块具备底板、第一半导体芯片、第二半导体芯片和第三半导体芯片，第一半导体芯片的第三边或第四边中的至少一方与底板的侧端相邻地配置，在从第一半导体芯片的第一边到第二半导体芯片的一条边的距离的1/2的距离、从第一半导体芯片的第二边到第三半导体芯片的一条边的距离的1/2的距离、和从与底板的侧端相邻地配置的第一半导体芯片的第三边或第四边到底板的侧端的距离中，在距离最短处的边形成的第一半导体芯片的焊脚的长度形成为最短。

Description

功率模块
技术领域
本发明涉及具备功率用的半导体芯片的功率模块。
背景技术
在混合动力车或插电式混合动力车、电动汽车等车辆中，搭载有动力驱动用的高电压蓄电池、和用于将高电压蓄电池的直流高电压输出电力转化为交流高电压输出并驱动电动机的逆变器等。逆变器具备内置功率用的半导体芯片的功率模块。
作为功率模块，已知在与散热板热耦合的一对导体板之间安装有半导体芯片的结构。另外，已知将导体板兼用作散热板的功率模块。半导体芯片具有一面和与一面相对的另一面，在被夹在一对导体板之间的状态下，半导体芯片的一面和另一面分别与一对导体板的一方或另一方焊接。也存在为了高安装密度化，而在一对导体板之间安装有多个半导体芯片的情况。另外，也有在一对导体板之间的半导体芯片的周围填充密封树脂的情况(例如，参考专利文献1)。
在先技术文献
专利文献
专利文献1：日本特开2005-244166号公报
发明内容
发明要解决的课题
为了高安装密度化，要求进一步减小导体板上安装的半导体芯片之间的距离或者半导体芯片与导体板的周围轮廓的距离。但是，在现有技术中，半导体芯片彼此之间的距离、以及半导体芯片与导体板的周围轮廓的距离全部相等。因此，即使在部分的半导体芯片彼此之间的距离、以及半导体芯片与导体板的周围轮廓的距离小于规定距离时，也可能导致因焊料从将半导体芯片与导体板接合的焊脚的形成区域溢出而使得半导体芯片彼此之间短路，或者焊料从导体板的周围轮廓从焊脚的形成区域溢出。一旦焊脚的形成区域的焊料从导体板的周围轮廓溢出，就会与其他部件之间发生短路，或者溢出的焊料剥落而成为导电性异物，成为引起故障或性能降低的主要原因。
用于解决课题的手段
根据本发明的第一方式，功率模块包括：底板；具有四条边的第一半导体芯片；具有包括与上述第一半导体芯片的第一边相邻地配置的一条边在内的四条边、焊接在上述底板上的第二半导体芯片；和具有包括与上述第一半导体芯片的第二边相邻地配置的一条边在内的四条边、焊接在上述底板上的第三半导体芯片。上述第一半导体芯片的第三边或第四边中的至少一方与上述底板的侧端相邻地配置。上述功率模块以如下方式形成：在从上述第一半导体芯片的第一边到上述第二半导体芯片的上述一条边的距离的1/2的距离、从上述第一半导体芯片的第二边到上述第三半导体芯片的上述一条边的距离的1/2的距离、和从与上述底板的上述侧端相邻地配置的上述第一半导体芯片的上述第三边或上述第四边到上述底板的侧端的距离中，在距离最短处的边形成的上述第一半导体芯片的焊脚的长度最短。
发明效果
根据本发明，能够抑制因焊料从焊脚形成区域溢出而导致半导体芯片短路、或从底板的侧端溢出的情况。
附图说明
图1是表示本发明的功率模块的一个实施方式的外观立体图。
图2是图1所示的功率模块的II-II线截面图。
图3是表示半导体芯片的安装结构的俯视示意图。
图4是图2的区域IV的放大截面图，是图3的IV-IV线截面图。
图5是用于说明焊脚表面积的增加量与焊脚形成区域的长度的关系的图，(a)是用于表示半导体芯片的焊接结构的基准的截面图，(b)是表示焊脚表面积增加量与焊脚形成区域的长度的关系的特性图。
图6表示本发明的实施方式2，是功率模块中设置的半导体芯片的安装结构的俯视示意图。
图7是图6的VII-VII线截面图。
图8表示本发明的实施方式3，是功率模块中设置的半导体芯片的安装结构的截面图。
图9表示本发明的实施方式4，是功率模块中设置的半导体芯片的安装结构的截面图。
图10表示本发明的实施方式5，是功率模块中设置的半导体芯片的安装结构的俯视示意图。
图11是表示实施方式5的变形例的图。
图12表示本发明的实施方式6，是功率模块中设置的半导体芯片的安装结构的俯视示意图。
图13是表示实施方式6的变形例1的图。
图14是表示实施方式6的变形例2的图。
图15表示本发明的实施方式7，是功率模块中设置的半导体芯片的安装结构的俯视示意图。
图16是表示实施方式7的变形例的图。
图17是表示本发明的第一效果的图，表示本发明的实施例1中的半导体芯片之间发生短路的频度。
图18是表示本发明的第二效果的图，表示本发明的实施例2中发生焊料向框侧端溢出的频度。
具体实施方式
－实施方式1－
(功率模块的整体结构)
以下，参考图1至图4，说明本发明的功率模块的实施方式1。
图1是表示本发明的功率模块的一个实施方式的外观立体图，图2是图1所示的功率模块的II-II线截面图。
本发明的实施方式的功率模块100能够用于例如汽车中搭载的旋转电机驱动系统的车载用电力转化装置等。
功率模块100具备收容有在第一引线框101和第二引线框102之间安装的、后述的多个动力用的半导体芯片11～14(参考图3等)的模块箱体201。
模块箱体201由铝合金材料构成，例如由Al、AlSi、AlSiC、Al-C等构成，并且形成为无接缝的一体成型的罐型(以下记作CAN型)的形状。在此，CAN型是指在规定的一面具备插入口306、并且有底的大致长方体形状的容器。另外，模块箱体201是除了插入口306以外不设置开口的结构，插入口306的外周被凸缘304B包围。
通过采用这种形状的金属性的箱体，即使将模块箱体201插入流通有水或油等冷却介质的流路内，也能够由凸缘304B确保对冷却介质的密封。即，能够通过简易的结构防止冷却介质侵入模块箱体201的内部和端子部分。
模块箱体201的凸缘304B的下方，形成具有均匀地配置有翅片305的一对散热底座307的薄型的长方体形状。在各散热底座307的与凸缘304B的连接部，形成有厚度非常薄的弯曲部304A。在散热底座307的内表面与第一、第二引线框101、102之间，分别夹置安装有导热性高的绝缘片333。动力用的半导体芯片11～14在工作时放热达到高温。本实施方式的功率模块100中，半导体芯片11～14工作时的放热通过第一、第二引线框101、102扩散并传递至绝缘片333。然后，从模块箱体201所形成的散热底座307、和散热底座307上设置的翅片305向冷却介质散热。因此，能够实现高冷却性能。
半导体芯片11～14通过焊接安装在第一引线框101和第二引线框102之间，其周围被一次密封件350密封。半导体芯片11～14与第一引线框101和第二引线框102的安装结构在后文中描述。
第一引线框101具有向上方延伸出的多个引线111。各引线111的前端露出到一次密封件350的外部。即，在引线111的前端露出的状态下，第一引线框101与一次密封件350一体成形。在引线111的前端，分别通过焊接等接合有直流正/负极端子、交流端子121、和多个外部信号端子122。直流正/负极端子和交流端子121、多个外部信号端子122、以及第一引线框101的引线111，与辅助模制体380一体成形。
一体地形成有第一引线框101的一次密封件350，将与辅助模制体380一体形成的直流正/负极端子和交流端子121、多个外部信号端子122，在分别与第一引线框101的对应的引线111连接的状态下收容在模块箱体201内。在该状态下，从凸缘304B的插入口306填充二次密封件351。二次密封件351被填充在凸缘304B的内侧以及第一、第二引线框101、102的周围侧边缘与一次密封件350的间隙中。另外，二次密封件351也被填充在模块箱体201的底面与一次密封件350的下表面之间。功率模块100具有这样的结构，能够将高电压蓄电池的直流高电压输出电力转化为交流高电压输出，例如，能够发挥用于驱动电动机的逆变器的功能。
(半导体芯片的安装结构)
图3是表示半导体芯片的安装结构的俯视示意图，图4是图2的区域IV的放大截面图，是图3的IV-IV线截面图。其中，图3中表示除去了第二引线框102的状态。另外，图4中省略了引线111等图2的区域IV的外部的图示。
第一底板、即第一引线框101和第二底板、即第二引线框102，通过对金属板进行冲切加工而形成。作为金属板，能够使用铜系、铝系、铁系等的材料。优选第一、第二引线框101、102的导热率高。因此，优选导热率优异的材料，特别是铜系、铝系的材料。
第一、第二引线框101、102隔开间距地相对配置，在第一、第二引线框101、102之间配置有四个半导体芯片11～14。如图4所示，第二引线框102形成有与半导体芯片11～14分别相对的四个突出部103。四个突出部103配置为2行×2列的矩阵状。
半导体芯片11～14具有薄的长方体形状，例如由IGBT(绝缘栅型双极晶体管)构成。也可以与IGBT一同包括二极管或被动元件。各半导体芯片11～14具有图4中作为下表面的一面fL、和图4中作为上表面的另一面fU。各半导体芯片11～14的另一面fU例如形成有IGBT的集电极电极。另外，各半导体芯片11～14的一面fL形成有IGBT的发射极电极和多个控制电极。各控制电极并未图示，通过接合线与引线111连接。
各半导体芯片11～14的一面fL通过第一引线框101的第一焊料50焊接。各半导体芯片11～14的另一面fU通过第二焊料60与第二引线框102的突出部103焊接。突出部103在俯视时形成为比半导体芯片11～14略小的矩形形状。由于是各半导体芯片11～14的另一面fU与第二引线框102的突出部103焊接的结构，所以半导体芯片11～14也与突出部103同样地配置为2行×2列的矩阵状。
作为第一、第二焊料50、60的焊料材料，除了可以使用含大量Sn的Sn系之外，还可以使用Au系、Zn-Al系、Al系的焊料。另外，除了焊料材料之外，也能够使用Ag膏、Cu膏、烧制Ag、烧制Cu等含树脂的材料。在含树脂的材料中，优选粘性低的材料。
图3、图4所示的半导体芯片的安装结构，例如通过下述流程形成。
对第一引线框101供给固化成为第一焊料50的焊料原料。作为该焊料，能够使用焊料片。或者，也能够采用通过印刷形成焊料膏、或者供给熔融焊料的方法。在固化成为第一焊料50的焊料原料上载置半导体芯片11～14。向各半导体芯片11～14上供给固化成为第二焊料60的焊料原料。该焊料原料的供给能够与固化成为第一焊料50的焊料原料同样地进行。将突出部103与固化成为第二焊料60的焊料原料对位，将第二引线框102载置在固化成为第二焊料60的焊料原料上。在第一引线框101上将第二引线框2加压，同时进行加热，将各半导体芯片11～14焊接在第一、第二引线框101、102上。由此，制造图3、图4所示的半导体芯片11～14的安装结构。
接着，对半导体芯片11～14的安装结构进行更详细的说明。
(半导体芯片与第一引线框的焊接结构)
如图3、图4所示，各半导体芯片11～14并不配置在第一焊料50的中央部，而是配置在与中央部相比更接近相邻的其他半导体芯片11～14的位置。
如下所述地定义图示的距离a～d。其中，第一引线框101的四条边、即侧端E1～E4如图3所示。
将半导体芯片11与半导体芯片12之间的距离、即半导体芯片11与半导体芯片12彼此相对的边之间的距离设为a，
将半导体芯片11与半导体芯片13之间的距离、即半导体芯片11与半导体芯片13彼此相对的边之间的距离设为b，
将半导体芯片11的左边与第一引线框101的左侧的侧端E1之间的距离设为c，
将半导体芯片11的上边与第一引线框101的上侧的侧端E2之间的距离设为d。
在半导体芯片11与半导体芯片12之间，形成有半导体芯片11的焊脚51a和半导体芯片12的焊脚52a。在半导体芯片11与半导体芯片13之间，形成有第一半导体芯片11的焊脚51b和半导体芯片13的焊脚53b。
焊脚51a的长度与焊脚52a的长度相同，焊脚51b的长度与焊脚53b的长度相同。在该情况下，焊脚51a、52a的各长度必须在a/2以下，焊脚51b、53b的各长度必须在b/2以下。其中，本说明书中，焊脚的长度是如图5(a)所示从半导体芯片的边到焊脚的前端的长度l。
各半导体芯片11～14配置在第一引线框101上被大致四等分的芯片安装区域的与中央部相比更接近相邻的其他半导体芯片11～14的位置。此处，第二引线框102的4个突出部103的中心与在各芯片安装区域偏向安装的半导体芯片11～14的中心一致。距离a/2、b/2分别比距离c、d短。半导体芯片之间的距离越短、或者半导体芯片与底板的侧端的距离越短，因焊脚的溢出使得半导体芯片彼此之间短路、或焊脚从底板的侧端溢出的可能性越大。
因此，以在半导体芯片11、12各自的与其他半导体芯片12、11相邻的边形成的焊脚51a、52a的长度，比在与第一引线框101的侧端E1、E2相邻的半导体芯片11的2条边形成的焊脚51c、51d的长度短的方式形成。换言之，以焊脚51c、51d的长度比焊脚51a、52a的长度长的方式形成。由此，能够抑制因焊料从焊脚51a、52a的形成区域溢出而导致的半导体芯片11、12的短路。
同样，以在各半导体芯片11、13各自的与其他半导体芯片13、11相邻的边形成的焊脚51b、53b的长度，比在与第一引线框101的侧端E1、E2相邻的半导体芯片11的2条边形成的焊脚51c、51d的长度短的方式形成。换言之，以焊脚51c、51d的长度比焊脚51b、53b的长度长的方式形成。由此，能够抑制因焊料从焊脚51b、53b的形成区域溢出而导致的半导体芯片11、13的短路。
另外，对距离a与距离b进行比较，使在较短一方形成的焊脚的长度较短。例如，在距离a比距离b短的情况下，以焊脚51a的长度比焊脚51b的长度短的方式形成。
另外，也可以对距离c与距离d进行比较，以在较短一方形成的焊脚的长度较短的方式形成。例如，在距离c比距离d短的情况下，可以以焊脚51c的长度比焊脚51d的长度短的方式形成。
对上述实施方式中能够缩短焊脚51a、51b、52a、53b的长度的理由进行说明。
在液体的表面，由于表面张力发生作用，所以表面张力以减小表面积、即表面能减小的方式作用。因此，在表面积要增大的情况下，需要用于抵抗表面张力而增大的能量。焊料的表面积的增加量越多，为了该增加所需的能量越多。
形成焊脚时的焊料溢出是因为相对于规定的焊料体积，焊脚形成区域的长度短，导致焊料内的压强上升，焊料在焊脚形成区域膨胀而发生的。在设定形成焊脚的焊料体积相同的情况下，焊料的表面积的增加量依赖于焊脚的长度而变化。
图5表示焊脚的长度l与焊料的表面积的增加量的相关性的一例。图5(a)是用于表示半导体芯片的焊接结构的基准的截面图，图5(b)是表示焊脚表面积增加量与焊脚形成区域的长度的关系的特性图。
图5(a)所示的半导体芯片与底板的焊接结构中，芯片尺寸是10mm见方。焊料的厚度t是0.2mm。
图5(b)中的焊脚表面积增加量，是导出半导体芯片从焊料的表面下沉了0.05mm时的焊脚表面积的增加量而得到的。关于焊料表面积，假设焊脚圆弧状地膨胀。
根据图5(b)可知，焊脚形成区域的长度l越长，焊料表面积的增加量越减少。换言之，焊脚形成区域的长度l越短，焊脚的焊料表面积的增加量越增加。如上所述，焊料表面积的增加量越多，为了该增加所需要的能量越多。利用这种现象，将半导体芯片11向第一引线框101加压时，通过使焊脚形成区域的长度l较长的焊脚51c、51d的表面积增加来消耗对第一焊料50熔融的状态的焊料原料所施加的能量。由此，能够抑制焊脚形成区域的长度l较短的焊脚51a、51b的表面积增加，换言之能够抑制焊料从焊脚形成区域溢出。
参考图4，各半导体芯片11～14与突出部103同心地配置。即，半导体芯片11～14各自的四条边的各边与突出部103的四条边的各边的间隔基本相同。因此，将各半导体芯片11～14与突出部103接合的第二焊料60，在半导体芯片11～14各自的四条边的各边形成长度相同的焊脚61。
能够以焊脚61的长度比焊脚51a、51b都短的方式形成。其原因如下所述。
如上所述，对于半导体芯片11～14，在第一引线框101、第一焊料、半导体芯片11～14、第二焊料60和第二引线框102叠层的状态下，进行加热、加压而进行焊接。即，焊接时，第一焊料50和第二焊料60均成为熔融状态。该状态下，第一焊料50与第二焊料60分离地形成，但在焊脚表面积增加量与焊脚形成区域的长度的关系中，具有图5(b)所示的关系。因此，通过使焊脚形成区域的长度l较长的焊脚51c、51d和51a、51b的表面积增加而消耗对第一、第二焊料50、60熔融的状态的焊料原料所施加的能量。由此，能够抑制焊脚形成区域的长度l较短的焊脚61的表面积增加，换言之能够抑制焊料从焊脚形成区域溢出。
其中，焊脚61的长度不一定必须比焊脚51a、51b的长度都短。
另外，以上对半导体芯片11进行了说明，但关于半导体芯片12～14也与半导体芯片11的情况相同。即，在各半导体芯片12～14中，也以在与其他半导体芯片11～14相邻的边形成的焊脚的长度比在与第一引线框101的侧端E1～E4相邻的边形成的焊脚的长度短的方式形成。
根据上述实施方式，能够实现下述效果。
(1)将半导体芯片11～14分别用第一焊料50焊接在第一引线框101上。在各半导体芯片11～14中，以在与第一引线框101的侧端E1～E4相邻的边形成的焊脚的长度比在与其他半导体芯片11～14相邻的边形成的焊脚的长度长的方式形成。
因此，能够抑制焊料从在各半导体芯片11～14的、与其他半导体芯片11～14相邻的边形成的焊脚的形成区域溢出，防止半导体芯片11～14彼此之间发生短路。
―实施方式2―
图6表示本发明的实施方式2，是功率模块中设置的半导体芯片的安装结构的俯视示意图，图7是图6的VII-VII线截面图。
实施方式2中，第一、第二引线框101、102、半导体芯片11～14、以及第一、第二焊料50、60是与实施方式1相同的部件。实施方式2与实施方式1的不同点在于，半导体芯片11～14分别配置在与第一焊料50的中央部相比更接近第一引线框101的各角部的位置。
即，使实施方式2中的距离a、b、c、d的定义与实施方式1相同时，成为下述结构。
以半导体芯片11为一例进行说明。以在与第一引线框101的侧端E1、E2相邻的2条边形成的焊脚51c、51d的长度，比在半导体芯片11的与其他半导体芯片12相邻的边形成的焊脚51a的长度、和在半导体芯片12的与其他半导体芯片11相邻的边形成的焊脚52a的长度短的方式形成。换言之，以在各半导体芯片11、12形成的焊脚51a、52a的长度，比在半导体芯片11的2条边形成的焊脚51c、51d的长度长的方式形成。由此，能够抑制焊料从焊脚51c、51d的形成区域向第一引线框101的侧端E1、E2溢出。
同样，以在与第一引线框101的侧端E1、E2相邻的半导体芯片11的2条边形成的焊脚51c、51d的长度，比在半导体芯片11的与其他半导体芯片13相邻的边形成的焊脚51b、和在半导体芯片13的与其他半导体芯片11相邻的边形成的焊脚53b的长度短的方式形成。换言之，以在各半导体芯片11、13形成的焊脚51b、53b的长度，比在半导体芯片11的2条边形成的焊脚51c、51d的长度长的方式形成。由此，能够抑制焊料从焊脚51c、51d的形成区域向第一引线框101的侧端E1、E2溢出。
另外，对距离c与距离d进行比较，使在较短一方形成的焊脚的长度较短。例如，在距离c比距离d短的情况下，以焊脚51c的长度比焊脚51d的长度短的方式形成。
另外，也可以对距离a与距离b进行比较，使在较短一方形成的焊脚的长度较短。例如，在距离a比距离b短的情况下，可以以焊脚51a的长度比焊脚51b的长度短的方式形成。
另外，关于半导体芯片12～14，从半导体芯片12～14各自的各边到相邻的其他半导体芯片11～14的各边的距离a的1/2、距离b的1/2、与从半导体芯片12～14各自的各边到第一引线框101的侧端E1～E4的距离c、d的关系，也与半导体芯片11的情况相同。另外，在半导体芯片12～14各自的各边形成的焊脚的长度，与在半导体芯片11的各边形成的焊脚是同样的。即，关于半导体芯片12～14，也以在与第一引线框101的侧端E1～E4相邻的边形成的焊脚的长度，比在与其他半导体芯片11～14相邻的边形成的焊脚的长度短的方式形成。
根据实施方式2能够实现下述效果。
(1)将半导体芯片11～14用第一焊料50焊接在第一引线框101上。在各半导体芯片11～14各自中，以在与其他半导体芯片11～14相邻的边形成的焊脚的长度，比在与第一引线框101的侧端相邻的边形成的焊脚的长度长的方式形成。
因此，能够抑制焊料从在各半导体芯片11～14的、与第一引线框101的侧端相邻的边形成的焊脚的形成区域向第一引线框101的侧端溢出。
―实施方式3―
图8表示本发明的实施方式3，是功率模块中设置的半导体芯片的安装结构的截面图。图8是与功率模块的实施方式1的图4对应的区域的图。
实施方式3的功率模块100中，在第二引线框102的、与第一引线框101相对的内表面102a形成有凹部102b，这一点与实施方式1不同。实施方式3的功率模块100的其他结构与实施方式1相同。
如实施方式1中的说明，焊脚51c、51d在与第一引线框101的侧端E1、E2相邻的边形成，以其长度比在半导体芯片11、12各自的、与其他半导体芯片12、11相邻的边形成的焊脚51a、52a的长度长的方式形成。因此，焊料容易从焊脚51c、51d的形成区域溢出。
在实施方式3中，在第二引线框102的内表面102a的、焊脚51c、52c相对的部分形成有凹部102b。图8中对第二引线框102的侧端E1、E3进行了说明，但对于侧板E2、E4也同样形成有凹部102b。如上所述，焊脚形成区域的长度较长时焊料容易溢出。因此，有时焊料从焊脚形成区域的长度较长的焊脚51c、52c、51d、52的形成区域溢出而与第二引线框102接触，第一、第二引线框101、102短路。在实施方式3中，与焊料容易溢出的部位对应地在第二引线框102形成凹部102b，所以能够防止第一、第二引线框101、102短路。
实施方式3中的其他结构与实施方式1相同，因此能够实现与实施方式1的效果(1)相同的效果。
另外，如上所述，在实施方式3中，在与在半导体芯片11～14的各边形成的焊脚中、与第一引线框101相邻的边形成的焊脚即较长的焊脚相对的第二引线框102的部分形成有凹部102b。因此，即使在焊料从较长的焊脚的形成区域溢出的情况下，也能够防止第一、第二引线框101、102的短路。
―实施方式4―
图9表示本发明的实施方式4，是功率模块中设置的半导体芯片的安装结构的截面图。图9是与功率模块的实施方式2的图7对应的区域的图。
实施方式4的功率模块100，在第二引线框102上，在与第一引线框101相对的内表面102a形成有凹部102c，这一点与实施方式2不同。实施方式4的功率模块100的其他结构与实施方式2相同。
如实施方式2中的说明，焊脚51a、52a分别在半导体芯片11、12的、与其他半导体芯片12、11相邻的边形成，以其长度比半导体芯片11的、与第一引线框101的侧端E1、E2相邻的边形成的焊脚51c、51d的长度长的方式形成。因此，焊料容易从焊脚51a、52a的形成区域溢出。
在实施方式4中，在第二引线框102的内表面102a的、与焊脚51a、52a相对的部分形成有凹部102c。图9中对半导体芯片11、12之间的焊脚51a、52a进行了说明，但在与半导体芯片11、13之间的焊脚、半导体芯片12、14之间的焊脚、半导体芯片13、14之间的焊脚分别相对的部分也形成有凹部102c。因此，能够防止焊料从焊脚51a、52a的形成区域溢出而与第二引线框102接触，能够防止第一、第二引线框101、102发生短路。
实施方式4中的其他结构与实施方式2相同，因此能够实现与实施方式2的效果(1)相同的效果。
另外，如上所述，在实施方式4中，在与在各半导体芯片11～14各自的各边形成的焊脚中、在与其他半导体芯片11～14相邻的边形成的焊脚即较长的焊脚相对的第二引线框102上形成有凹部102c。因此，即使在较长的焊脚溢出的情况下，也能够防止第一、第二焊脚101、102的短路。
―实施方式5―
图10表示本发明的实施方式5，是功率模块中设置的半导体芯片的安装结构的俯视示意图。
实施方式5的功率模块100具备直线状排列的3个半导体芯片21～23。固定各半导体芯片21～23的第一焊料50，在俯视时具有排列方向、即左右方向的长度比与其正交的方向、即上下方向的长度长的矩形形状。各半导体芯片21～23在俯视时是正方形。各半导体芯片21～23配置在第一焊料50的左右方向和上下方向的大致中央部。
图示的距离a～d如下定义。
将从半导体芯片21的、与半导体芯片22相邻的边到半导体芯片22的与半导体芯片21相邻的边的距离设为a，
将从半导体芯片21的、与半导体芯片23相邻的边到半导体芯片23的与半导体芯片21相邻的边的距离设为b，
将从半导体芯片21的、与第一引线框101的下方侧的侧端E4相邻的边到第一引线框101的下方侧的侧端E4的距离设为c，
将从半导体芯片21的、与第一引线框101的上方侧的侧端E2相邻的边到第一引线框101的上方侧的侧端E2的距离设为d。
在实施方式5中，距离a/2、b/2分别比距离c、d短。
以在半导体芯片21、22各自的、与其他半导体芯片22、21相邻的边形成的焊脚51a、52a的长度，比在与第一引线框101的侧端E2、E4相邻的半导体芯片21的边形成的焊脚51c、51d的长度短的方式形成。换言之，以在半导体芯片21形成的焊脚51c、51d的长度，比在半导体芯片21、22分别形成的焊脚51a、52a的长度长的方式形成。由此，能够抑制因焊料从焊脚51a、52a的形成区域溢出而导致的半导体芯片21、22的短路。
同样，以在各半导体芯片21、23各自的、与其他半导体芯片23、21相邻的边形成的焊脚51b、53b的长度，比在与第一引线框101的侧端E2、E4相邻的半导体芯片21的边形成的焊脚51c、51d的长度短的方式形成。换言之，以在各半导体芯片21形成的焊脚51c、51d的长度，比在半导体芯片21、23形成的焊脚51b、53b的长度长的方式形成。由此，能够抑制因焊料从焊脚51b、53b的形成区域溢出而导致的半导体芯片21、23的短路。
另外，对距离a与距离b进行比较，使在较短一方形成的焊脚的长度较短。例如，在距离a比距离b短的情况下，使焊脚51a的长度比焊脚51b的长度短。
另外，也可以对距离c与距离d进行比较，使在较短一方形成的焊脚的长度较短。例如，在距离c比距离d短的情况下，可以使焊脚51c的长度比焊脚51d的长度短。
在实施方式5中，以在半导体芯片21的、与第一引线框101的侧端E2、E4相邻的边形成的焊脚51c、51d的长度，比在与其他半导体芯片22、23相邻的边形成的焊脚51a、51b的长度长的方式形成。
因此，与实施方式1的效果(1)同样，能够抑制焊料从在半导体芯片21的、与半导体芯片22、23相邻的边形成的焊脚51a、51b的形成区域溢出，能够防止半导体芯片21～23短路。
另外，在实施方式5中，也可以与实施方式3(参考图8)所示的同样，可以在第二引线框102的内表面102a形成凹部102b。即，可以在各半导体芯片21～23的、与第一引线框101的侧端E2、E4相邻的边形成的焊脚51c、51d所对应的第二引线框102的内表面102a的部分，形成凹部102b。
―实施方式5的变形例―
图11是图10所示的实施方式5的变形例。
在图11所示的变形例中，半导体芯片21～23排列了2列。
在各列配置的半导体芯片21的各边形成的焊脚51a～51d的彼此的长度关系，与对于图10说明的关系相同。因此，实施方式5的变形例能够实现与实施方式5同样的效果。
半导体芯片21～23也可以形成为3列以上。
另外，还可以使在各列配置的半导体芯片21～23的数量为4个以上。
―实施方式6―
图12表示本发明的实施方式6，是功率模块中设置的半导体芯片的安装结构的俯视示意图。
实施方式6的功率模块100也与实施方式5同样，具备直线状排列的3个半导体芯片21～23。但是，各半导体芯片21～23配置在离开第一焊料50的中央部的位置。
在图示的距离a～d的定义与实施方式5相同时，在实施方式6中，距离b/2、c分别比距离a、d短。另外，距离b/2与距离c基本相等，距离a与距离d基本相等。
在各半导体芯片21、23各自的、与其他半导体芯片23、21相邻的边形成的焊脚51b、53b的长度，与在半导体芯片21的、与第一引线框101的侧端E4相邻的边形成的焊脚51c的长度基本相同。在半导体芯片21的、与半导体芯片22相邻的边形成的焊脚51a的长度，与在半导体芯片21的、与第一引线框101的侧端E2相邻的边形成的焊脚51d的长度基本相同。以在半导体芯片21、23分别形成的焊脚51b、53b的长度和在半导体芯片21形成的焊脚51c的长度，比在半导体芯片21形成的焊脚51a、51d的长度短的方式形成。
换言之，以在半导体芯片21形成的焊脚51a、51d的长度，比在半导体芯片21、23分别形成的焊脚51b、53b的长度和在半导体芯片21形成的焊脚51c的长度长的方式形成。另外，在半导体芯片22的、与半导体芯片21相邻的边形成的焊脚52a的长度，与焊脚51b、53b的长度基本相同。
在实施方式6中，以在半导体芯片21形成的焊脚51a、51d的长度，比在半导体芯片21与半导体芯片23之间形成的焊脚51b、53b的长度长的方式形成。因此，能够防止半导体芯片21与23因焊脚51b、53b而发生短路。另外，以在半导体芯片21形成的焊脚51a、51d的长度，比在半导体芯片21形成的焊脚51c的长度长的方式形成。因此，能够抑制焊料从在半导体芯片21形成的焊脚51c的形成区域向第一引线框101的侧端E4溢出。
另外，在实施方式6中，也可以如实施方式3、4(参考图8、图9)所示，在第二引线框102的内表面102a形成凹部102b或102c。即，也可以在半导体芯片21的、与半导体芯片22相邻的边形成的焊脚51a和与第一引线框101的侧端E2、E4相邻的边形成的焊脚51d所对应的第二引线框102的内表面102a的部分形成凹部102c、102b。另外，还可以在半导体芯片22、23各自的、与第一引线框101的侧端E1和E2、或E2和E3相邻的边所对应的第二引线框102的内表面102a形成凹部102b。
―实施方式6的变形例1―
图13是表示图12中所示的实施方式6的第一变形例的图。
在图13中，图12所示的半导体芯片21～23排列了2列。在图13所示的实施方式6的变形例1中，相邻的半导体芯片21～23之间或与第一引线框101的侧端E1～E4的距离a～d的相互关系，在第一列和第二列都与图12所示的实施方式6相同。另外，在半导体芯片21～23各自的四条边形成的焊脚(51a～51d、52a、53b等)的长度的相互关系，也在第一列和第二列都与图12所示的实施方式6相同。因此，在变形例1中，也能够实现与图12所示的实施方式6同样的效果。
另外，半导体芯片21～23也可以形成为3列以上。另外，还可以使在各列配置的半导体芯片21～23的数量在4个以上。
―实施方式6的变形例2―
图14是表示图12中所示的实施方式6的变形例2的图。
在图14中，图12所示的半导体芯片21～23也排列了2列。但是，与图13所示的第一变形例不同，第二列半导体芯片21～23以分别相对于第一列半导体芯片21～23上下反转的状态配置。
在图14所示的实施方式6的变形例2中，相邻的半导体芯片21～23之间或与第一引线框101的侧端E1～E4的距离a～d的相互关系，在第一列和第二列都与图12所示的实施方式6相同。另外，在半导体芯片21～23各自的四条边形成的焊脚(51a～51d、52a、53b等)的长度的相互关系，也在第一列和第二列都与图12所示的实施方式6相同。因此，在变形例2中，也能够实现与图12所示的实施方式6同样的效果。
另外，在图14中，也可以交替地追加第一列和第二列的半导体芯片21～23的配置，成为3列以上。另外，也可以使在各列配置的半导体芯片21～23的数量在4个以上。
―实施方式7―
图15表示本发明的实施方式7，是功率模块中设置的半导体芯片的安装结构的俯视示意图。
实施方式7的功率模块100与实施方式5同样，具备直线状排列的3个半导体芯片21～23，各半导体芯片21～23配置在第一焊料50的左右方向和上下方向的大致中央部。但是，焊接各半导体芯片21～23的第一焊料50具有左右方向的长度大于上下方向的长度的矩形形状。
即，与实施方式5同样地定义距离a～d时，实施方式7具有下述结构。
从半导体芯片21的与半导体芯片22相邻的边到半导体芯片22的与半导体芯片21相邻的边的距离a，与从半导体芯片21的与半导体芯片23相邻的边到半导体芯片23的与半导体芯片21相邻的边的距离b基本相等。从半导体芯片21的与第一引线框101的侧端E2相邻的边到第一引线框101的侧端E2的距离d，与从半导体芯片21的、与第一引线框101的侧端E4相邻的边到第一引线框101的侧端E4的距离c基本相等。以距离c、d分别比距离a/2、b/2短的方式形成。
以在半导体芯片21、22各自的、与其他半导体芯片22、21相邻的边形成的焊脚51a、52a的长度，与在半导体芯片21、23各自的、与其他半导体芯片23、21相邻的边形成的焊脚51b、53b的长度基本相同地形成。以在半导体芯片21的、与第一引线框101的侧端E4和E2相邻的边形成的焊脚51c和51d的长度基本相同的方式形成。以焊脚51a、51b、52a、53b比焊脚51c、51d长的方式形成。
因此，在实施方式7中，焊脚51a、51b、52a、53b与焊脚51c、51d相比，焊料更容易从焊脚形成区域溢出。由此，能够抑制焊料从焊脚51c、51d的形成区域向第一引线框101的侧端E2、E4溢出。
其中，在实施方式7中，也可以与实施方式4(参考图9)所示的同样地在第二引线框102的内表面102a形成凹部102c。即，可以在与在半导体芯片21～23各自的、与其他半导体芯片21～23相邻的边形成的焊脚51a、51b、52a、53b所对应的第二引线框102的内表面102a的部分形成凹部102c。
―实施方式7的变形例―
图16是图15所示的实施方式7的变形例。
在图16所示的变形例中，半导体芯片21～23排列了2列。
在各列配置的半导体芯片21的各边形成的焊脚51a～51d的彼此的长度关系，与对于图15说明的关系相同。因此，实施方式7的变形例能够实现与实施方式7同样的效果。
半导体芯片21～23也可以形成为3列以上。
另外，还可以使在各列配置的半导体芯片21～23的数量在4个以上。
―效果的验证―
以下，表示本发明的实施例的效果的具体例。
[实施例1]
图17是表示本发明的第一效果的图，表示本发明的实施例1中的半导体芯片之间发生短路的频度。
实施例1具有作为实施方式1的图3和图4所示的第一、第二引线框101、102和半导体芯片11～14的焊接结构。详细而言，第一、第二引线框101、102由铜板形成。在第二引线框102上形成四个突出部103，将四个半导体芯片11～14分别与各突出部103对应地安装。各半导体芯片11～14具有10mm见方的长方体形状。将相邻的半导体芯片11～14之间各自的距离(a和b等)设为1.0mm。将各半导体芯片11～14到第一引线框101的侧端E1～E4的距离(c和d等)设为2.0mm。
将在各半导体芯片11～14的、与其他半导体芯片11～14相邻的边形成的焊脚(51a、51b、52a、53b等)的长度设为0.3mm。将在各半导体芯片11～14的、与第一引线框101的侧端E1～E4相邻的边形成的焊脚(51c、51d等)的长度设为1.0mm。焊料50使用片状的Sn3Ag0.5Cu焊料。回流焊使用真空回流焊装置，使用250℃峰值的温度曲线连接。
作为比较例1，制造如下所示的第一、第二引线框101、102和半导体芯片11～14的焊接结构。
将在各半导体芯片11～14的、与其他半导体芯片11～14相邻的边形成的焊脚(51a、51b、52a、53b等)的长度设为0.3mm。将在各半导体芯片11～14的、与第一引线框101的侧端E1～E4相邻的边形成的焊脚(51c、51d等)的长度设为0.3mm。即，将在各半导体芯片11～14的四条边形成的焊脚的长度全部设为0.3mm。
除上述以外，都与实施例1相同。
将实施例1和比较例1分别制造20个。对于实施例1和比较例1，研究半导体芯片11～14之间发生短路的个数和半导体芯片11～14中发生焊料从焊脚形成区域向第一引线框101的侧端溢出的个数。图17中示出了其结果。
在比较例1、即将在半导体芯片11～14的四条边分别形成的焊脚的长度全部设为0.3mm的安装结构中，20个中有7个发生了半导体芯片11～14彼此之间的短路。
与此相对，在实施例1、即将在各半导体芯片11～14的、与其他半导体芯片11～14相邻的边形成的焊脚(51a、51b、52a、53b等)的长度设为0.3mm，将在各半导体芯片11～14的、与第一引线框101的侧端相邻的边形成的焊脚(51c、51d等)的长度设为1.0mm的安装结构中，半导体芯片11～14彼此之间的短路在20个中为0个。
另外，在实施例1和比较例1中，半导体芯片11～14中发生焊料从焊脚向第一引线框101的侧端E1～E4溢出的个数，在20个中都为0个。
综上所述，可以确认根据本发明的实施例1，能够抑制焊料从在半导体芯片11～14的与其他半导体芯片11～14相邻的边形成的焊脚的形成区域溢出，防止半导体芯片11～14彼此之间发生短路。
[实施例2]
图18是表示本发明的第二效果的图，表示本发明的实施例2中的半导体芯片之间发生短路的频度。
实施例2具有作为实施方式2的图6和图7所示的第一、第二引线框101、102和半导体芯片11～14的焊接结构。详细而言，第一、第二引线框101、102由铜板形成。在第二引线框102上，形成四个突出部103，将四个半导体芯片11～14分别与各突出部103对应地安装。各半导体芯片11～14具有10mm见方的长方体形状。将相邻的半导体芯片11～14之间各自的距离(a和b等)设为3.0mm。将各半导体芯片11～14到第一引线框101的侧端E1～E4的距离(c和d等)设为1.0mm。
将在各半导体芯片11～14的、与其他半导体芯片11～14相邻的边形成的焊脚(51a、51b、52a、53b等)的长度设为1.0mm。将在各半导体芯片11～14的、与第一引线框101的侧端E1～E4相邻的边形成的焊脚(51c、51d等)的长度设为0.3mm。焊料50使用片状的Sn3Ag0.5Cu焊料。回流焊使用真空回流焊装置，使用250℃峰值的温度曲线连接。
作为比较例2，制造了如下所示的第一、第二引线框101、102和半导体芯片11～14的焊接结构。
将在各半导体芯片11～14的、与其他半导体芯片11～14相邻的边形成的焊脚(51a、51b、52a、53b等)的长度设为0.3mm。将在各半导体芯片11～14的、与第一引线框101的侧端E1～E4相邻的边形成的焊脚(51c、51db等)的长度设为0.3mm。即，将在各半导体芯片11～14的四条边形成的焊脚的长度全部设为0.3mm。
除上述以外，都与实施例2相同。
将实施例2和比较例2分别制造20个。对于实施例2和比较例2，研究半导体芯片11～14彼此之间发生短路的个数和半导体芯片11～14中发生焊料从焊脚的形成区域向第一引线框101的侧端溢出的个数。图18中示出了其结果。
在比较例2、即将在半导体芯片11～14的四条边分别形成的焊脚的长度设为0.3mm的安装结构中，20个中有11个，焊料从在半导体芯片11～14形成的焊脚的形成区域中的任意区域向第一引线框101的侧端E1～E4中的任意处溢出。
与此相对，在实施例2、即将在各半导体芯片11～14的、与其他半导体芯片11～14相邻的边形成的焊脚的长度设为1.0mm，将在各半导体芯片11～14的、与第一引线框101的侧端E1～E4相邻的边形成的焊脚的长度设为0.3mm的安装结构中，焊料从在半导体芯片11～14形成的焊脚的形成区域中的任意区域向第一引线框101的侧端E1～E4的任意处溢出的，在20个中为0个。
其中，在实施例2和比较例2中，半导体芯片11～14彼此之间发生短路故障的个数都是0个。
综上所述，可以确认根据本发明的实施例2，能够抑制焊料从在各半导体芯片11～14的、与第一引线框101的侧端E1～E4相邻的边形成的焊脚的形成区域向第一引线框101的侧端E1～E4溢出。
另外，在上述实施例1中，将在各半导体芯片11～14的、与其他半导体芯片11～14相邻的边形成的焊脚(51a、51b、52a、53b等)的长度设为0.3mm，将在各半导体芯片11～14的、与第一引线框101的侧端E1～E4相邻的边形成的焊脚(51c、51d等)的长度设为1.0mm，进行了例示。但是，各焊脚的长度是一例，在各半导体芯片11～14的、与其他半导体芯片11～14相邻的边形成的焊脚(51a、51b、52a、53b等)的长度可以比0.3mm短，也可以比0.3mm长。也可以将在各半导体芯片11～14的与其他半导体芯片11～14相邻的两条边形成的焊脚(51a和51b等)的长度分别设为不同的长度。同样，在各半导体芯片11～14的、与第一引线框101的侧端E1～E4相邻的边形成的焊脚(51c、51d等)的长度可以比1.0mm短，也可以比1.0mm长。也可以将在各半导体芯片11～14的、与第一引线框101的侧端E1～E4相邻的两条边形成的焊脚(51c和51d等)的长度设为不同的长度。
在上述实施例2中，将在各半导体芯片11～14的、与其他半导体芯片11～14相邻的边形成的焊脚(51a、51b、52a、53b等)的长度设为1.0mm，将在各半导体芯片11～14的、与第一引线框101的侧端E1～E4相邻的边形成的焊脚(51c、51d等)的长度设为0.3mm，进行了例示。但是，各焊脚的长度是一例，在各半导体芯片11～14的、与其他半导体芯片11～14相邻的边形成的焊脚(51a、51b、52a、53b等)的长度可以比1.0mm短，也可以比1.0mm长。也可以将在各半导体芯片11～14的、与其他半导体芯片11～14相邻的两条边形成的焊脚(51a和51b等)的长度分别设为不同的长度。同样，在各半导体芯片11～14的、与第一引线框101的侧端E1～E4相邻的边形成的焊脚(51c、51d等)的长度可以比0.3mm短，也可以比0.3mm长。也可以将在各半导体芯片11～14的、与第一引线框101的侧端相邻的两条边形成的焊脚(51c和51d等)的长度设为不同的长度。
作为能够可靠地调整在半导体芯片11～14、21～23各自的各边形成的焊脚的长度的方法，可以在形成焊脚的区域的周围，形成用于防止焊料润湿的焊料润湿防止结构。焊料润湿防止结构例如能够通过涂布阻焊剂、实施凹坑加工、或实施利用激光等进行的氧化处理、或化学粗化处理等而形成。
在上述实施方式中，例示了将半导体芯片11～14、21～23用焊料50、60焊接于第一、第二引线框101、102的结构。但是，也可以应用于不具备第二引线框102的结构。
在上述实施方式中，例示了在利用焊料60焊接有半导体芯片11～14、21～23的第二引线框102上设置了突出部103的结构。但是，也可以为不在第二引线框102上形成突出部103的结构。
在上述实施方式中，例示了半导体芯片11～14、21～23利用焊料50、60焊接于第一、第二引线框101、102的结构。但是，也可以使用铝铸件等铸造品或陶瓷等烧结体来代替第一、第二引线框101、102。
也可以将上述实施方式1～7选择性地组合。
另外，本发明在发明主旨的范围内可以进行各种变形应用，要点在于以如下方式形成：在从第一半导体芯片的第一边到第二半导体芯片的与第一半导体芯片的第一边相邻的一条边的距离的1/2的距离、从第一半导体芯片的第二边到第三半导体芯片的与第一半导体芯片的第二边相邻的一条边的距离的1/2的距离、和从第一半导体芯片的第三边或第四边中至少一方的边到底板的侧端的距离中的、在距离最短处的边形成的第一半导体芯片的焊脚的长度最短。
将以下优先权基础申请的公开内容通过引入并入本文。
日本专利申请2015年第22257号(2015年2月6日申请)
符号说明
11～14：半导体芯片；21～23：半导体芯片；50：第一焊料；51a、51b、51c、51d：焊脚(solder fillet)；52a、52c：焊脚；53a、53b：焊脚；60：第二焊料；61：焊脚；100：功率模块；101：第一引线框(底板)；102：第二引线框；102a：内表面；102b、102c：凹部；103：突出部；111：引线；201：模块箱体；304B：凸缘；305：翅片；307：散热底座；350：一次密封件；351：二次密封件；a～d：距离；E1、E2、E3、E4：侧端。

Claims (14)

1.一种功率模块，其特征在于，包括：
底板；
具有四条边的第一半导体芯片；
具有四条边、焊接在所述底板上的第二半导体芯片，所述第二半导体芯片的所述四条边包括与所述第一半导体芯片的第一边相邻地配置的一条边；和
具有四条边、焊接在所述底板上的第三半导体芯片，所述第三半导体芯片的所述四条边包括与所述第一半导体芯片的第二边相邻地配置的一条边，
所述第一半导体芯片的第三边或第四边中的至少一方与所述底板的侧端相邻地配置，
所述功率模块以如下方式形成：在从所述第一半导体芯片的第一边到所述第二半导体芯片的所述一条边的距离的1/2的距离、从所述第一半导体芯片的第二边到所述第三半导体芯片的所述一条边的距离的1/2的距离、和从与所述底板的所述侧端相邻地配置的所述第一半导体芯片的所述第三边或所述第四边到所述底板的侧端的距离中的、在距离最短处的边形成的所述第一半导体芯片的焊脚的长度最短。
2.如权利要求1所述的功率模块，其特征在于，以如下方式形成：
从所述第一半导体芯片的所述第一边到所述第二半导体芯片的所述一条边的距离的1/2的距离、和从所述第一半导体芯片的所述第二边到所述第三半导体芯片的所述一条边的距离的1/2的距离，比从与所述底板的所述侧端相邻地配置的所述第一半导体芯片的所述第三边或第四边到所述底板的侧端的距离短，
在所述第一半导体芯片的所述第一边和所述第二边形成的所述焊脚的长度分别比在与所述底板的所述侧端相邻的所述第一半导体芯片的所述第三边或所述第四边形成的所述焊脚的长度短。
3.如权利要求2所述的功率模块，其特征在于：
所述第一半导体芯片的所述第一边和所述第二边是彼此相邻的边，所述第一半导体芯片的所述第三边和所述第四边分别与所述底板的彼此相邻的第一侧端和第二侧端相邻地配置，
所述功率模块以如下方式形成：在所述第一半导体芯片的所述第一边和所述第二边形成的焊脚的长度分别比在所述第一半导体芯片的所述第三边和所述第四边形成的所述焊脚的长度都短。
4.如权利要求2所述的功率模块，其特征在于：
所述第一半导体芯片的所述第一边和所述第二边是彼此相对的一对边，所述第一半导体芯片的所述第三边或所述第四边中的至少一方与所述底板的所述侧端相邻地配置，
所述功率模块以如下方式形成：在所述第一半导体芯片的所述第一边和所述第二边形成的所述焊脚的长度比在与所述底板的所述侧端相邻地配置的所述第一半导体芯片的所述第三边或所述第四边形成的所述焊脚的长度短。
5.如权利要求4所述的功率模块，其特征在于：
所述第一半导体芯片的第三边和所述第四边分别与所述底板的所述侧端相邻地配置，
所述功率模块以如下方式形成：在所述第一半导体芯片的所述第一边和所述第二边形成的所述焊脚的长度分别比在所述第一半导体芯片的所述第三边和所述第四边形成的焊脚的长度都短。
6.如权利要求4所述的功率模块，其特征在于：
还包括与所述第一半导体芯片的所述第三边相邻地配置的第四半导体芯片，
所述第一半导体芯片的所述第四边与所述底板的所述侧端相邻地配置，
所述功率模块以如下方式形成：在所述第一半导体芯片的所述第一边和所述第二边形成的所述焊脚的长度分别比在所述第一半导体芯片的第三边和所述第四边形成的所述焊脚的长度都短。
7.如权利要求1所述的功率模块，其特征在于：
所述第一半导体芯片的所述第一边和所述第二边是彼此相对的一对边，
所述第一半导体芯片的所述第三边和所述第四边是彼此相对的另一对边，
所述第一半导体芯片的所述第三边和所述第四边中的至少一方与所述底板的所述侧端相邻地配置，
所述功率模块以如下方式形成：在所述第一半导体芯片的所述第一边形成的所述焊脚的长度比在所述第一半导体芯片的所述第二边、以及与所述底板的所述侧端相邻地配置的所述第三边或所述第四边形成的所述焊脚的长度都短。
8.如权利要求1所述的功率模块，其特征在于：
所述第一半导体芯片的所述第一边和所述第二边是彼此相对的一对边，
所述第一半导体芯片的所述第三边和所述第四边是彼此相对的另一对边，
所述第一半导体芯片的所述第三边或所述第四边中的至少一方与所述底板的侧端相邻地配置，
所述功率模块以如下方式形成：
从与所述底板的所述侧端相邻地配置的所述第一半导体芯片的所述第三边或所述第四边到所述底板的所述侧端的距离，比从所述第一半导体芯片的所述第一边到所述第二半导体芯片的所述一条边的1/2的距离、和从所述第一半导体芯片的所述第二边到所述第三半导体芯片的所述一条边的1/2的距离都短，
在与所述底板的所述侧端相邻地配置的所述第一半导体芯片的所述第三边或所述第四边形成的所述第一半导体芯片的所述焊脚的长度，比在所述第一半导体芯片的所述第一边和所述第二边形成的所述焊脚的长度都短。
9.如权利要求8所述的功率模块，其特征在于：
所述第一半导体芯片的第三边和所述第四边分别与所述底板的所述侧端相邻地配置，
所述功率模块以如下方式形成：在所述第一半导体芯片的所述第三边和第四边形成的所述焊脚的长度比在所述第一半导体芯片的所述第一边和所述第二边形成的所述焊脚的长度短。
10.如权利要求9所述的功率模块，其特征在于：
还包括与所述第一半导体芯片的所述第三边相邻地配置的第四半导体芯片，
所述第一半导体芯片的所述第四边与所述底板的所述侧端相邻地配置，
所述功率模块以如下方式形成：在所述第一半导体芯片的所述第三边和所述第四边形成的所述焊脚的长度分别比在所述第一半导体芯片的第一边和所述第二边形成的所述焊脚的长度短。
11.如权利要求1～10中任一项所述的功率模块，其特征在于，以如下方式形成：
在所述第一半导体芯片的所述四条边形成的所述焊脚中，在所述半导体芯片的两条边形成的长度分别比在所述第一半导体芯片的另外两条边形成的所述焊脚的长度都短。
12.如权利要求11所述的功率模块，其特征在于：
还包括与所述底板相对地配置的另一个底板，
所述第一半导体芯片、第二半导体芯片、第三半导体芯片，各自的一面与所述底板焊接、另一面与所述另一个底板焊接，
在与在所述第一半导体芯片的各边形成的所述焊脚中、至少最长的所述焊脚相对的所述另一个底板的与所述底板相对的面的一侧形成有凹部。
13.一种功率模块，其特征在于，包括：
第一底板；
第二底板，其与所述第一底板相对地配置，在与所述第一底板相对的面的一侧形成有突出部；和
半导体芯片，其具有第一面和与所述第一面相对的第二面，所述第一面通过第一焊料与所述第一底板焊接，所述第二面通过第二焊料与所述第二底板的所述突出部焊接，并且具有四条边，
所述功率模块以如下方式形成：
在所述半导体芯片的所述第一面的所述四条边分别形成的所述第一焊料的焊脚中，至少在所述半导体芯片的一条边形成的长度与在其他三条边中的任意一边形成的长度不同，
在所述半导体芯片的所述第二面的所述四条边分别形成的所述第二焊料的焊脚的长度，比在所述半导体芯片的所述第一面的所述四条边分别形成的所述第一焊料的所述焊脚的长度都短。
14.如权利要求13所述的功率模块，其特征在于，以如下方式形成：
在所述半导体芯片的所述第一面的所述四条边分别形成的所述第一焊料的所述焊脚中，在所述半导体芯片的所述第一面的两条边形成的长度分别比在所述半导体芯片的所述第一面的另外两条边形成的所述焊脚的长度都短。
CN201580071664.XA 2015-02-06 2015-12-10 功率模块 Active CN107112319B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-022257 2015-02-06
JP2015022257A JP6276721B2 (ja) 2015-02-06 2015-02-06 パワーモジュール
PCT/JP2015/084685 WO2016125390A1 (ja) 2015-02-06 2015-12-10 パワーモジュール

Publications (2)

Publication Number Publication Date
CN107112319A true CN107112319A (zh) 2017-08-29
CN107112319B CN107112319B (zh) 2019-07-02

Family

ID=56563747

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580071664.XA Active CN107112319B (zh) 2015-02-06 2015-12-10 功率模块

Country Status (5)

Country Link
US (1) US9960147B2 (zh)
JP (1) JP6276721B2 (zh)
CN (1) CN107112319B (zh)
DE (1) DE112015005593T5 (zh)
WO (1) WO2016125390A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112151565A (zh) * 2019-06-27 2020-12-29 成都辰显光电有限公司 微发光二极管显示面板的制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020240866A1 (ja) * 2019-05-31 2020-12-03 Ｊｘ金属株式会社 半導体デバイス
JP7356402B2 (ja) * 2020-05-18 2023-10-04 日立Astemo株式会社 パワーモジュール

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176128A (ja) * 2000-12-06 2002-06-21 Toyota Motor Corp マルチチップモジュールの冷却構造
CN101790787A (zh) * 2007-08-23 2010-07-28 株式会社大真空 电子部件用封装、电子部件用封装的基底、以及电子部件用封装与电路基板的接合结构
JP2013069825A (ja) * 2011-09-22 2013-04-18 Hitachi Automotive Systems Ltd 両面冷却型半導体パワーモジュール
CN103855137A (zh) * 2012-12-06 2014-06-11 瑞萨电子株式会社 半导体器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4302607B2 (ja) 2004-01-30 2009-07-29 株式会社デンソー 半導体装置
JP6112077B2 (ja) * 2014-07-03 2017-04-12 トヨタ自動車株式会社 半導体装置
TWI595810B (zh) * 2015-05-22 2017-08-11 欣興電子股份有限公司 封裝結構及其製作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176128A (ja) * 2000-12-06 2002-06-21 Toyota Motor Corp マルチチップモジュールの冷却構造
CN101790787A (zh) * 2007-08-23 2010-07-28 株式会社大真空 电子部件用封装、电子部件用封装的基底、以及电子部件用封装与电路基板的接合结构
JP2013069825A (ja) * 2011-09-22 2013-04-18 Hitachi Automotive Systems Ltd 両面冷却型半導体パワーモジュール
CN103855137A (zh) * 2012-12-06 2014-06-11 瑞萨电子株式会社 半导体器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112151565A (zh) * 2019-06-27 2020-12-29 成都辰显光电有限公司 微发光二极管显示面板的制造方法
CN112151565B (zh) * 2019-06-27 2023-01-24 成都辰显光电有限公司 微发光二极管显示面板的制造方法

Also Published As

Publication number Publication date
JP6276721B2 (ja) 2018-02-07
CN107112319B (zh) 2019-07-02
WO2016125390A1 (ja) 2016-08-11
JP2016146398A (ja) 2016-08-12
DE112015005593T5 (de) 2017-09-28
US9960147B2 (en) 2018-05-01
US20180005986A1 (en) 2018-01-04

Similar Documents

Publication Publication Date Title
US11810775B2 (en) High power module package structures
CN202454546U (zh) 半导体器件
US9431326B2 (en) Semiconductor device and manufacturing method thereof
US20170304922A1 (en) Directly Cooled Substrates for Semiconductor Modules
EP2871676B1 (en) Semiconductor device
CN104303299B (zh) 半导体装置的制造方法及半导体装置
CN104112719B (zh) 混合集成电路模块及其制造方法
JP7046742B2 (ja) パワーモジュール
TW201533857A (zh) 半導體裝置
US9922906B2 (en) Electronic device and manufacturing method of electronic device
CN107112319A (zh) 功率模块
CN106024651A (zh) 一种智能功率模块及其制造方法
CN104658995A (zh) 半导体装置及其制造方法
CN105374768A (zh) 冷板、包括冷板的器件以及用于制造冷板的方法
WO2020184053A1 (ja) 半導体装置
CN112106194A (zh) 用于半导体功率模块的排热组件
CN104795388A (zh) 智能功率模块及其制造方法
KR20180087330A (ko) 파워 모듈의 양면 냉각을 위한 금속 슬러그
KR20150082937A (ko) 전력 모듈 패키지와 이의 제작방법
CN106024652A (zh) 一种智能功率模块及其制造方法
US11322430B2 (en) Semiconductor device and semiconductor module with a highest portion of a terminal lower than a highest portion of the mold sealing resin
US20240071860A1 (en) High power module package structures
JP7439653B2 (ja) 半導体装置及び電力変換装置
CN100477196C (zh) 半导体器件及其制造方法
JP2022067375A (ja) 電力用半導体装置およびその製造方法ならびに電力変換装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Ibaraki

Patentee after: Hitachi astemo Co.,Ltd.

Address before: Ibaraki

Patentee before: HITACHI AUTOMOTIVE SYSTEMS, Ltd.

CP01 Change in the name or title of a patent holder