CN100477196C - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN100477196C CN100477196C CNB038238667A CN03823866A CN100477196C CN 100477196 C CN100477196 C CN 100477196C CN B038238667 A CNB038238667 A CN B038238667A CN 03823866 A CN03823866 A CN 03823866A CN 100477196 C CN100477196 C CN 100477196C
- Authority
- CN
- China
- Prior art keywords
- base plate
- semiconductor element
- conductor
- bonding pad
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 239000004020 conductor Substances 0.000 claims abstract description 63
- 229920003002 synthetic resin Polymers 0.000 claims description 15
- 239000000057 synthetic resin Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 14
- 238000007789 sealing Methods 0.000 claims description 13
- 238000009413 insulation Methods 0.000 claims description 8
- 238000005516 engineering process Methods 0.000 claims description 3
- 238000004080 punching Methods 0.000 claims description 3
- 238000010292 electrical insulation Methods 0.000 claims description 2
- 239000007788 liquid Substances 0.000 abstract description 11
- 238000005538 encapsulation Methods 0.000 abstract 4
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 239000011347 resin Substances 0.000 abstract 1
- 229920005989 resin Polymers 0.000 abstract 1
- 230000008901 benefit Effects 0.000 description 5
- 238000001816 cooling Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 241000193935 Araneus diadematus Species 0.000 description 1
- 229910007116 SnPb Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 239000011469 building brick Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
- 238000007712 rapid solidification Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
本发明涉及一种半导体器件(10)，包括其上侧上设置有半导体元件(2)的导电底板(1)，该半导体元件(2)定位以第一连接区和第二连接区及第一导体和第二导体，其部分分别连接半导体元件(2)的第一和第二连接区，半导体元件(2)和连接半导体元件(2)的部分导体提供有电绝缘树脂封装(4)，该电绝缘树脂封装(4)覆盖底板(1)的侧面，且底板(1)的侧面在底板(1)的底面处提供有填充以一部分封装(4)的凹洞(5)。根据本发明，从与底板(1)的边缘横向且垂直的角度看，凹洞(5)具有两个台阶的阶梯形式。以该方式，获得了在封装(4)形成期间，其在该阶段仍为液体，所述封装(4)溢出底板(1)的一部分底面。因此，得到的器件(10)可以安装为平坦的且具有底板(1)的优异热沉性能。优选，半导体器件(2)包括分立的功率器件，如(LD)MOSFET。本发明还包括低廉且容易制造根据本发明器件的方法。
Description
技术领域
本发明涉及一种半导体器件，包括导热和导电底板，在其上侧之上存在具有第一连接区和第二连接区的半导体元件，所述区分别耦合至第一导体和第二导体，所述半导体元件由覆盖底板侧面的电绝缘合成树脂包封(envelope)围绕，该侧面设置有填充以一部分包封的凹槽。
本发明还涉及一种这种半导体器件的制造方法。
背景技术
从专利说明书WO 99/67821可知在开头段中提到类型的半导体器件。所述文献公开了包括导电板和许多导体的半导体器件，所述导电板和所述导体同时形成在所谓的导体框架中。导电板支撑半导体元件，在该情况下IC(＝集成电路)固定在底板上，且IC的连接区通过布线连接与导体连接。半导体元件和布线连接由合成树脂材料的电绝缘包封覆盖或围绕。该包封覆盖底板的侧面，并伸出位于所述侧面下侧上的凹槽中。该器件相对紧凑，因为没有部分的包封位于底板的下面。
公知器件的缺点在于：其制造期间往往一部分合成树脂包封在底板的下侧上终止。更值得注意地，如果半导体元件是而且尤其是分立的功率元件，且底板用作所谓的热沉(heat sink)，则这会构成缺点。特别地，器件平坦的下侧很重要，以能够实现器件的最终组装，以便获得良好的热性能。
发明内容
因此，本发明的目的在于提供一种在开头段中提到类型的半导体器件，其中不存在或至少基本上减少了所述的缺点，且可以制造该半导体器件，而不存在一部分包封延伸到底板的下侧之上，以便在最终组装器件后获得良好的热沉效果。
为了实现此目的，根据本发明，在开头段中提到类型的半导体器件的特征在于：从与底板的边缘成直角的横截面来看，凹槽采取了具有至少两个台阶的阶梯形式。该阶梯优选具有两个台阶。本发明基于惊人的认识，即通过其，在包封的制造过程中，(基本上)没有部分的包封在底板的下侧上终止。在公知的器件中，当从上方提供包封时(该包封在该阶段仍为液体)，所述包封渗透入底板的凹槽中，在该工艺步骤中，其位于支撑板上，且还渗透入底板的下侧和支撑板的上侧之间的狭缝状间隙中。由于依照本发明的半导体器件中的凹槽采取了具有两个或更多台阶的阶梯形式，则出现以下情况：在外部，在阶梯的上方台阶的位置处，包封容易流入凹槽中，仅慢慢地冷却，且在最后凝固后其稳固地固定在底板上。在阶梯的第一台阶的位置处，液体包封能够在底板下流动的距离更大。然而，随着凹槽越低，阻力就越高，且液体包封将流动得更慢。结果，在部分凹槽中的包封将凝固得更快。进一步通过以下两个方面增强该效果：首先，在凹槽的较低部分中，每包封量的冷却表面较大，且其次，在较低部分中，存在于此的液体包封的热含量较小。所述两个因素还有助于包封在所述较低部分中的快速凝固。结果，阻止了液体包封在支撑板和底板之间的渗透。
设想几个实施例来提供该导体。该导体可提供在与底板相同的平面中，且用接合布线连接到该连接区。导体还可提供在与半导体元件相对侧的平面中，其中使用底板作为第一导体。在该情况下，半导体元件可以是二极管。
导体还可提供在与设置底板的位置相对的半导体元件的一侧，且形成部分组件。然后至少部分的导体分别耦合至第一和第二连接区，该部分还由电绝缘的合成树脂包封所围绕。该解决方案优选用于功率应用，如这种组件允许大电流和功率流向半导体元件。在此不排除半导体元件提供有两个以上的连接区，且存在两个以上的对应的导体。而且，不排除这种导体再次与相对侧互连，以便提供在单侧处具有所有接触的器件，且因此可表面安装。
在本申请的上下文中，术语“组件”应当理解为，机械地贴附到单个结构中且可以集成地形成、特别是由一个导电板形成的多个元件。优选地，即使它们由合成树脂包封相互隔离，元件的形状也设计为使得很明显地将它们构造为整体。
如果在第一台阶的位置处凹槽的竖直高度处于20和60μm之间的范围中，且在第二台阶的位置处处于100和150μm范围中，则获得了很好的结果。上述台阶的横向宽度优选在0.2和0.4mm之间的范围内。底板的厚度优选约为250μm。
在优选的实施例中，本发明的器件包括与底板分开的另外的导电底板，和位于其上的具有第一和第二另外的连接区的另外的半导体元件，所述区分别耦合至第一另外的导体和第二另外的导体，所述另外的半导体元件由电绝缘的合成树脂包封所围绕，该合成树脂包封以与其连接到该底板相类似的方式连接到另外的底板。特别地，利用这种器件，其中每个底板都具有相对小的尺寸，每个底板良好的热/热沉效果的优点很重要。另外，实际上尤其发现利用两个分立的功率元件能产生惊人的优点。例如，单个模块可以满足电路中两个不同位置处的功能，例如在PCB(＝印刷电路板)上。然后，每个半导体元件都提供有其恰当的单独的(连接)导体组。结果，半导体元件可以并联、串联或者其它方式布置，同样如果在电路内的单个位置上使用它们。这在许多应用中构成重要的优点。该两个元件优选是相同的，然而未必必须是这种情况。
在其另一实施例中，第一和第二另外的导体是部分的组件，其部分耦合至该另外的半导体元件，所述的部分还由树脂包封所围绕。这对制造来说具有优点，且适合于功率应用。
特别地，如果半导体元件构成了分立的功率元件，本发明是有利的。这种分立的功率元件的例子是MOSFET(＝金属氧化物半导体场效应晶体管)，特别地是所谓LD(＝横向扩散)型，其中晶体管的漏极位于半导体元件的半导体主体的下侧上，且晶体管的源极和栅极位于相对侧上。因此，这种器件构成优选的实施例，其中MOSFET的漏极的连接区接界于从包封伸出并形成漏极连接的底板，MOSFET的源极和栅极的连接区位于与漏极的连接区相对的MOSFET的一侧上，且第一和第二导体分别构成源极和栅极连接，并从包封伸出。
为了确保底板能适合用作热沉，它们优选由铜制成。对于底板上的元件的焊料胶，可以使用SnPbAg(组分10/88/2)或SnPb(组分5/95)制成。
特别在该实施例中用于功率分立元件的这种器件，适合于以本发明的方法制造，其包括如下步骤：
-提供一种具有上侧和下侧及侧面的导电底板，在其侧面存在有凹槽，其下侧在支撑板上；
-将半导体元件固定在底板的上侧上，该半导体元件提供有第一连接区和第二连接区；
-提供第一导体和第二导体的组件，以便其一部分分别耦合至第一和第二连接区，
-由电绝缘的合成树脂包封来围绕半导体元件和耦合于此的部分导体，以便使其还覆盖在底板的侧面，且其伸到凹槽中的支撑板上方，以及
-移除支撑板。
该方法特征在于：当从与底板边缘横向和垂直的方向看时，底板的凹槽具有或被赋予至少两个台阶的阶梯形状。如上文所述，这产生具有平坦下侧的器件，该平坦下侧没有合成树脂包封部分，且其非常适合于功率元件。
优选，通过冲孔技术形成凹槽。这能够使所希望的阶梯形成以两个台阶变得容易、精确且经济地形成在底板中。
在根据本发明的方法的特别有利的改进中，导体和底板的组件由两个导体框架形成，其中一个包括底板和导体，且其另一个包括另一导体，且在将半导体元件固定到一个导体框架中的底板上后，将另一个导体框架固定到半导体元件上，在其之后提供包封，并移除第二导体框架的多余部分。这种方法具有如下优点：位于半导体元件顶部上的导体还可以相对厚和相对宽。这是非常有利的，特别地，如果对于半导体元件使用由功率元件制成时，以该方式，除了小连接电阻外，还实现了元件上侧上一定程度的冷却。
优选，选择(LD)MOSFET晶体管作为半导体元件。
将参考下文描述的实施例说明，本发明的这些和其它方面将是显而易见的。
附图说明
在图中：
图1是根据本发明的半导体器件实施例的平面示意图，
图2是图1示出的半导体器件的底视示意图，
图3是与厚度方向成直角并沿图1所示器件的线III-III截取的剖面示意图，以及
图4至8示出了通过根据本发明方法的实施例制造图1器件的连续阶段。
具体实施方式
图是不(完全地)成比例的，且为了清楚放大了一些尺寸，如厚度方向的尺寸。在不同图中，相应的区域或部件尽可能具有相同的附图标记，且在合适的位置提供有相同的影线。
图1是根据本发明的半导体器件实施例的平面示意图。图2是图1所示器件的底视示意图，且图3示出了与厚度方向成直角并沿图1中的线III-III截取的图1的器件，。
器件10包括导热和导电底板1，其上安装有半导体元件2，在该情况下为具有三个连接区即漏极、源极和栅极的LDMOSFET晶体管2。该漏极连接到自包封4伸出并形成(连接)导体3A的底板1。源极和栅极分别提供有导体3B、3C，其也从包封4伸出。在该例中，器件包括两个在该情况下相同的底板1、1’，具有两个在该情况下相同的晶体管2、2’。图2以及尤其图3清楚地示出了包封4通过位于所述位置处的凹槽5与底板1侧面的下侧接合。在该例中，底板1具有包封4的部分4A位于其中的小孔。
根据本发明，从与底板1的边缘成直角的横截面看，凹槽5是具有两个台阶的阶梯形式。参考图3最好地说明了其良好的效果，其中在制备合成树脂包封4期间，器件10位于支撑板6上。液体包封4自上方流动，且首先进入凹槽5的最高部分(位于第二台阶的位置处)，其中在包封4最终凝固后，其牢固地固定到底板1上。接着，液体包封4流入较低部分(在第一台阶的位置处)。这里，因为阻力较高，所以包封4的流速较低。而且包封4的热含量在所述位置处由于较小的高度尺寸而较小，且另外，冷却表面相对大。所有所述因素的结果是，包封4将在所述位置处相对快速地凝固。结果，阻止了部分包封4流入支撑板6和底板1下侧之间不可避免的狭缝中。由此，底板1具有真正平坦的下侧，如果部分包封4存在于其上则将不是这种情况，在最后组装后所述真正平坦的底板提高了良好的热扩散。
注意，在其中图2所示的支撑板6上存在要形成的器件10的情况下，所述器件10进一步由图中未示出的、具有小孔的铸模围绕，通过该小孔引入液体包封4，使其围绕元件2和部分导体3及底板1。实际上，铸模包括位于要形成的器件10之上的另一支撑板。
在该例中，凹槽5在第一台阶的位置处具有0.26mm的竖直深度和40μm的竖直高度，且在第二台阶的位置处具有0.26mm的竖直深度和125μm的竖直高度。在该例中，凹槽5基本上延伸遍及底板1的端侧和两个纵向侧的边缘。在该情况下，底板1和导体3由铜制成。通过图中未示出的Sn层的电镀提供了其可见部分(见图1和2)，以使最后的组装更容易。依照本发明的器件10非常适合于布置在S08(＝标准轮廓8插脚)底座中，其适合于最后组装在例如PCB上。
利用根据本发明的方法，如下制造根据本发明的器件10。
图4至8示出了通过根据本发明方法的实施例制造图1器件的连续阶段。由提供有小孔11、12、13的底部导体框架20开始(见图4)。结果，底板1、1’基本是非接合的，但仍与框架20连接。提供有一台阶轮廓的小孔13致使底板1最后在其纵向方向上固定到将要提供的包封4。通过图中未示出的合适的冲孔，在图4示出的下侧上，底板1的边缘提供有具有所希望轮廓和所希望尺寸的凹槽5，如上文所述。挨着底部框架20，示出了半导体元件2，这里是MOSFET晶体管，其下侧上提供有漏极连接区2B，上侧上提供有源极连接区2A和栅极连接区2C。
随后(见图5)，将元件2焊接在底板1上。图6示出了第二导体框架30，其包括将由晶体管2形成的连接导体3B、3C。导体3B、3C的部分3B1、3C1具有向下的凸出部分，以方便这些部分焊接在晶体管2上。随后将该框架30焊接在器件10上(见图7)，导体3B、3C形成晶体管2的源极2A和栅极2B的电和热连接。图7中的交叉线70、71仅图示了在晶体管2的源极和栅极区2B、2C上的导体部分3B1、3C1的对准。注意，框架20和框架30在一个或两个方向上都可具有周期性结构，以便可以同时制造很多的器件10。
随后(见图8)，要形成的器件10放置在包括两个支撑板的铸模中，在其后将液体环氧树脂材料4压在所述支撑板之间，该液体环氧树脂材料形成元件2和一部分导体3的包封4，如上所述，所述包封接合底板1的所述侧面，且以上述的有利方式冷却和凝固。最后，移除包封4和导体框架20、30的多余部分，且通过锯单切获得了根据本发明单个的器件10，如图1所示。这里论述的器件10具有以下尺寸。该宽度约为4.5mm，包括导体3的突出部分的整个长度大约为5mm，且厚度约为1mm。因此，器件10非常紧凑。在该情况下，元件2具有以下尺寸：1.6mm×1.8mm。然后，底板1具有例如1.8mm的宽度。
本发明不限于上文描述的实例，因为在本发明的范围内，对于本领域技术人员可以进行许多变形和修改。例如，可以制造具有不同几何结构和/或不同尺寸的器件。特别地，本发明还可以适当地用于稍大的器件，如具有表面积分别为比本例中描述的器件大2和4倍的所谓的D-Pack和D2-Pack。还将以上进行的关于器件的观测应用到其制造上。例如，代替锯，还可以由激光束或切割技术制成。
还应注意，该器件可包括另外的有源和无源半导体元件或电子组件，如二极管和/或晶体管及电阻和/或电容，不管是否是集成电路的形式。制造当然有效地适应于此。
Claims (8)
1.一种半导体器件，包括导热和导电的底板，在其上侧上存在具有第一连接区和第二连接区的半导体元件，所述区分别耦合至第一导体和第二导体，所述半导体元件由覆盖底板侧面的电绝缘合成树脂包封所围绕，该侧面提供有填充以一部分包封的凹槽，其特征在于：从与底板的边缘成直角的横截面上看，凹槽采用了具有至少两个台阶的阶梯形式，所述至少两个台阶包含第一台阶和第二台阶；
该半导体元件包括MOSFET晶体管，所述MOSFET晶体管带有源极、漏极和栅极，所述第一连接区形成源极连接区，所述第二连接区形成栅极连接区且第三连接区形成漏极连接区，其中该MOSFET的漏极的连接区接界于从包封伸出并形成漏极连接的底板，且其中该MOSFET的源极和栅极的连接区位于与漏极的连接区相对的MOSFET的一侧上，且第一和第二导体分别形成源极和栅极连接，并从包封伸出。
2.如权利要求1的半导体器件，其中第一和第二导体形成组件，其部分分别耦合至第一和第二连接区，该部分也由电绝缘的合成树脂包封围绕。
3.如权利要求1的半导体器件，其特征在于：在第一台阶的位置处凹槽的竖直高度处于20和60μm之间的范围内，且在第二台阶的位置处凹槽的竖直高度位于100和150μm之间的范围内，而上述第一台阶和第二台阶的横向宽度在0.2和0.4mm的范围内。
4.如权利要求1或2的半导体器件，其特征在于：该器件包括与底板分开的另外的导电底板，及位于其上的具有第一和第二另外连接区的另外的半导体元件，所述第一和第二另外连接区分别耦合至第一另外的导体和第二另外的导体，所述另外的半导体元件由电绝缘的合成树脂包封围绕，该电绝缘的合成树脂包封以与其连接至该底板的方式连接至该另外的导电底板。
5.如权利要求4的半导体器件，其中该第一和第二另外的导体是组件的一部分，其部分耦合至该另外的半导体元件，所述组件的一部分也由树脂包封围绕。
6.一种半导体器件的制造方法，包括如下步骤：
-提供具有上侧和下侧及侧面的导电底板，在该侧面上存在凹槽，其下侧在支撑板上；
-将半导体元件固定在底板的上侧上，该半导体元件提供有第一连接区和第二连接区；
-提供第一导体和第二导体的组件，以便其一部分分别耦合至第一和第二连接区，
-由电绝缘的合成树脂包封围绕半导体元件和耦合于其的部分导体，以便使其还覆盖在底板的侧面，且其伸出到凹槽中的支撑板上方，以及
-移除支撑板，
其中从与底板边缘成直角的横截面方向看，底板的凹槽具有或被赋予至少两个台阶的阶梯形状。
7.如权利要求6的方法，其中通过冲孔技术形成凹槽。
8.如权利要求6或7的方法，其特征在于：该第一和第二导体和底板的组件由两个导体框架形成，其中一个包括底板以及第一和第二导体中的一个，且其另一个包括第一和第二导体的另外一个，且在将半导体元件固定到一个导体框架中的底板上后，将另一个导体框架固定到半导体元件上，在其之后提供包封，并移除所述两个导体框架的多余部分。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP02079151 | 2002-10-07 | ||
| EP02079151.3 | 2002-10-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1689157A CN1689157A (zh) | 2005-10-26 |
| CN100477196C true CN100477196C (zh) | 2009-04-08 |
Family
ID=32050064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB038238667A Expired - Lifetime CN100477196C (zh) | 2002-10-07 | 2003-09-18 | 半导体器件及其制造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7312526B2 (zh) |
| EP (1) | EP1552559A1 (zh) |
| JP (1) | JP2006502568A (zh) |
| KR (1) | KR20050053738A (zh) |
| CN (1) | CN100477196C (zh) |
| AU (1) | AU2003260896A1 (zh) |
| WO (1) | WO2004032233A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012033665A (ja) * | 2010-07-30 | 2012-02-16 | On Semiconductor Trading Ltd | 半導体装置及びその製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01300548A (ja) * | 1988-05-27 | 1989-12-05 | Mitsubishi Electric Corp | 半導体装置用放熱基板の製造方法 |
| JP2911265B2 (ja) * | 1991-09-27 | 1999-06-23 | 三洋電機株式会社 | 表面実装型半導体装置 |
| US5972737A (en) * | 1993-04-14 | 1999-10-26 | Frank J. Polese | Heat-dissipating package for microcircuit devices and process for manufacture |
| JPH0766327A (ja) * | 1993-08-25 | 1995-03-10 | Toshiba Corp | 放熱板を有する半導体装置及び放熱板の製造方法 |
| JPH1012788A (ja) * | 1996-06-26 | 1998-01-16 | Matsushita Electron Corp | 半導体装置およびその製造方法およびその半導体装置に用いるリードフレーム |
| JP3871486B2 (ja) * | 1999-02-17 | 2007-01-24 | 株式会社ルネサステクノロジ | 半導体装置 |
| TW510158B (en) * | 1999-05-14 | 2002-11-11 | Siliconware Precision Industries Co Ltd | Heat dissipation structure for semiconductor device |
| JP2001035868A (ja) * | 1999-07-22 | 2001-02-09 | Nec Corp | 非絶縁型半導体装置の製造方法 |
| US6845647B2 (en) * | 2002-08-28 | 2005-01-25 | Fan Zhen Co., Ltd. | Heat sink processing method |
-
2003
- 2003-09-18 AU AU2003260896A patent/AU2003260896A1/en not_active Abandoned
- 2003-09-18 WO PCT/IB2003/004134 patent/WO2004032233A1/en active Application Filing
- 2003-09-18 EP EP03799009A patent/EP1552559A1/en not_active Withdrawn
- 2003-09-18 US US10/530,304 patent/US7312526B2/en not_active Expired - Lifetime
- 2003-09-18 KR KR1020057005908A patent/KR20050053738A/ko not_active Application Discontinuation
- 2003-09-18 CN CNB038238667A patent/CN100477196C/zh not_active Expired - Lifetime
- 2003-09-18 JP JP2004541055A patent/JP2006502568A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20070096301A1 (en) | 2007-05-03 |
| AU2003260896A1 (en) | 2004-04-23 |
| CN1689157A (zh) | 2005-10-26 |
| US7312526B2 (en) | 2007-12-25 |
| KR20050053738A (ko) | 2005-06-08 |
| EP1552559A1 (en) | 2005-07-13 |
| JP2006502568A (ja) | 2006-01-19 |
| WO2004032233A1 (en) | 2004-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9917031B2 (en) | Semiconductor device, and method for assembling semiconductor device | |
| KR101410514B1 (ko) | 리드프레임과 클립을 이용하는 반도체 다이 패키지 및 그제조방법 | |
| US8008759B2 (en) | Pre-molded clip structure | |
| US11823996B2 (en) | Power semiconductor module for improved heat dissipation and power density, and method for manufacturing the same | |
| US9472538B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| TW200522328A (en) | Semiconductor device and manufacturing method thereof | |
| CN101556946B (zh) | 形成半导体封装件的方法及其结构 | |
| NL2025196B1 (en) | Semiconductor device and lead frame member | |
| CN116666341B (zh) | 智能功率模块和具有其的电子设备 | |
| CN111599786A (zh) | 夹具框架组件、具有引线框架和夹具框架的半导体封装及其制造方法 | |
| JP2010034350A (ja) | 半導体装置 | |
| CN116646326B (zh) | 智能功率模块和具有其的电子设备 | |
| JP2020519027A (ja) | 半導体モジュール | |
| CN113496977A (zh) | 共源共栅半导体装置和制造方法 | |
| CN100477196C (zh) | 半导体器件及其制造方法 | |
| US11322430B2 (en) | Semiconductor device and semiconductor module with a highest portion of a terminal lower than a highest portion of the mold sealing resin | |
| CN115579346B (zh) | 功率模块的连接结构、封装结构以及制作工艺 | |
| CN116682817B (zh) | 智能功率模块和具有其的电子设备 | |
| EP4369394A1 (en) | Power semiconductor package and method for fabricating the same | |
| WO2022244392A1 (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR20240115549A (ko) | 반도체 패키지 및 이의 제조방법 | |
| JP2019140334A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN115579345A (zh) | 用于pcb嵌入的功率半导体模块、及相关的功率电子组件和制造方法 | |
| CN101257008B (zh) | 半导体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: NXP CO., LTD. Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V. Effective date: 20071109 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20071109 Address after: Holland Ian Deho Finn Applicant after: NXP B.V. Address before: Holland Ian Deho Finn Applicant before: Koninklijke Philips Electronics N.V. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160912 Address after: Holland Ian Deho Finn Patentee after: Nexperia B.V. Address before: Holland Ian Deho Finn Patentee before: NXP B.V. |
|
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: Nijmegen Patentee after: NEXPERIA B.V. Address before: Holland Ian Deho Finn Patentee before: Nexperia B.V. |
|
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20090408 |