CN111599786A - 夹具框架组件、具有引线框架和夹具框架的半导体封装及其制造方法 - Google Patents

夹具框架组件、具有引线框架和夹具框架的半导体封装及其制造方法 Download PDF

Info

Publication number
CN111599786A
CN111599786A CN202010103703.2A CN202010103703A CN111599786A CN 111599786 A CN111599786 A CN 111599786A CN 202010103703 A CN202010103703 A CN 202010103703A CN 111599786 A CN111599786 A CN 111599786A
Authority
CN
China
Prior art keywords
leads
clip
die
frame
semiconductor die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010103703.2A
Other languages
English (en)
Inventor
郑文健
吴美仪
M·格鲁贝尔
J·霍格劳尔
M·于尔斯
J·梅尔茨
T·迈尔
T·沙夫
陈志文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/282,207 external-priority patent/US10964628B2/en
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN111599786A publication Critical patent/CN111599786A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种模制半导体封装包括引线框架，该引线框架具有一个或多个第一引线，该第一引线与管芯焊盘整体形成并且从焊盘沿第一方向向外延伸。半导体管芯在管芯的第一侧附着到管芯焊盘。夹具框架的金属夹具在管芯的第二侧附着到电源端子。与金属夹具整体形成的一个或多个第二引线从夹具沿不同于第一方向的第二方向向外延伸。模制化合物中嵌入管芯。第一引线和第二引线暴露于模制化合物的不同侧并且彼此不垂直交叠。在模制化合物之内，夹具从高于电源端子的第一水平过渡到与引线相同平面中的第二水平。

Description

夹具框架组件、具有引线框架和夹具框架的半导体封装及其 制造方法
背景技术
功率半导体封装包括嵌入模制化合物中的功率半导体管芯。模制化合物中的电连接形成于功率半导体管芯的端子和封装引线之间。引线是功率半导体管芯附着到的引线框架的一部分。一些类型的功率半导体封装使用金属夹具将功率半导体管芯顶侧的源极端子连接到引线框架的引线柱。夹具组件典型地包括两个部分：金属夹具自身和引线柱。两个部分典型是焊接在一起的，这样需要焊盘区用于在引线框架上附着夹具。夹具焊盘区消耗引线框架上的空间，因为将夹具附着到引线框架是通过焊接、扩散焊接或类似工艺完成的。夹具所需的接触区域不能用于封装中的附加管芯区域。而且，夹具附着过程是以串行方式完成的，因此缓慢且成本高。此外，功率半导体的栅极端子典型地由键合引线接触，这样需要具有额外设备投资的额外工艺步骤并对管芯和引线框架上的表面具有不同要求。
因此，需要一种改进的用于功率半导体封装的接触结构。
发明内容
根据一种制造模制半导体封装的方法的实施例，该方法包括：提供引线框架，所述引线框架包括管芯焊盘以及与所述管芯焊盘整体形成并且从所述管芯焊盘沿第一方向向外延伸的一个或多个第一引线，所述管芯焊盘和所述一个或多个第一引线被附着到所述引线框架的外周；将半导体管芯的第一侧附着到所述管芯焊盘；将夹具框架与所述引线框架对准，使得所述夹具框架的第一预弯折金属夹具与所述半导体管芯的与所述第一侧相对的第二侧的电源端子垂直对准，所述夹具框架还包括一个或多个第二引线，所述一个或多个第二引线与所述第一预弯折金属夹具整体形成，从所述第一预弯折金属夹具沿不同于所述第一方向的第二方向向外延伸并且附着到所述夹具框架的外周；将所述第一预弯折金属夹具附着到所述半导体管芯的所述第二侧的所述电源端子；在模制化合物中嵌入所述半导体管芯，使得所述一个或多个第一引线和所述一个或多个第二引线在大致平面方向上从所述模制化合物突出并且彼此不垂直交叠；以及在所述模制化合物的外侧，使所述一个或多个第一引线与所述引线框架的所述外周分离并且使所述一个或多个第二引线与所述夹具框架的所述外周分离。
在所述模制化合物的外侧，使所述一个或多个第一引线与所述引线框架的所述外周分离并且使所述一个或多个第二引线与所述夹具框架的所述外周分离可以包括：在所述模制化合物的外侧，冲压所述一个或多个第一引线和所述一个或多个第二引线，或者在所述模制化合物的外侧，切割所述一个或多个第一引线和所述一个或多个第二引线。
单独地或组合地，所述方法还可以包括：将所述夹具框架的第二预弯折金属夹具附着到所述半导体管芯的所述第二侧的控制端子，其中，所述夹具框架还包括从所述第二预弯折金属夹具向外延伸并且附着到所述夹具框架的所述外周的第三引线，其中，在所述模制化合物中嵌入所述半导体管芯之后，所述第三引线从所述模制化合物突起并且不与所述一个或多个第一引线垂直交叠。
单独地或组合地，所述方法还可以包括：经由用于将所述一个或多个第一引线与所述引线框架的所述外周分离并且将所述一个或多个第二引线与所述夹具框架的所述外周分离的相同冲压工艺，在所述模制化合物的外侧，使所述第三引线与所述夹具框架的所述外周分离。
单独地或组合地，所述一个或多个第一引线可以在与所述引线框架的所述外周分离之后从所述模制化合物的第一侧面突出，并且所述一个或多个第二引线可以在与所述夹具框架的所述外周分离之后从所述模制化合物的不同于所述第一侧面的第二侧面突出。
单独地或组合地，所述方法还可以包括：对所述一个或多个第一引线的从所述模制化合物的所述第一侧面突出的部分以及所述一个或多个第二引线的从所述模制化合物的所述第二侧面突出的部分进行电镀，以在所述模制化合物的不同侧面形成可润湿引线表面。
单独地或组合地，所述引线框架可以是未弯折的。
单独地或组合地，所述夹具框架可以包括对准特征，以辅助所述夹具框架与所述引线框架的对准。
单独地或组合地，所述夹具框架可以在所述模制化合物中嵌入所述半导体管芯期间使用的模具流道的区域中堆叠在所述引线框架的顶部。
单独地或组合地，所述方法还可以包括：抵靠所述引线框架按压所述夹具框架，以在所述模制化合物中嵌入所述半导体管芯期间提供紧密密封。
根据模制半导体封装的实施例，所述模制半导体封装可以包括：引线框架，所述引线框架包括管芯焊盘以及一个或多个第一引线，所述一个或多个第一引线与所述管芯焊盘整体形成并且从所述管芯焊盘沿第一方向向外延伸；半导体管芯，所述半导体管芯在所述半导体管芯的第一侧附着到所述管芯焊盘；夹具框架，所述夹具框架包括第一金属夹具以及一个或多个第二引线，所述第一金属夹具附着到所述半导体管芯的与所述第一侧相对的第二侧的电源端子，所述一个或多个第二引线与所述第一金属夹具整体形成并且从所述第一金属夹具沿不同于所述第一方向的第二方向向外延伸；以及模制化合物，所述模制化合物嵌入所述半导体管芯，其中，所述一个或多个第一引线和所述一个或多个第二引线暴露于模制化合物的不同侧并且彼此不垂直交叠，其中，在所述模制化合物之内，所述第一金属夹具从高于所述半导体管芯的所述第二侧的所述电源端子的第一水平过渡到与所述一个或多个第一引线和所述一个或多个第二引线相同平面中的第二水平。
单独地或组合地，所述夹具框架还可以包括第二金属夹具以及第三引线，所述第二金属夹具附着到所述半导体管芯的所述第二侧的控制端子，所述第三引线从所述第二金属夹具向外延伸，并且所述第三引线可以暴露于所述模制化合物的一侧并且不与所述一个或多个第一引线垂直交叠。
单独地或组合地，所述一个或多个第一引线可以从所述模制化合物的第一侧面突出，并且所述一个或多个第二引线可以从所述模制化合物的不同于所述第一侧面的第二侧面突出。
单独地或组合地，至少部分对所述一个或多个第一引线的从所述模制化合物的所述第一侧面突出的部分以及所述一个或多个第二引线的从所述模制化合物的所述第二侧面突出的部分进行电镀，以在所述模制化合物的不同侧面形成可润湿引线表面。
单独地或组合地，所述第一金属夹具可以在所述模制化合物之内的至少两个不同地方被弯折。
单独地或组合地，所述半导体管芯可以为功率晶体管管芯，所述功率半导体管芯的所述第一侧的电源端子可以为漏极或集电极端子，所述功率半导体管芯的所述第二侧的所述电源端子可以为源极或发射极端子，并且所述功率半导体管芯可以以漏极向下或集电极向下的配置附着到所述管芯焊盘。
单独地或组合地，所述半导体管芯可以为功率晶体管管芯，所述功率半导体管芯的所述第一侧的电源端子可以为源极或发射极端子，所述功率半导体管芯的所述第二侧的所述电源端子可以为漏极端子，并且所述功率半导体管芯可以以源极向下或发射极向下的配置附着到所述管芯焊盘。
单独地或组合地，所述引线框架可以包括在所述功率半导体管芯的所述第一侧附着到控制端子的额外引线，并且所述额外引线可以暴露于所述模制化合物的与所述一个或多个第一引线相同的一侧。
单独地或组合地，所述管芯焊盘和所述第一金属夹具在相同方向上弯折，并且所述第一金属夹具弯折的程度小于所述管芯焊盘，使得与所述管芯焊盘整体形成的所述一个或多个第一引线以及与所述第一金属夹具整体形成的所述一个或多个第二引线终止于同一平面并且被配置为在所述模制半导体封装的第一侧进行表面安装。
单独地或组合地，所述管芯焊盘在所述模制半导体封装的与所述模制半导体封装的所述第一侧相对的第二侧至少部分未被所述模制化合物覆盖，以在所述模制半导体封装的被配置用于表面安装的相对侧提供散热路径。
根据制造模制半导体封装的方法的实施例，所述方法包括：提供引线框架面板，所述引线框架面板包括多个彼此连接的单元引线框架，每个单元引线框架包括管芯焊盘以及一个或多个第一引线，所述一个或多个第一引线与所述管芯焊盘整体形成并且从所述管芯焊盘沿第一方向向外延伸，所述管芯焊盘和所述一个或多个第一引线被附着到所述单元引线框架的外周；将单独的半导体管芯在第一侧附着到每个所述管芯焊盘，每个半导体管芯包括与所述第一侧相对的第二侧的电源端子；将夹具框架面板与所述引线框架面板对准，所述夹具框架面板包括多个彼此连接的单元夹具框架，每个单元夹具框架包括第一预弯折金属夹具以及一个或多个第二引线，所述第一预弯折金属夹具与所述半导体管芯之一的所述第二侧的对应电源端子垂直对准，所述一个或多个第二引线与所述第一预弯折金属夹具整体形成，从所述第一预弯折金属夹具沿不同于所述第一方向的第二方向向外延伸并且附着到所述单元夹具框架的外周；将每个第一预弯折金属夹具附着到对应半导体管芯的所述第二侧的所述电源端子；在模制化合物中嵌入所述半导体管芯，使得所述一个或多个第一引线中的每一个和所述一个或多个第二引线中的每一个在大致平面方向上从所述模制化合物突出并且彼此不垂直交叠；以及在所述模制化合物的外侧，使所述一个或多个第一引线中的每一个与对应单元引线框架的所述外周分离并且使所述一个或多个第二引线中的每一个与对应单元夹具框架的所述外周分离。
本领域的技术人员在阅读以下具体实施方式并且查看附图时将认识到额外的特征和优点。
附图说明
附图的元素未必彼此相对成比例。类似附图标记指示对应的类似部分。除非彼此互斥，可以将各例示实施例中的特征组合。实施例在附图中被绘示并在接下来的具体实施方式中被详述。
图1A到图1C示出了具有引线框架和独立的夹具框架的模制半导体封装的实施例，半导体管芯附着到引线框架，夹具框架用于接触半导体管芯顶侧的一个或多个端子。图1A示出了模制之后但在分离之前的半导体封装。图1B示出了管芯附着之后但在放置夹具框架之前的半导体封装。图1C示出了放置夹具框架之后但在模制之前的半导体封装。
图2示出了制造模制半导体封装的方法的实施例，每个模制半导体封装具有引线框架和独立的夹具框架，半导体管芯附着到引线框架，夹具框架用于接触半导体管芯顶侧的一个或多个端子。
图3A到图3D示出了图2中所示的制造方法的不同阶段期间的引线框架面板和夹具框架面板，图3A和图3C为放大的部分视图。
图4A和图4B示出了根据其他实施例的夹具框架面板的相应部分视图。
图5示出了根据另一实施例与引线框架面板的对应部分垂直对准的夹具框架面板的部分的透视图。
图6A和图6B示出了从图5中所示的面板组件生产的，但在模制之前的半导体封装的实施例的不同视图。
图7A和图7B示出了图6A-图6B中所示，但在模制之后的半导体封装的不同视图。
图8示出了图7A-图7B所示，在表面安装到电路板并经由热沉进行顶侧冷却之后的半导体封装的截面图。
具体执行方式
本文描述的实施例提供了一种包括引线框架和独立的夹具框架的模制半导体封装，半导体管芯附着到引线框架，夹具框架用于接触半导体管芯顶侧的一个或多个端子。用于接触半导体管芯顶侧的端子的每个夹具都设置于独立于半导体管芯附着到的引线框架的框架中。因此，引线框架包含用于一些但并非全部管芯端子的引线和接触。独立的夹具框架为剩余管芯端子提供引线和接触。
图1A到图1C示出了在分离之前的模制半导体封装100的实施例，分离即与同时形成的其他模制半导体封装物理分开。图1A示出了模制之后但在分离之前的半导体封装100。图1B示出了管芯附着之后但在放置夹具框架之前的半导体封装100。图1C示出了放置夹具框架之后但在模制之前的半导体封装100。
模制半导体封装100包括引线框架102和独立的夹具框架104。引线框架102包括管芯焊盘106以及一个或多个第一引线108，第一引线与管芯焊盘106整体形成并从管芯焊盘106沿第一方向x1向外延伸。亦即，管芯焊盘106以及一个或多个第一引线108由相同材料形成或构成而没有接头，并处于相同电势(例如，电源、地等)。在一些情况下，可以仅有单个第一引线108与管芯焊盘106整体形成并从管芯焊盘106沿第一方向x1向外延伸。例如，可以沿图1B中标记为A1的虚线或沿标记为A2的虚线切割引线框架102。在其他情况下，可以有超过一个第一引线108与管芯焊盘106整体形成并从管芯焊盘106沿第一方向x1向外延伸。例如，可以沿图1B中标记为A3的虚线切割引线框架102。因此，这里使用术语“第一引线”表示可以与管芯焊盘106整体形成并从管芯焊盘106沿第一方向x1向外延伸的一个或多个第一引线108。
在每种情况下，管芯焊盘106是一个或多个半导体管芯110附着到的引线框架102的区域。至少一个半导体管芯110附着到引线框架102的管芯焊盘106，附着到管芯焊盘106的每个半导体管芯110都嵌入塑料模制化合物112中，例如环氧树脂模制化合物中。
附着于引线框架102的半导体管芯110可以是垂直器件，因为主要电流路径在管芯110的顶侧和底侧之间。在这种情况下，半导体管芯110的电源端子(视图之外)附着于引线框架102的管芯焊盘106。半导体管芯110可以转而为横向器件，因为主要电流路径沿管芯110的顶侧。在这种情况下，半导体管芯110的所有电源端子都设置于管芯110的背对引线框架102的管芯焊盘106的顶侧。可以将超过一个半导体管芯110附着到引线框架102和/或模制半导体封装100可以包括超过一个引线框架102，其中一个或多个半导体管芯110附着到每个引线框架102。
模制半导体封装100的独立夹具框架104至少包括第一金属夹具114以及一个或多个第二引线116，一个或多个第二引线116与第一金属夹具114整体形成并从第一金属夹具114沿不同于第一方向x1的第二方向x2向外延伸。在一些情况下，可以仅有单个第二引线116与第一金属夹具114整体形成并从第一金属夹具114沿第二方向x2向外延伸。例如，可以沿图1C中标记为B1的虚线切割夹具框架104。在其他情况下，可以有超过一个第二引线116与第一金属夹具114整体形成并从第一金属夹具114沿第二方向x2向外延伸。例如，可以沿图1C中标记为B2的虚线切割夹具框架104。因此，这里使用术语“第二引线”表示可以与夹具框架104的第一金属夹具114整体形成并从第一金属夹具114沿第二方向x2向外延伸的一个或多个第二引线116。
在每种情况下，第一和第二引线108、116延伸的不同方向x1、x2取决于模制半导体封装100的类型。例如，对于SSO8(收缩小外形封装)、TSOP(薄小外形封装)、TSON(薄小外形无引线)、TOLL(晶体管外形无引线)或其他类型的双行扁平封装，引线框架102的第一引线108和夹具框架104的第二引线116沿相反方向x1、x2延伸并设置于模制半导体封装100的相对侧。对于QFP(四侧引脚扁平封装)、QFN(四侧扁平无引线封装)或其他类型的四行扁平封装，引线框架102的第一引线108和夹具框架104的第二引线116在不同但未必相反的方向x1、x2上延伸并设置于模制半导体封装100的不同但未必相对的侧。在多个第一引线108和/或多个第二引线118的情况下，相同种类(例如，电源、地等)的所有引线108/116不一定需要在相同方向延伸。例如，对于QFN封装而言，一个第一引线108可以设置于引线框架102的每侧上，所有第二引线116可以设置于夹具框架104上，例如也在四侧上。即使在这种情况下，引线框架102的第一引线108也不会与夹具框架104的第二引线116的任何一个垂直交叠。
图1A到图1C中所示的模制半导体封装100被示为双行无引线扁平封装。通常，本文描述的模制半导体封装实施例可以在任何类型的双行或四行扁平封装中实现。对于一些类型的封装而言，引线框架102的每条第一引线108的部分和夹具框架104的每条第二引线116的部分不被模制化合物112覆盖。引线108、116的未覆盖部分可以平齐、凹陷或稍微从模制化合物112突出。对于其他类型的封装而言，引线框架102的第一引线108和夹具框架104的第二引线116从模制化合物112的不同但未必相对的侧面120向外突出。
在每种情况下，引线框架102的第一引线108和夹具框架104的第二引线116都暴露于模制化合物112的不同侧面120但彼此并不垂直交叠。图1A示出了引线框架102的每个第一引线108和夹具框架104的每个第二引线116都暴露于模制化合物120的不同侧面120。图1C示出了引线框架102的每个第一引线108和夹具框架104的每个第二引线116彼此不垂直交叠。可以提供一个或多个连接杆122以在管芯附着和模制过程期间进一步稳定管芯焊盘106。连接杆122在分离过程期间被切断，如引线框架102的每个第一引线108和夹具框架104的每个第二引线116那样，以将模制半导体封装100与同时制造的其他模制半导体封装物理分离。
在模制化合物112内，夹具框架104的金属夹具114从高于半导体管芯110的顶侧的电源端子124的第一水平过渡到与引线框架102的第一引线108和夹具框架104的第二引线116相同平面中的第二水平。亦即，夹具框架104的金属夹具114可以预弯折，使得例如可以通过焊接将夹具114附着到半导体管芯110的顶侧的电源端子124，并使得与金属夹具114整体形成并从夹具114向外延伸的每个夹具框架引线116都可以到达与引线框架102的第一引线108相同的水平。在一个实施例中，夹具框架104的金属夹具114可以在模制化合物112之内的至少两个不同地方126，128弯折，以提供从第一水平到第二水平的过渡。引线框架102可以不弯折，允许利用诸如模板印刷或丝网版印刷的印刷工艺，或配给或喷射工艺等，容易地向引线框架102的管芯焊盘106施加管芯附着材料(视图之外)，例如焊膏、烧结膏、胶等。即使引线框架102未弯折，引线框架102也仍然可以包括铸造区域、凹痕、槽等。
通过使用独立的夹具框架104来实现封装引线的一些，可以将半导体管芯110附着到的管芯焊盘106的尺寸增大例如大约20％或更多，因为金属夹具116未附着到引线框架102的独立引线柱。相反，夹具框架104提供的每条引线116都与金属夹具116整体形成并终止于和引线框架102的第一引线108相同的水平。因此，不需要独立的引线柱以容纳金属夹具116。通过使用本文所述的夹具框架104，为使常规金属夹具接触独立引线柱而分配的区域可以被用于容纳更大的半导体管芯而不增大模制半导体封装100的总体尺寸。
在一个实施例中，半导体管芯110是垂直功率晶体管管芯，例如功率MOSFET(金属氧化物半导体场效应晶体管)管芯、IGBT(绝缘栅双极型晶体管)管芯等，功率半导体管芯110底侧的电源端子(视图之外)是漏极或集电极端子。根据本实施例，功率半导体管芯110顶侧的电源端子124是源极或发射极端子，功率半导体管芯110在MOSFET的情况下以漏极向下配置，或者在IGBT的情况下以集电极向下配置附着到引线框架102的管芯焊盘106。进一步根据本实施例，半导体管芯110的控制(栅极)端子130位于管芯110具有源极端子124的顶侧。夹具框架104还可以包括附着到半导体管芯110顶侧的控制端子130的附加金属夹具132以及从附加金属夹具132向外延伸并与附加金属夹具132整体形成的附加引线134。夹具框架104的附加引线134在模制化合物112的一侧暴露并与引线框架102的第一引线108不垂直交叠。夹具框架104的附加金属夹具132可以从高于半导体管芯110顶侧的电源端子124的第一水平过渡到与引线框架102的引线108和夹具框架104的引线116、134相同平面中的第二水平。图1C示出了作为夹具框架104的一部分提供的此类附加金属夹具132。
通过将附加金属夹具132提供为夹具框架104的部分，不需要引线键合来接触半导体管芯110顶侧的控制端子130，因为夹具框架104也提供了栅极接触。不过，可以将引线键合用于接触半导体管芯110顶侧的控制端子130而非夹具框架104。在这种情况下，键合引线连接会从半导体管芯110顶侧的控制端子130延伸到引线框架102的一个附加引线(未示出)或夹具框架104的一个附加引线(也未示出)。
在另一实施例中，半导体管芯110是垂直功率晶体管管芯，功率半导体管芯100底侧的电源端子是源极或发射极端子。根据本实施例，功率半导体管芯110顶侧的电源端子124是漏极或集电极端子，管芯110在MOSFET的情况下以源极向下配置，或者在IGBT的情况下以发射极向下配置附着到引线框架102的管芯焊盘106。进一步根据本实施例，半导体管芯的控制(栅极)端子130位于管芯110具有源极或发射极端子的底侧。引线框架102可以包括附着到功率半导体管芯110底侧的控制端子130的附加引线(未示出)。引线框架102的附加引线可以在模制化合物112的与引线框架102的第一引线108相同的一侧被暴露。
在又一实施例中，半导体管芯110是横向功率晶体管管芯，例如HEMT(高电子迁移率晶体管)管芯、用于功率晶体管管芯的驱动器管芯、控制器管芯等。根据本实施例，所有电源端子都设置于功率半导体管芯110的顶侧，并在管芯110的背侧和引线框架102的管芯焊盘106之间提供热连接。
模制半导体封装100可以使用不同的互连技术来接触半导体管芯110和夹具框架104的金属夹具114。单独地或组合地，超过一个半导体管芯可以嵌入模制化合物112中，夹具框架104可以包括超过一个金属夹具以容纳不同管芯。如果在半导体管芯110的顶侧提供了超过一个端子，则可以将夹具框架104用作每个半导体管芯的顶侧的所有端子的排他性互连。或者，如果在半导体管芯110的顶侧提供超过一个端子，可以结合其他互连类型，例如引线键合、金属带等使用夹具框架104以形成与每个半导体管芯的顶侧的端子的连接。单独地或组合地，在同一模制半导体封装100中包括超过一个半导体管芯110的情况下，夹具框架104可以提供多个管芯之间的一个或多个互连。例如，夹具框架104可以在同一模制半导体封装100中包括的IGBT功率晶体管管芯和续流二极管管芯之间提供互连。在另一示例中，夹具框架104可以通过半桥配置连接同一模制半导体封装100中包括的两个功率晶体管管芯(例如，MOSFET)。一个功率晶体管管芯可以安装成漏极向下配置，另一个功率晶体管管芯可以安装成源极向下配置。在另一种情况下，两个功率晶体管管芯可以都安装于相同的漏极向下或源极向下配置中。在每种情况下，可以使用夹具框架104在管芯的相应顶侧处连接同一模制半导体封装100中包括的两个或更多个半导体管芯。
图2示出了制造模制半导体封装的方法的实施例，每个模制半导体封装具有引线框架和独立的夹具框架，半导体管芯附着到引线框架，夹具框架用于接触半导体管芯顶侧的一个或多个端子。可以使用该方法制造图1A到图1C所示且如上所述的模制半导体封装100。图3A到图3D示出了图2中所示的制造方法的不同阶段期间的引线框架面板300和夹具框架面板302，图3A和图3C为放大的部分视图。
图2中所示的制造方法包括提供引线框架面板300，该面板包括多个彼此连接的单元引线框架304(框200)。每个单元引线框架304包括管芯焊盘306以及一个或多个第一引线308，第一引线与管芯焊盘306整体形成并从管芯焊盘306沿第一方向x1向外延伸。管芯焊盘306和一个或多个第一引线308附着到对应单元引线框架304的外周310。可以提供一个或多个连接杆312以将每个相应管芯焊盘306进一步固定到对应单元引线框架304的外周310。引线框架面板300可以由金属薄片形成，可以使用典型技术，例如冲压、打孔、蚀刻等来形成本文描述的引线框架特征。用于引线框架面板300的示范性材料包括诸如铜、铝、镍、铁、锌等的金属及其合金。
图2中所示的制造方法还包括在底侧将单独的半导体管芯314附着到引线框架面板300的每个管芯焊盘306(框210)。图3A示出了管芯附着工艺之后引线框架面板300的几个引线框架单元304。每个半导体管芯314包括管芯顶侧的电源端子316。根据半导体管芯314的类型，每个管芯314还可以具有管芯底侧处的电源端子(视图之外)。引线框架面板300可以未弯折，允许容易向每个单元引线框架304的管芯焊盘306施加诸如焊膏、烧结膏、胶等的管芯附着材料。即使引线框架面板300未弯折，引线框架面板300仍然可以包括铸造区域、凹痕、凹槽等。可以使用典型工艺将管芯附着材料施加到管芯焊盘306，所述典型工艺例如是印刷工艺(例如，模板印刷、丝网版印刷等)、配给工艺、喷射工艺等。每个半导体管芯314还可以包括(例如，对于功率晶体管而言)管芯顶侧或管芯底侧的控制(栅极)端子318。
图2中所示的制造方法还包括将夹具框架面板302与引线框架面板300垂直对准(框220)。图3B示出了与引线框架面板300垂直对准的夹具框架面板302，图3C示出了交叠结构的放大区域。可以抵靠引线框架面板300按压夹具框架面板302以在半导体管芯314的模制期间提供致密密封。单元夹具框架304可以被堆叠在夹具框架面板302在模制过程期间使用的模具流道322区域中的相应单元夹具框架320的顶部。通常，夹具框架面板302包括彼此连接的多个单元夹具框架320。每个单元夹具框架320包括与半导体管芯314之一顶侧的对应电源端子316垂直对准的第一预弯折金属夹具324，以及与第一预弯折金属夹具324整体形成的一个或多个第二引线326。金属夹具324在封装组装过程之前预弯折，形成金属夹具324，使得在组装之后，夹具324连接到半导体管芯314的前侧，而单元夹具框架320的每个第二引线326与单元引线框架304的每个第一引线308在相同水平上。
每个单元夹具框架320的第二引线326从第一预弯折金属夹具324沿不同于对应单元引线框架304的第一引线308的延伸方向x1的第二方向x2向外延伸，并被附着到单元夹具框架320的外周328。单元夹具框架320的第一预弯折金属夹具324可从高于对应半导体管芯314顶侧的电源端子316的第一水平过渡到与单元引线框架304的第一引线308和单元夹具框架320的第二引线326相同平面中的第二水平，如本文前面所述。例如，单元夹具框架320的第一金属夹具324可以至少两个不同地方弯折，以提供从第一水平到第二水平的过渡。
图2中所示的制造方法还包括将单元夹具框架320的每个第一预弯折金属夹具324附着到对应半导体管芯314顶侧的电源端子316(框230)。可以在夹具附着过程期间施加力/重量以达到单元夹具框架320的正确高度。可以使用用于将半导体管芯314附着到单元引线框架304的管芯焊盘306的相同或不同类型管芯附着材料来将单元夹具框架320的每个第一预弯折金属夹具324附着到对应半导体管芯314顶侧的第二电源端子316。管芯焊盘306和管芯314之间和/或金属夹具324和管芯314的顶侧电源端子316之间的接头之一或两者可以通过例如扩散焊接来实现，从而不进行连接材料的额外施加。转而可以在将半导体管芯314附着到相应单元引线框架304之前，将单元夹具框架320的每个第一预弯折金属夹具324附着到对应半导体管芯314顶侧的电源端子316。亦即，可以在框210之前执行图2中的框230。通常，除非明确指出，不要求步骤的特定顺序。在任一种情况下，在芯片组装过程之后，可以通过例如回流来完成管芯附着区域的焊接、烧结等。
在半导体管芯314在管芯314顶侧具有控制(栅极)端子318的情况下，单元夹具框架320均可以还包括第二预弯折金属夹具330。单元夹具框架320的第二金属夹具330可与单元夹具框架320的第一金属夹具324以相同方式预弯折，以便从高于半导体管芯314顶侧的电源端子316的相同第一水平过渡到与单元引线框架304的第一引线308和单元夹具框架320的第二引线326相同平面中的第二水平。每个单元夹具框架320还可以包括从第二预弯折金属夹具330向外延伸并附着到单元夹具框架320的外周328的额外引线332。
在单元夹具框架320包括第二预弯折夹具330用于接触半导体管芯314的控制端子318的情况下，该制造方法还可以包括将每个单元夹具框架320的第二预弯折金属夹具330附着到对应半导体管芯314顶侧的控制端子318，由此提供金属夹具330而非引线键合的栅极接触。如本文先前所述，可以替代地使用引线键合连接，或者可以在半导体管芯314的底侧而非顶侧设置控制端子318，在这种情况下，每个单元引线框架304包括额外引线(未示出)，用于接触半导体管芯314底侧的栅极端子318。
图2中所示的制造方法还包括在模制化合物334中嵌入半导体管芯314，使得单元引线框架304的每条第一引线308和单元夹具框架320的每条第二引线326都在大致平面方向，例如图3A到图3D中的x1和x2方向上从模制化合物334突出并且彼此不垂直交叠(框240)。图3D示出了模制化合物334中嵌入的半导体管芯314。可以抵靠相应的单元引线框架304挤压单元夹具框架320，以在模制化合物334中嵌入半导体管芯314期间提供紧密密封。可以从底侧部分蚀刻或铸造单元引线框架304，以允许给定绝缘距离处的更大管芯焊盘和/或改善与模制化合物334的锁定。
对于每个模制半导体封装336而言，单元引线框架304的引线308和夹具框架320的引线326、332沿着不同但未必相反的方向，例如图3A到图3D的x1和x2方向延伸，并设置于模制半导体封装336的不同但未必相对的侧。可以使用任何典型的模制工艺，例如注射模制、挤压缩模制、膜辅助模制(FAM)、反应注射模制(RIM)、树脂转移模制(RTM)、地图模制、吹塑模制等，在模制化合物334中嵌入半导体管芯314。常见模制化合物和树脂包括但不限于热固性树脂、凝胶弹性体、密封剂、灌封化合物、复合物、光学梯度材料等。
图2中所示的制造方法还包括在模制化合物334的外侧使每条引线308与对应单元引线框架304的外周310分离并使每条引线326、332与对应单元夹具框架320的外周分离。在一个实施例中，通过在模制化合物334的外侧冲压引线308、326、332而在模制化合物334的外侧使单元引线框架304的每条引线308与对应单元引线框架304的外周分离并使单元夹具框架320的每条引线326、332与对应单元夹具框架320的外周328分离。在另一实施例中，通过在模制化合物334的外侧切割引线308、326、332而在模制化合物334的外侧使单元引线框架304的每条引线308与对应单元引线框架304的外周分离并使单元夹具框架320的每条引线326、332与对应单元夹具框架320的外周328分离。
由于引线308、326、332开放设置并没有模制化合物334，所以引线切割更简单并且不应当发生(金属)涂污效应，尤其是因为夹具框架320的引线326、332不与引线框架304的引线308垂直交叠。通过仅使用单个夹具框架面板302(这样使得组装过程容易，因为与是否由人或机器彼此在顶部提供框架300、302无关，仅需要单个动作而不是将几个金属夹具(或成行的金属夹具)附着到单个引线框架面板)，也降低了制造过程的总体复杂度。此外，与将几个金属夹具(或成行的金属夹具)附着到单个引线框架面板相比，使用单个夹具框架面板302还消除了夹具倾斜/旋转的问题，因为所有单元夹具框架320都被固定到同一夹具框架面板302。
在每个单元夹具框架320包括第二预弯折夹具330用于接触对应半导体管芯314顶侧的控制端子316的情况下，该制造方法还可以包括经由相同分离工艺在模制化合物334的外侧将与第二预弯折金属夹具330整体形成的引线332与对应单元夹具框架320的外周328分离，所述相同分离工艺例如是用于将每条引线308与对应单元引线框架304的外周310分离并将每条引线326、332与对应单元夹具框架320的外周328分离的冲压或切割。对于一些类型的封装而言，每个模制封装336的单元引线框架304的每个引线308的部分和单元夹具框架320的每个引线326、332的部分可以不被模制化合物334覆盖。引线308、326、332的未覆盖部分可以平齐、凹陷或稍微从模制化合物334突出。对于一些类型的封装而言，每个模制封装336的单元引线框架304的每个引线308和单元夹具框架320的每个引线326、332可以从模制化合物334的不同但未必相对的侧面向外突出。
该制造方法还可以包括对从模制化合物334的不同侧面338突出的单元引线框架304的每个引线308的部分以及单元夹具框架320的每个引线326、332的部分进行电镀或化学镀，以在每个模制半导体封装336的模制化合物334的不同侧面338处形成可润湿引线表面，允许更容易地检查模制半导体封装336的引线308、326、332到电路板之间的后续焊接连接，因为润湿/焊接接头是容易看到的。
图3A到图3D中所示的组件可以反而被制造为上下倒置，在管芯附着工艺(框210)之前执行夹具附着工艺(框230)，和/或可以在引线框架面板300和夹具框架面板302上独立地使用诸如模板或丝网印刷的印刷工艺。对于功率晶体管管芯而言，可以转而将半导体管芯314放置为源极向下(或发射极向下)，并且每个单元引线框架304可以提供源极和栅极接触，而对应单元夹具框架320的金属夹具334形成仅用于漏极的单个焊盘。每个单元夹具框架面板302和/或引线框架面板300可以具有对准特征340，例如凹坑、孔等，以辅助对准夹具框架面板302和相应的引线框架面板300。例如，可以使用光学对准工艺或管脚对准工艺来对准夹具框架面板302和引线框架面板300。
图4A和图4B示出了根据其他实施例的夹具框架面板302的相应部分视图。在单元夹具框架320和相应单元引线框架304之间可能有交叉。
为了减小绝缘距离并避免短路，第一金属夹具324的边缘可以包括波浪状特征400，该特征以波浪状方式在相应半导体芯片314的边缘处向上延伸。为了适应每个夹具324超过一个管芯尺寸，可以从夹具边缘向内增加额外的波浪状特征402。例如，每个第一金属夹具324可以具有两个相交(横向)的波浪状特征402，以便适应四种不同的芯片尺寸。图4A中标记为404、406的区域和图4B中标记为408、410的区域表示不同芯片尺寸的区域，可以通过提供波浪状特征400、402由相同的第一金属夹具324容纳这些区域。波浪状特征400、402也可以形成为狭槽或铸造底侧或两者的某种组合。可以向第一金属夹具324施加诸如凹痕、狭槽、十字等特征，例如以减轻管芯倾斜/旋转和/或改善模具锁定。
可以通过针对表面安装器件(SMD)封装实现顶侧冷却来增强散热，所述顶侧为SMD封装与将SMD封装的引线表面安装到诸如印刷电路板(PCB)的电路板的一侧相对的侧面。在典型的基于SMD的设计中，输出功率受到PCB材料的热极限的约束，因为热量是通过电路板散发的。利用顶侧冷却，提供了电路板和半导体的热解耦，这实现了更高的功率密度和/或改进的系统寿命。有效的顶侧冷却表示可以从电路板抽取耗散的热量，从而增大了器件能够安全承载的电流。接下来描述的是对本文前述实施例的顶侧冷却增强。
图5示出了与引线框架面板502的对应部分垂直对准的夹具框架面板500的部分。为了容易例示，半导体管芯在图5中未被示出为附着于引线框架面板502的相应管芯焊盘504。如本文前面所述，可以将任何类型的半导体管芯附着到引线框架面板502的管芯焊盘504。一个或多个引线506与引线框架面板502的每个管芯焊盘504整体地形成。
夹具框架面板500至少包括第一预弯折金属夹具508以及与第一预弯折金属夹具508整体形成的一个或多个引线510，如本文前面所述。在封装组装过程期间，例如，如本文前面根据图2所述，将夹具框架面板500与引线框架面板502对准，使得夹具框架面板500的每个第一预弯折金属夹具508与对应半导体管芯的面向夹具框架面板500的一侧的电源端子垂直对准。同样，图5中未示出半导体管芯，以提供引线框架面板502的无遮挡视图。夹具框架面板500还可以包括额外预弯折金属夹具512，以例如用于附着到引线框架面板502的对应管芯焊盘504的半导体管芯的顶侧的控制端子，以及与额外预弯折金属夹具508整体形成的额外引线514。
根据图5中所示的实施例，引线框架面板502也是预弯折的。例如，每个管芯焊盘504和/或与引线框架面板502的相应管芯焊盘504整体形成的每个引线506可以如图5所示向上弯折，使得每个管芯焊盘504的半导体管芯要附着到的区域设置于和引线框架面板502的其余部分不同的平面中。
夹具框架面板500也是预弯折的，如本文前面所述。根据图5中所示的实施例，每个第一金属夹具508和/或与相应第一金属夹具508整体形成的每个引线510都在与管芯焊盘504和/或引线框架面板502的对应引线506相同的方向上向上预弯折，但弯折程度更小。夹具框架面板500更小程度的预弯折考虑了要附着到引线框架面板502的管芯焊盘504的半导体管芯的高度。因此，引线框架面板502的引线506和夹具框架面板500的引线510将终止于同一平面柱组件中。这样的配置提供了具有顶侧冷却的SMD封装，其中在暴露的管芯焊盘504处散热，而无需贯穿SMD封装经由引线506、510要附着到的电路板，例如PCB。夹具框架面板500的每个额外金属夹具512(如果提供的话)和/或与相应额外金属夹具512整体形成的每个引线514类似地在与引线框架面板502的管芯焊盘504和/或对应引线506相同的方向上向上预弯折，但也弯折更小程度，像引线框架面板502的第一金属夹具508和/或对应引线506那样。
图5示出了夹具框架面板500的金属夹具508、512和引线框架面板502的管芯焊盘504是预弯折的。不过，夹具框架面板500的对应引线510、514和引线框架面板502的对应引线506可以替代地被预弯折。在又一实施例中，夹具框架面板500的金属夹具508、512和对应引线510、514以及引线框架面板502的管芯焊盘504和对应引线506可以是预弯折的，使得夹具框架面板500和引线框架面板502在至少两个区段中是预弯折的。在每种情况下，管芯焊盘504的背对夹具框架面板500的一侧都可以保持在最终SMD封装中至少部分不被覆盖，以提供用于附着热沉的金属表面或用于从SMD封装的顶侧散热的其他结构。
图6A和图6B示出了管芯附着和面板组装之后，但在模制之前的半导体封装的实施例。图6A示出了顶部透视图，而图6B示出了侧视图。根据本实施例，功率半导体管芯600具有第一电源端子602，例如通过诸如焊膏、烧结膏、胶等的管芯附着材料604附着到管芯焊盘504的漏极或源极端子。功率半导体管芯600具有第二电源端子606，例如漏极或源极端子以及诸如管芯600的与第一电源端子602相对侧的栅极端子的控制端子610。通过诸如焊膏、烧结膏、胶等的管芯附着材料610，将管芯600的第二电源端子606附着到从夹具框架面板500切下的第一预弯折金属夹具508。通过诸如焊膏、烧结膏、胶等的管芯附着材料612，将管芯600的控制端子608类似地附着到从夹具框架面板500切下的额外预弯折金属夹具512。
通过沿相同方向预弯折引线框架面板502的管芯焊盘504和夹具框架面板500的金属夹具508、512，但使夹具框架面板500的金属夹具508、512预弯折比引线框架面板502的管芯焊盘504更小程度(α1>α2)，取自引线框架面板502的引线506和取自夹具框架面板500的引线510在组装之后终止于同一平面(P_leads)中。这样的封装配置允许在引线506、510背对半导体管芯600的表面614处将封装表面安装到电路板，并允许在暴露的管芯焊盘504的表面616处进行顶侧冷却。图6A和图6B中所示的封装可以被模制，其中管芯焊盘504的表面616的至少一部分表面被配置为对模制化合物未覆盖的剩余部分进行顶侧冷却。
图7A示出了模制之后封装的底侧透视图，图7B示出了模制之后封装的顶侧透视图。该封装被配置为在引线506、510的底表面614处表面安装到电路板。该封装还被配置为在管芯焊盘504的顶表面616进行顶侧冷却。管芯焊盘504的顶表面616的至少一部分保持不被模制化合物700覆盖，以实现高效率的顶侧冷却。
图8示出了以SMD配置附着到PCB 800的封装的截面图。PCB 800可以是单层或多层板，其中一个或多个铜板层802被层合到诸如FR-4的非导电基板的板层804上和/或之间。该封装在封装表面506、510的底表面614处被表面安装到PCB 800。管芯焊盘504的顶表面616的至少一部分保持不被模制化合物700覆盖，以在被配置为进行表面安装的模制半导体封装的相对侧处提供散热路径。
例如，可以将热沉806附着到封装的顶侧，使得器件工作期间产生的热能大部分如虚线箭头所示通过热沉806耗散，而非通过PCB 800耗散。可以在热沉806和封装顶侧的管芯焊盘504的暴露表面616之间提供热界面材料808，例如导热油脂、具有导热颗粒的聚合物基质等，以增强热沉806和管芯焊盘504之间的热界面。热沉806被例示为图8中的鳍式热沉。通常，可以使用任何类型的热沉806(空气冷却、液体冷却等)。
诸如“第一”、“第二”等术语用于描述各种元件、区域、部分等。也并非旨在限制。通篇说明书中类似术语指示类似的元件。
如本文所用，术语“具有”、“包含”、“包括”、“含有”等是开放式术语，表示存在所述元件或特征，但不排除额外的元件或特征。冠词“一”、“一个”、“该”旨在包括复数和单数，除非上下文另外明确指出。
要理解的是，本文描述的各实施例的特征可以彼此组合，除非具体做出其他表述。
尽管本文已经例示和描述了具体实施例，但本领域的普通技术人员将认识到，可以用多种替代和/或等价实施方式替代所示和所述的具体实施例而不脱离本发明的范围。本申请意在覆盖本文所述具体实施例的任何修改或变化。因此，意在使本发明仅受到权利要求及其等价要件的限制。

Claims (22)

1.一种制造模制半导体封装的方法，所述方法包括：
提供引线框架，所述引线框架包括管芯焊盘以及与所述管芯焊盘整体形成并且从所述管芯焊盘沿第一方向向外延伸的一个或多个第一引线，所述管芯焊盘和所述一个或多个第一引线被附着到所述引线框架的外周；
将半导体管芯的第一侧附着到所述管芯焊盘；
将夹具框架与所述引线框架对准，使得所述夹具框架的第一预弯折金属夹具与所述半导体管芯的与所述第一侧相对的第二侧的电源端子垂直对准，所述夹具框架还包括一个或多个第二引线，所述一个或多个第二引线与所述第一预弯折金属夹具整体形成，从所述第一预弯折金属夹具沿不同于所述第一方向的第二方向向外延伸并且附着到所述夹具框架的外周；
将所述第一预弯折金属夹具附着到所述半导体管芯的所述第二侧的所述电源端子；
在模制化合物中嵌入所述半导体管芯，使得所述一个或多个第一引线和所述一个或多个第二引线在大致平面方向上从所述模制化合物突出并且彼此不垂直交叠；以及
在所述模制化合物的外侧，使所述一个或多个第一引线与所述引线框架的所述外周分离并且使所述一个或多个第二引线与所述夹具框架的所述外周分离。
2.根据权利要求1所述的方法，其中，在所述模制化合物的外侧，使所述一个或多个第一引线与所述引线框架的所述外周分离并且使所述一个或多个第二引线与所述夹具框架的所述外周分离包括：
在所述模制化合物的外侧，冲压所述一个或多个第一引线和所述一个或多个第二引线。
3.根据权利要求1所述的方法，其中，在所述模制化合物的外侧，使所述一个或多个第一引线与所述引线框架的所述外周分离并且使所述一个或多个第二引线与所述夹具框架的所述外周分离包括：
在所述模制化合物的外侧，切割所述一个或多个第一引线和所述一个或多个第二引线。
4.根据权利要求1所述的方法，还包括：
将所述夹具框架的第二预弯折金属夹具附着到所述半导体管芯的所述第二侧的控制端子，
其中，所述夹具框架还包括从所述第二预弯折金属夹具向外延伸并且附着到所述夹具框架的所述外周的第三引线，
其中，在所述模制化合物中嵌入所述半导体管芯之后，所述第三引线从所述模制化合物突起并且不与所述一个或多个第一引线垂直交叠。
5.根据权利要求4所述的方法，还包括：
经由用于将所述一个或多个第一引线与所述引线框架的所述外周分离并且将所述一个或多个第二引线与所述夹具框架的所述外周分离的相同冲压工艺，在所述模制化合物的外侧，使所述第三引线与所述夹具框架的所述外周分离。
6.根据权利要求1所述的方法，其中，所述一个或多个第一引线在与所述引线框架的所述外周分离之后从所述模制化合物的第一侧面突出，并且其中，所述一个或多个第二引线在与所述夹具框架的所述外周分离之后从所述模制化合物的不同于所述第一侧面的第二侧面突出。
7.根据权利要求6所述的方法，还包括：
对所述一个或多个第一引线的从所述模制化合物的所述第一侧面突出的部分以及所述一个或多个第二引线的从所述模制化合物的所述第二侧面突出的部分进行电镀，以在所述模制化合物的不同侧面形成可润湿引线表面。
8.根据权利要求1所述的方法，其中，所述引线框架未弯折。
9.根据权利要求1所述的方法，其中，所述夹具框架包括对准特征，以辅助所述夹具框架与所述引线框架的对准。
10.根据权利要求1所述的方法，其中，所述夹具框架在所述模制化合物中嵌入所述半导体管芯期间使用的模具流道的区域中堆叠在所述引线框架的顶部。
11.根据权利要求1所述的方法，还包括：
抵靠所述引线框架按压所述夹具框架，以在所述模制化合物中嵌入所述半导体管芯期间提供紧密密封。
12.一种模制半导体封装，包括：
引线框架，所述引线框架包括管芯焊盘以及一个或多个第一引线，所述一个或多个第一引线与所述管芯焊盘整体形成并且从所述管芯焊盘沿第一方向向外延伸；
半导体管芯，所述半导体管芯在所述半导体管芯的第一侧附着到所述管芯焊盘；
夹具框架，所述夹具框架包括第一金属夹具以及一个或多个第二引线，所述第一金属夹具附着到所述半导体管芯的与所述第一侧相对的第二侧的电源端子，所述一个或多个第二引线与所述第一金属夹具整体形成并且从所述第一金属夹具沿不同于所述第一方向的第二方向向外延伸；以及
模制化合物，所述模制化合物嵌入所述半导体管芯，
其中，所述一个或多个第一引线和所述一个或多个第二引线暴露于模制化合物的不同侧并且彼此不垂直交叠，
其中，在所述模制化合物之内，所述第一金属夹具从高于所述半导体管芯的所述第二侧的所述电源端子的第一水平过渡到与所述一个或多个第一引线和所述一个或多个第二引线相同平面中的第二水平。
13.根据权利要求12所述的模制半导体封装，其中，所述夹具框架还包括第二金属夹具以及第三引线，所述第二金属夹具附着到所述半导体管芯的所述第二侧的控制端子，所述第三引线从所述第二金属夹具向外延伸，并且其中，所述第三引线暴露于所述模制化合物的一侧并且不与所述一个或多个第一引线垂直交叠。
14.根据权利要求12所述的模制半导体封装，其中，所述一个或多个第一引线从所述模制化合物的第一侧面突出，并且其中，所述一个或多个第二引线从所述模制化合物的不同于所述第一侧面的第二侧面突出。
15.根据权利要求14所述的模制半导体封装，其中，至少部分对所述一个或多个第一引线的从所述模制化合物的所述第一侧面突出的部分以及所述一个或多个第二引线的从所述模制化合物的所述第二侧面突出的部分进行电镀，以在所述模制化合物的不同侧面形成可润湿引线表面。
16.根据权利要求12所述的模制半导体封装，其中，所述第一金属夹具在所述模制化合物之内的至少两个不同地方被弯折。
17.根据权利要求12所述的模制半导体封装，其中，所述半导体管芯为功率晶体管管芯，其中，所述功率半导体管芯的所述第一侧的电源端子为漏极或集电极端子，其中，所述功率半导体管芯的所述第二侧的所述电源端子为源极或发射极端子，并且其中，所述功率半导体管芯以漏极向下或集电极向下的配置附着到所述管芯焊盘。
18.根据权利要求12所述的模制半导体封装，其中，所述半导体管芯为功率晶体管管芯，其中，所述功率半导体管芯的所述第一侧的电源端子为源极或发射极端子，其中，所述功率半导体管芯的所述第二侧的所述电源端子为漏极端子，并且其中，所述功率半导体管芯以源极向下或发射极向下的配置附着到所述管芯焊盘。
19.根据权利要求18所述的模制半导体封装，其中，所述引线框架包括在所述功率半导体管芯的所述第一侧附着到控制端子的额外引线，并且其中，所述额外引线暴露于所述模制化合物的与所述一个或多个第一引线相同的一侧。
20.根据权利要求12所述的模制半导体封装，其中，所述管芯焊盘和所述第一金属夹具在相同方向上弯折，并且其中，所述第一金属夹具弯折的程度小于所述管芯焊盘，使得与所述管芯焊盘整体形成的所述一个或多个第一引线以及与所述第一金属夹具整体形成的所述一个或多个第二引线终止于同一平面并且被配置为在所述模制半导体封装的第一侧进行表面安装。
21.根据权利要求12所述的模制半导体封装，其中，所述管芯焊盘在所述模制半导体封装的与所述模制半导体封装的所述第一侧相对的第二侧至少部分未被所述模制化合物覆盖，以在所述模制半导体封装的被配置用于表面安装的相对侧提供散热路径。
22.一种制造模制半导体封装的方法，所述方法包括：
提供引线框架面板，所述引线框架面板包括多个彼此连接的单元引线框架，每个单元引线框架包括管芯焊盘以及一个或多个第一引线，所述一个或多个第一引线与所述管芯焊盘整体形成并且从所述管芯焊盘沿第一方向向外延伸，所述管芯焊盘和所述一个或多个第一引线被附着到所述单元引线框架的外周；
将单独的半导体管芯在第一侧附着到每个所述管芯焊盘，每个半导体管芯包括与所述第一侧相对的第二侧的电源端子；
将夹具框架面板与所述引线框架面板对准，所述夹具框架面板包括多个彼此连接的单元夹具框架，每个单元夹具框架包括第一预弯折金属夹具以及一个或多个第二引线，所述第一预弯折金属夹具与所述半导体管芯之一的所述第二侧的对应电源端子垂直对准，所述一个或多个第二引线与所述第一预弯折金属夹具整体形成，从所述第一预弯折金属夹具沿不同于所述第一方向的第二方向向外延伸并且附着到所述单元夹具框架的外周；
将每个第一预弯折金属夹具附着到对应半导体管芯的所述第二侧的所述电源端子；
在模制化合物中嵌入所述半导体管芯，使得所述一个或多个第一引线中的每一个和所述一个或多个第二引线中的每一个在大致平面方向上从所述模制化合物突出并且彼此不垂直交叠；以及
在所述模制化合物的外侧，使所述一个或多个第一引线中的每一个与对应单元引线框架的所述外周分离并且使所述一个或多个第二引线中的每一个与对应单元夹具框架的所述外周分离。
CN202010103703.2A 2019-02-21 2020-02-20 夹具框架组件、具有引线框架和夹具框架的半导体封装及其制造方法 Pending CN111599786A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US16/282,207 US10964628B2 (en) 2019-02-21 2019-02-21 Clip frame assembly, semiconductor package having a lead frame and a clip frame, and method of manufacture
US16/282,207 2019-02-21
US16/748,049 US11515244B2 (en) 2019-02-21 2020-01-21 Clip frame assembly, semiconductor package having a lead frame and a clip frame, and method of manufacture
US16/748,049 2020-01-21

Publications (1)

Publication Number Publication Date
CN111599786A true CN111599786A (zh) 2020-08-28

Family

ID=72141747

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010103703.2A Pending CN111599786A (zh) 2019-02-21 2020-02-20 夹具框架组件、具有引线框架和夹具框架的半导体封装及其制造方法

Country Status (2)

Country Link
US (2) US11515244B2 (zh)
CN (1) CN111599786A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10867894B2 (en) * 2018-10-11 2020-12-15 Asahi Kasei Microdevices Corporation Semiconductor element including encapsulated lead frames
US11515244B2 (en) * 2019-02-21 2022-11-29 Infineon Technologies Ag Clip frame assembly, semiconductor package having a lead frame and a clip frame, and method of manufacture
DE102021117822A1 (de) * 2021-07-09 2023-01-12 Danfoss Silicon Power Gmbh Leitungsrahmen
EP4318577A1 (en) * 2022-07-31 2024-02-07 Nexperia B.V. Clip structure for a packaged semiconductor device
EP4340021A1 (en) * 2022-09-16 2024-03-20 Nexperia B.V. Reduced stress clip for semiconductor die

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5110761A (en) 1988-09-09 1992-05-05 Motorola, Inc. Formed top contact for non-flat semiconductor devices
US6147410A (en) 1998-03-02 2000-11-14 Motorola, Inc. Electronic component and method of manufacture
US8288200B2 (en) 2005-11-30 2012-10-16 Diodes Inc. Semiconductor devices with conductive clips
US7663211B2 (en) 2006-05-19 2010-02-16 Fairchild Semiconductor Corporation Dual side cooling integrated power device package and module with a clip attached to a leadframe in the package and the module and methods of manufacture
US20090166820A1 (en) * 2007-12-27 2009-07-02 Hem Takiar Tsop leadframe strip of multiply encapsulated packages
US20130017652A1 (en) * 2008-04-04 2013-01-17 Gem Services, Inc. Method of manufacturing a semiconductor device package with a heatsink
FR2953066B1 (fr) 2009-11-25 2011-12-30 St Microelectronics Tours Sas Montage en boitier pour composants electroniques assembles par clip
US8486757B2 (en) 2009-11-25 2013-07-16 Infineon Technologies Ag Semiconductor device and method of packaging a semiconductor device with a clip
CN102790513B (zh) 2012-07-30 2014-12-10 华为技术有限公司 电源模块和电源模块的封装方法
US8933518B2 (en) * 2013-01-04 2015-01-13 Alpha & Omega Semiconductor, Inc. Stacked power semiconductor device using dual lead frame
US9961798B2 (en) 2013-04-04 2018-05-01 Infineon Technologies Austria Ag Package and a method of manufacturing the same
US9054091B2 (en) 2013-06-10 2015-06-09 Alpha & Omega Semiconductor, Inc. Hybrid packaged lead frame based multi-chip semiconductor device with multiple semiconductor chips and multiple interconnecting structures
CN104681505B (zh) 2013-11-27 2021-05-28 意法半导体研发(深圳)有限公司 无引脚的表面贴装组件封装体及其制造方法
DE102014104272A1 (de) 2014-03-26 2015-10-01 Heraeus Deutschland GmbH & Co. KG Träger und Clip jeweils für ein Halbleiterelement, Verfahren zur Herstellung, Verwendung und Sinterpaste
CN105206596B (zh) * 2014-06-06 2018-12-07 恩智浦美国有限公司 具有弯折引线的封装集成电路器件
KR101643332B1 (ko) 2015-03-20 2016-07-27 제엠제코(주) 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 및 그 제조 방법
JP1537981S (zh) 2015-04-20 2015-11-16
US10163762B2 (en) * 2015-06-10 2018-12-25 Vishay General Semiconductor Llc Lead frame with conductive clip for mounting a semiconductor die with reduced clip shifting
US20170047274A1 (en) 2015-08-12 2017-02-16 Texas Instruments Incorporated Double Side Heat Dissipation for Silicon Chip Package
US9496208B1 (en) 2016-02-25 2016-11-15 Texas Instruments Incorporated Semiconductor device having compliant and crack-arresting interconnect structure
US9917039B2 (en) 2016-04-20 2018-03-13 Amkor Technology, Inc. Method of forming a semiconductor package with conductive interconnect frame and structure
KR101652423B1 (ko) 2016-07-07 2016-08-30 제엠제코(주) 핑거 클립 본딩 반도체 패키지
EP3474322B1 (en) * 2017-10-23 2022-04-20 Nexperia B.V. Semiconductor device and method of manufacture
US10340152B1 (en) * 2017-12-29 2019-07-02 Texas Instruments Incorporated Mechanical couplings designed to resolve process constraints
US11515244B2 (en) * 2019-02-21 2022-11-29 Infineon Technologies Ag Clip frame assembly, semiconductor package having a lead frame and a clip frame, and method of manufacture

Also Published As

Publication number Publication date
US20230051100A1 (en) 2023-02-16
US20200273790A1 (en) 2020-08-27
US11515244B2 (en) 2022-11-29

Similar Documents

Publication Publication Date Title
US7838340B2 (en) Pre-molded clip structure
US11515244B2 (en) Clip frame assembly, semiconductor package having a lead frame and a clip frame, and method of manufacture
US9218987B2 (en) Method for top-side cooled semiconductor package with stacked interconnection plates
TWI450373B (zh) 雙側冷卻整合功率裝置封裝及模組，以及製造方法
US8183088B2 (en) Semiconductor die package and method for making the same
US7495323B2 (en) Semiconductor package structure having multiple heat dissipation paths and method of manufacture
US7439613B2 (en) Substrate based unmolded package
US8354303B2 (en) Thermally enhanced low parasitic power semiconductor package
US20100176508A1 (en) Semiconductor device package and method of assembly thereof
US20100148327A1 (en) Semiconductor die package with clip interconnection
US20210166998A1 (en) Semiconductor package having a lead frame and a clip frame
KR20090052688A (ko) 전력 소자 패키지 및 그 제조 방법
US20090127677A1 (en) Multi-Terminal Package Assembly For Semiconductor Devices
US7851897B1 (en) IC package structures for high power dissipation and low RDSon
CN113496977A (zh) 共源共栅半导体装置和制造方法
US11676879B2 (en) Semiconductor package having a chip carrier and a metal plate sized independently of the chip carrier
US11145578B2 (en) Semiconductor package with top or bottom side cooling and method for manufacturing the semiconductor package
US11908771B2 (en) Power semiconductor device with dual heat dissipation structures

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination