JPH0642343Y2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0642343Y2
JPH0642343Y2 JP233187U JP233187U JPH0642343Y2 JP H0642343 Y2 JPH0642343 Y2 JP H0642343Y2 JP 233187 U JP233187 U JP 233187U JP 233187 U JP233187 U JP 233187U JP H0642343 Y2 JPH0642343 Y2 JP H0642343Y2
Authority
JP
Japan
Prior art keywords
semiconductor chip
base material
resin
semiconductor device
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP233187U
Other languages
English (en)
Other versions
JPS63110045U (ja
Inventor
和夫 西谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP233187U priority Critical patent/JPH0642343Y2/ja
Publication of JPS63110045U publication Critical patent/JPS63110045U/ja
Application granted granted Critical
Publication of JPH0642343Y2 publication Critical patent/JPH0642343Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【考案の詳細な説明】 （ａ）産業上の利用分野 この考案は、樹脂でモールドされた半導体装置の改良に
関する。
（ｂ）従来の技術 半導体チップがケース内や回路基板上に実装される場
合、一般に半導体チップは基材となる部材にマウントさ
れ、この半導体チップの周囲が樹脂でモールドされる。
第４図は大電力用ICの構造を表す断面図である。図にお
いて１は半導体チップであり、放熱効果を高めるため、
金属フィン２上にダイボンディング材４によってダイボ
ンディングされている。５はリードフレームを表し、半
導体チップとの間はワイヤー６によってワイヤボンディ
ングされている。この半導体チップ１の周囲は樹脂３に
よってモールドされ、樹脂モールドタイプのICが構成さ
れている。
又、特開昭59−169161号には、半導体チップをダイボン
ディングする基材のマウント部に、基材とモールド樹脂
との密着性を高めるための溝を設けた半導体装置が記載
されており、 そして、特開昭60−18939号には、基材と樹脂モールド
部に、実装する際の取り付けネジによる応力を逃すため
の溝を設けた半導体装置が記載されている。
（ｃ）考案が解決しようとする課題 このように基材に半導体チップがマウントされ、この半
導体チップの周囲が樹脂モールドされた半導体装置にお
いては、基材とモールド樹脂との熱膨張係数が異なり、
内部に大きな歪を生じ、半導体チップ部が大きな圧縮も
しくは引っ張りまたは曲げ応力を受ける場合がある。例
えば、第４図に示したように半導体チップの周囲を樹脂
モールドする際、金型に射出成形された樹脂は冷却され
るにともない硬化するが、樹脂３の熱膨張係数が金属フ
ィン２の熱膨張係数より大きいため、全体が冷却された
とき、モールド樹脂が大きく収縮し、第５図に示すよう
にパッケージ全体がモールド樹脂側に湾曲することにな
る。その結果、半導体チップ部が曲げ応力などを受け、
種々の悪影響を及ぼす。例えば、半導体チップのボンデ
ィングパッドに対してボンディングされているワイヤが
はずれたり、半導体チップを構成する素子部分が歪むこ
とにより誤動作するといった問題があった。
又、特開昭59−169161号にはモールド樹脂６とタブリー
ド３との密着性を向上させる溝11が設けられているが、
タブリード３とリード４、５との間に樹脂成形体６の一
部が介在するため、半導体装置の製造、および実装後の
駆動に伴い、リードとモールド樹脂との熱膨張係数の差
によるモールド樹脂の収縮で応力が発生し、半導体ペレ
ット１とリード４、５を接続するワイヤー７が切断され
るという問題があった。
同じく、特開昭60−18939号には半導体装置を取付板３
に取り付け孔５、６にボルト７、ナット８を用いて取り
付けた際に取り付け孔５、６にかかる締めつけ応力の集
中を防止する為に、溝12、15が設けられているが、締め
つけによる応力は防止出来るが、リード10の接続部19と
チップ搭載部16との間に主パッケージ部14の一部が介在
するため、半導体装置の製造、および実装後の駆動に伴
い、リードとモールド樹脂との熱膨張係数の差によるモ
ールド樹脂の収縮で応力が発生し、チップ13とリード10
とを接続するワイヤー21が切断されるという問題があっ
た。
この考案は半導体チップの周囲が樹脂モールドされた
後、半導体チップやボンディングワイヤに応力が加わら
ないようにして、上記従来の問題点を解消した半導体装
置を提供することを目的としている。
（ｄ）課題を解決するための手段 この考案の半導体装置は、半導体チップがマウントされ
る基材と、少なくとも前記半導体チップの一辺に対向
し、複数のワイヤで接続されるリードフレームとを備
え、前記基材の一表面が露出した状態で前記基材より熱
膨張係数の大きい樹脂でモールド封止された半導体装置
において、前記ワイヤと前記リードフレームとが接続さ
れる接続箇所と前記半導体チップとの間で前記基材表面
に前記半導体チップの一辺の略平行な方向に低強度部を
形成した様な構成をとっている。
（ｅ）作用 この考案の半導体装置においては、前記ワイヤと前記リ
ードフレームとが接続される接続箇所と前記半導体チッ
プとの間で前記基材表面に前記半導体チップの一辺の略
平行な方向に低強度部を形成したので、例えばモールド
樹脂の硬化の際に、基材とモールド樹脂との熱膨張係数
の差により、モールド樹脂が大きく収縮しても、基材は
形成された低強度部を中心に収縮率の大きいモールド樹
脂側にモールド樹脂と略一体に屈曲し、半導体チップに
大きな歪が加わらず、又、ボンディングワイヤーが引っ
張られる方向の力も加わらない。
（ｆ）実施例 第２図はこの考案の実施例である半導体装置の基材に用
いられる金属フィンの形状を表す斜視図である。図にお
いて金属フィン２の略中央部には半導体チップ１がマウ
ントされるが、このマウント部に近接する箇所に低強度
部である、二組の平行な溝が形成されている。図におい
て、縦方向に二本の溝21、22が形成され、横方向に23、
24がそれぞれ形成されている。この金属フィン２は、比
較的大面積の板金に対してダイシングソー等を用いて予
め縦横方向に溝を形成しておき、その後、第２図に示す
ように一個分の金属フィンをカッティングすることによ
り製造する。
第１図は前記金属フィンを用いてリードフレームと半導
体チップとの間をワイヤボンディングした後、樹脂モー
ルドした状態を表している。図において金属フィン２の
略中央部に半導体チップ１がダイボンディング材４によ
ってダイボンディングされている。半導体チップ１とリ
ードフレーム５との間はワイヤー６によってワイヤボン
ディングされていて、半導体チップ１の周囲およびリー
ドフレーム５の一部は金属フィン２に接触してモールド
樹脂３がモールドされている。
モールド樹脂３の樹脂成形後、全体が冷却したとき、モ
ールド樹脂３は金属フィン２より大きく収縮するため、
図において周囲が下側に湾曲しようとするが、このとき
金属フィン２に形成された溝21、22などが局部的に肉薄
となっており、強度的に低くなっているため、この部分
で大きく屈曲し、金属フィン２の他の部分は平面状態を
保っている。このため、溝21、22などで挟まれた領域に
マウントされている半導体チップ１や、ワイヤー６には
大きな応力が加わらず、前述のような問題となる現象を
防止している。上記実施例は金属フィンとして半導体チ
ップがマウントされる部分に近接する箇所に四本の溝を
形成した例であったが、半導体チップがマウントされる
基材は金属フィンに限らず、例えばリードフレームのア
イランドマウント方式にも適用することができる。ま
た、溝の形成箇所についてもこれに限らず、例えば第３
図（Ａ）〜（Ｃ）に示すような種々の形態をとることが
できる。同図（Ａ）の例は金属フィン２に対してマウン
ト部に近接する箇所に、このマウント部を挟む二列の溝
23、24のみ形成した例を示している。そして、同図
（Ｂ）の例は金属フィン２に対してマウント部に近接す
る箇所に、このマウント部を挟む二列の溝21、22のみ形
成した例を示している。さらに、同図（Ｃ）は溝を金属
フィンの両端部まで延長せず、半導体チップのマウント
部に近接する部分にのみ溝21′、22′、23′、24′を形
成した例を表している。
以上に示した実施例は何れも基材の半導体チップがマウ
ントされる面に溝を形成した例であるが、半導体チップ
がマウントされる箇所に対応する裏面に溝を形成しても
略同様の効果を得ることができる。
なお、低強度部の実施例として何れも溝を用いたが、連
続する孔状のものでも同様の効果は得られ、特に溝に限
定されるものではない。
（ｇ）考案の効果 以上のようにこの考案によれば、基材に設けられた低強
度部がワイヤーに対し略直交方向で、且つワイヤが低強
度部をまたぐ位置に設けられているため、樹脂が収縮す
る際、樹脂モールド部側に基材が低強度部を中心にして
モールド樹脂と略一体に屈曲するため、ボンディングワ
イヤが引っ張られる方向の力が加わらないので、ボンデ
ィングワイヤーの断線を防止することができる。
又、半導体チップが基材にマウントされ、この半導体チ
ップの周囲が樹脂でモールドされた状態で、基材に対し
て応力が加わった場合、その応力は、基材に形成された
低強度部によって吸収され、半導体チップには直接大き
な応力が加わらないため、半導体チップの誤動作等を防
止することもできる。
【図面の簡単な説明】
第１図はこの考案の実施例である半導体装置の構造を表
す断面図、第２図は同半導体装置に用いられる金属フィ
ンの形状を表す斜視図、第３図（Ａ）〜（Ｃ）は他の実
施例に係る金属フィンの形状を表す正面図、第４図と第
５図は従来の半導体装置の構造を表す断面図である。 １……半導体チップ、 ２……金属フィン、 ３……モールド樹脂、 21〜24、21′〜24′……溝

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項１】半導体チップがマウントされる基材と、少
    なくとも前記半導体チップの一辺に対向し、複数のワイ
    ヤで接続されるリードフレームとを備え、前記基材の一
    表面が露出した状態で前記基材より熱膨張係数の大きい
    樹脂でモールド封止された半導体装置において、 前記ワイヤと前記リードフレームとが接続される接続箇
    所と前記半導体チップとの間で前記基材表面に前記半導
    体チップの一辺の略平行な方向に低強度部を形成したこ
    とを特徴とする半導体装置。
JP233187U 1987-01-09 1987-01-09 半導体装置 Expired - Lifetime JPH0642343Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP233187U JPH0642343Y2 (ja) 1987-01-09 1987-01-09 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP233187U JPH0642343Y2 (ja) 1987-01-09 1987-01-09 半導体装置

Publications (2)

Publication Number Publication Date
JPS63110045U JPS63110045U (ja) 1988-07-15
JPH0642343Y2 true JPH0642343Y2 (ja) 1994-11-02

Family

ID=30781076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP233187U Expired - Lifetime JPH0642343Y2 (ja) 1987-01-09 1987-01-09 半導体装置

Country Status (1)

Country Link
JP (1) JPH0642343Y2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157400A (zh) * 2011-01-30 2011-08-17 南通富士通微电子股份有限公司 高集成度晶圆扇出封装方法
CN102169879A (zh) * 2011-01-30 2011-08-31 南通富士通微电子股份有限公司 高集成度晶圆扇出封装结构

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6228490B2 (ja) 2014-03-04 2017-11-08 ローム株式会社 半導体装置および半導体装置の製造方法
JP2017069431A (ja) * 2015-09-30 2017-04-06 株式会社デンソー 半導体装置
CN105355569A (zh) * 2015-11-05 2016-02-24 南通富士通微电子股份有限公司 封装方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59169161A (ja) * 1983-03-16 1984-09-25 Hitachi Ltd 半導体装置
JPS6018939A (ja) * 1983-07-13 1985-01-31 Hitachi Micro Comput Eng Ltd 樹脂封止型半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157400A (zh) * 2011-01-30 2011-08-17 南通富士通微电子股份有限公司 高集成度晶圆扇出封装方法
CN102169879A (zh) * 2011-01-30 2011-08-31 南通富士通微电子股份有限公司 高集成度晶圆扇出封装结构

Also Published As

Publication number Publication date
JPS63110045U (ja) 1988-07-15

Similar Documents

Publication Publication Date Title
US6303985B1 (en) Semiconductor lead frame and package with stiffened mounting paddle
US6611047B2 (en) Semiconductor package with singulation crease
US5091341A (en) Method of sealing semiconductor device with resin by pressing a lead frame to a heat sink using an upper mold pressure member
KR100927319B1 (ko) 스탬핑된 리드프레임 및 그 제조 방법
JP2602076B2 (ja) 半導体装置用リードフレーム
US7652357B2 (en) Quad flat no-lead (QFN) packages
US6504238B2 (en) Leadframe with elevated small mount pads
JPH04291948A (ja) 半導体装置及びその製造方法及び放熱フィン
US5479050A (en) Leadframe with pedestal
JP4390317B2 (ja) 樹脂封止型半導体パッケージ
US6893898B2 (en) Semiconductor device and a method of manufacturing the same
US20020100963A1 (en) Semiconductor package and semiconductor device
JPH0642343Y2 (ja) 半導体装置
JP2593702B2 (ja) 半導体装置の製造方法
US20200294896A1 (en) Lead Frame Stabilizer for Improved Lead Planarity
JPS62109326A (ja) 半導体装置の製造方法
JP2983105B2 (ja) 半導体装置およびその製法
JPH0254665B2 (ja)
US20080157297A1 (en) Stress-Resistant Leadframe and Method
JP2819282B2 (ja) 半導体パッケージおよびその製造方法
JP3284604B2 (ja) 放熱板付樹脂封止半導体装置の製造方法
JPH0735403Y2 (ja) リードフレーム
JPH1154685A (ja) 半導体装置およびそれに使用されるリードフレーム
JP2003078101A (ja) 半導体装置とそれに用いられるリードフレームとその製造方法
JP3198176B2 (ja) 半導体装置