JP2015177159A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2015177159A
JP2015177159A JP2014054701A JP2014054701A JP2015177159A JP 2015177159 A JP2015177159 A JP 2015177159A JP 2014054701 A JP2014054701 A JP 2014054701A JP 2014054701 A JP2014054701 A JP 2014054701A JP 2015177159 A JP2015177159 A JP 2015177159A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
brazing material
spacer block
heat sink
protrusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014054701A
Other languages
English (en)
Other versions
JP5892184B2 (ja
Inventor
将司 林
Shoji Hayashi
将司 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2014054701A priority Critical patent/JP5892184B2/ja
Priority to US14/641,500 priority patent/US9373562B2/en
Priority to CN201510117186.3A priority patent/CN104934384B/zh
Priority to DE102015103885.4A priority patent/DE102015103885B4/de
Publication of JP2015177159A publication Critical patent/JP2015177159A/ja
Application granted granted Critical
Publication of JP5892184B2 publication Critical patent/JP5892184B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 放熱板に半導体基板がはんだ接合されている半導体装置において、放熱性を向上させる技術を提供する。
【解決手段】 半導体基板２０と、半導体基板２０に接合されているろう材６４と、ろう材６４を介して半導体基板２０に接続されている放熱板５０であって、ろう材６４に接触する突起部５４を有する放熱板５０と、半導体基板２０と、ろう材６４と、突起部５４を封止する樹脂７０を有する半導体装置１０。
【選択図】図１

Description

本発明は、半導体装置に関する。
特許文献１には、半導体装置が開示されている。この半導体装置において、半導体チップの下面は、下側ヒートシンクにはんだ接合されている。半導体チップの上面は、上側ヒートシンクにはんだ接合されている。半導体チップとはんだは、モールド樹脂により封止されている。
特開２００６−１６５５３４号公報
特許文献１のように放熱板に半導体基板がはんだ接合されている半導体装置において、放熱性のさらなる向上が望まれている。
本発明の半導体装置は、半導体基板と、前記半導体基板に接合されているろう材と、前記ろう材を介して前記半導体基板に接続されている放熱板であって、前記ろう材を介して前記半導体基板に接続されている領域の外側に形成されているとともに前記ろう材に接触する突起部を有する放熱板と、前記半導体基板と、前記ろう材と、前記突起部を封止する樹脂を有する。
この半導体装置では、半導体基板で発生した熱が、ろう材を介して放熱板に伝わる。また、ろう材に突起部が接触しているため、ろう材から突起部を経由する経路でも放熱板に熱が伝わる。このように、この半導体装置では、半導体基板から放熱板に熱が伝わる経路が広い。したがって、この半導体装置によれば、より好適に半導体基板の温度上昇を抑制することができる。
また、本発明は、半導体装置を製造する方法を提供する。この方法は、半導体基板と、前記半導体基板に接合されているろう材と、前記ろう材を介して前記半導体基板に接続されている放熱板を有する半製品を樹脂によってモールドする工程を有する。前記放熱板は、前記放熱板がろう材を介して前記半導体基板に接続されている領域の外側に形成されている突起部を有する。前記工程では、前記樹脂によって、前記半導体基板と、前記ろう材と、前記突起部を封止する。前記工程では、前記樹脂によって押されて前記突起部が傾斜することによって、前記突起部が前記ろう材に接触する。
この方法によれば、半導体基板の放熱経路が広い半導体装置を製造することができる。
実施形態の半導体装置１０の縦断面図。 実施形態の半導体装置１０の製造工程の説明図。 実施形態の半導体装置１０の製造工程の説明図。 変形例の半導体装置の縦断面図。
図１に示す実施形態の半導体装置１０は、半導体基板２０と、下側放熱板３０と、スペーサブロック４０と、上側放熱板５０と、樹脂層７０を有している。
半導体基板２０は、半導体層と、半導体層の下面に形成されている下部電極（図示省略）と、半導体層の上面に形成されている上部電極（図示省略）を有している。下部電極は、半導体層の下面全域に形成されている。上部電極は、半導体層の上面の中央部に形成されている。すなわち、上部電極の面積は、半導体層の上面の面積よりも小さい。
下側放熱板３０は、半導体基板２０の下側に配置されている。下側放熱板３０は、Ｃｕ等の熱伝導率が高い金属により構成されている。下側放熱板３０は、はんだ層６２（すなわち、ろう材）によって半導体基板２０の下部電極に接続されている。すなわち、はんだ層６２は、半導体基板２０の下部電極に接合されているとともに、下側放熱板３０の上面に接合されている。
スペーサブロック４０は、半導体基板２０の上側に配置されている。スペーサブロック４０は、Ｃｕ等の熱伝導率が高い金属により構成されている。スペーサブロック４０は、はんだ層６４によって半導体基板２０の上部電極に接続されている。すなわち、はんだ層６４は、半導体基板２０の上部電極に接合されているとともに、スペーサブロック４０の下面に接合されている。
上側放熱板５０は、スペーサブロック４０の上側に配置されている。上側放熱板５０は、Ｃｕ等の熱伝導率が高い金属により構成されている。上側放熱板５０は、本体５２と、２つの突起部５４を有している。２つの突起部５４は、本体５２の下面５２ａから下側に突出している。下面５２ａのうち、２つの突起部５４に挟まれた領域は、スペーサブロック４０を実装するための実装面５６となっている。実装面５６は、はんだ層６６によってスペーサブロック４０の上面に接続されている。すなわち、はんだ層６６は、スペーサブロック４０の上面に接合されているとともに、上側放熱板５０の実装面５６に接合されている。各突起部５４は、スペーサブロック４０側に傾斜している。各突起部５４の先端は、はんだ層６４とスペーサブロック４０に接触している。なお、図示していないが、半導体基板２０の上面には、上述した上部電極の他に、図示しない信号入出力用の電極が形成されている。上記のようにスペーサブロック４０を介して上側放熱板５０を半導体基板２０の上部電極に接続することで、上側放熱板５０が信号入出力用の電極や配線と接触することを防止することができる。
樹脂層７０は、下側放熱板３０の上面と、はんだ層６２と、半導体基板２０と、はんだ層６４と、スペーサブロック４０と、はんだ層６６と、上側放熱板５０の下面を覆っている。
下側放熱板３０と上側放熱板５０は、半導体基板２０に通電するための電極を兼ねている。半導体基板２０に通電すると、半導体基板２０が発熱する。半導体基板２０で発生した熱は、図１の矢印１００に示す経路で下側放熱板３０に伝わる。半導体基板２０の下部電極は半導体基板２０の下面全域に形成されているので、矢印１００に示すように、半導体基板２０から下側放熱板３０に向かって熱が拡散しながら伝わる。したがって、半導体基板２０から下側放熱板３０に効率的に熱が伝わる。
また、半導体基板２０で発生した熱は、図１の矢印１０２に示す経路で上側放熱板５０に伝わる。さらに、突起部５４がはんだ層６４及びスペーサブロック４０に接触しているため、矢印１０４に示す経路でも半導体基板２０から上側放熱板５０に熱が伝わる。このように、半導体装置１０では、上側の放熱経路がスペーサブロック４０に限定されず、突起部５４を介した経路でも上側放熱板５０に熱が伝わる。このため、矢印１０２、１０４に示すように、半導体基板２０から上側放熱板５０に向かって熱が拡散しながら伝わる。したがって、半導体基板２０から上側放熱板５０に効率的に熱が伝わる。
以上に説明したように、この半導体装置１０では、半導体基板２０の上部電極の面積が小さくても、半導体基板２０から上側放熱板５０に効率的に熱を伝えることができる。したがって、この半導体装置１０では、半導体基板２０の温度上昇を効果的に抑制することができる。
次に、半導体装置１０の製造方法について説明する。まず、図２に示す上側放熱板５０を用意する。この段階では、上側放熱板５０の突起部５４は、下面５２ａに対して略垂直に立設されている。次に、はんだ付けによって、図２に示すように上側放熱板５０、スペーサブロック４０、半導体基板２０及び下側放熱板３０を接続する。すなわち、はんだ層６２によって、半導体基板２０の下部電極を下側放熱板３０の上面に接続する。はんだ層６４によって、半導体基板２０の上部電極をスペーサブロック４０の下面に接続する。はんだ層６６によって、スペーサブロック４０の上面を、上側放熱板５０の実装面５６に接続する。以下では、図２に示す部材を、半製品１２という。
次に、図３に示すように、半製品１２を、成形型８０のキャビティ８２内に設置する。成形型８０には、キャビティ８２に繋がるランナー８４が形成されている。各突起部５４は、ランナー８４に対向する位置にセットされる。すなわち、突起部５４の外側の表面（すなわち、スペーサブロック４０と対向している表面と反対側の表面）が、ランナー８４に対向する。次に、ランナー８４を通してキャビティ８２内に樹脂を充填する。すると、ランナー８４からキャビティ８２内に流入する樹脂の圧力によって、図３に示すように、各突起部５４がスペーサブロック４０側に傾斜するように変形する。すなわち、各突起部５４が樹脂に押されて動く。その結果、各突起部５４の先端が、はんだ層６２とスペーサブロック４０に接触する。このように各突起部５４が樹脂に押されてスペーサブロック４０側に傾斜すると、スペーサブロック４０の厚みや位置（特に図３の縦方向の位置）にばらつき（誤差）がある場合でも、各突起部５４が確実にスペーサブロック４０及びはんだ層６２と接触することができる。また、キャビティ８２内に充填された樹脂は、下側放熱板３０の上面と、はんだ層６２と、半導体基板２０と、はんだ層６４と、スペーサブロック４０と、はんだ層６６と、上側放熱板５０の下面を封止する。キャビティ８２内に充填された樹脂が固化すると、図１の樹脂層７０となる。これによって、図１の半導体装置１０が完成する。
なお、上述した実施形態では、半導体基板２０がスペーサブロック４０を介して上側放熱板５０に接続されていたが、スペーサブロック４０が存在せず、半導体基板２０がはんだ層のみを介して上側放熱板５０に接続されていてもよい。例えば、図４に示すように、上側放熱板５０に凸状の台座部５８を設け、はんだ層６８によって台座部５８に半導体基板２０を接続してもよい。この構成でも、上側放熱板５０が半導体基板２０の上面の信号制御用の電極や配線と接触することを防止することができる。また、この構造でも、各突起部５４がはんだ層６８に接触していることによって、半導体基板２０から上側放熱板５０へ効果的に放熱することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０：半導体装置
１２：半製品
２０：半導体基板
３０：下側放熱板
４０：スペーサブロック
５０：上側放熱板
５４：突起部
６２：はんだ層
６４：はんだ層
６６：はんだ層
７０：樹脂層
８０：成形型
８２：キャビティ
８４：ランナー

Claims (4)

  1. 半導体基板と、
    前記半導体基板に接合されているろう材と、
    前記ろう材を介して前記半導体基板に接続されている放熱板であって、前記ろう材を介して前記半導体基板に接続されている領域の外側に形成されているとともに前記ろう材に接触する突起部を有する放熱板と、
    前記半導体基板と、前記ろう材と、前記突起部を封止する樹脂、
    を有する半導体装置。
  2. 前記放熱板と前記ろう材の間に配置されたスペーサブロックをさらに有し、
    前記放熱板が、前記スペーサブロックと前記ろう材を介して前記半導体基板に接続されており、
    前記突起部が、前記ろう材と前記スペーサブロックに接触する請求項１の半導体装置。
  3. 半導体装置を製造する方法であって、
    半導体基板と、前記半導体基板に接合されているろう材と、前記ろう材を介して前記半導体基板に接続されている放熱板を有する半製品を樹脂によってモールドする工程を有し、
    前記放熱板は、前記放熱板がろう材を介して前記半導体基板に接続されている領域の外側に形成されている突起部を有し、
    前記工程では、前記樹脂によって、前記半導体基板と、前記ろう材と、前記突起部を封止し、
    前記工程では、前記樹脂によって押されて前記突起部が傾斜することによって、前記突起部が前記ろう材に接触する、
    方法。
  4. 前記半製品が、前記放熱板と前記ろう材の間に配置されたスペーサブロックをさらに有し、
    前記半製品では、前記放熱板が、前記スペーサブロックと前記ろう材を介して前記半導体基板に接続されており、
    前記工程では、前記突起部を、前記ろう材と前記スペーサブロックに接触させる請求項３の方法。
JP2014054701A 2014-03-18 2014-03-18 半導体装置及び半導体装置の製造方法 Expired - Fee Related JP5892184B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014054701A JP5892184B2 (ja) 2014-03-18 2014-03-18 半導体装置及び半導体装置の製造方法
US14/641,500 US9373562B2 (en) 2014-03-18 2015-03-09 Semiconductor device and method of manufacturing semiconductor device
CN201510117186.3A CN104934384B (zh) 2014-03-18 2015-03-17 半导体装置及半导体装置的制造方法
DE102015103885.4A DE102015103885B4 (de) 2014-03-18 2015-03-17 Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014054701A JP5892184B2 (ja) 2014-03-18 2014-03-18 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015177159A true JP2015177159A (ja) 2015-10-05
JP5892184B2 JP5892184B2 (ja) 2016-03-23

Family

ID=54053765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014054701A Expired - Fee Related JP5892184B2 (ja) 2014-03-18 2014-03-18 半導体装置及び半導体装置の製造方法

Country Status (4)

Country Link
US (1) US9373562B2 (ja)
JP (1) JP5892184B2 (ja)
CN (1) CN104934384B (ja)
DE (1) DE102015103885B4 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106695044A (zh) * 2017-01-20 2017-05-24 西南电子技术研究所（中国电子科技集团公司第十研究所） 电子电路组件气密封装接口方法
US20210028084A1 (en) * 2019-07-22 2021-01-28 Intel Corporation Variable-thickness integrated heat spreader (ihs)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124406A (ja) * 2001-08-06 2003-04-25 Denso Corp 半導体装置
JP2005244166A (ja) * 2004-01-30 2005-09-08 Denso Corp 半導体装置
US20060261467A1 (en) * 2005-05-19 2006-11-23 International Business Machines Corporation Chip package having chip extension and method
JP2007234781A (ja) * 2006-02-28 2007-09-13 Fujitsu Ltd 半導体装置及び放熱部材
JP2007258430A (ja) * 2006-03-23 2007-10-04 Fujitsu Ltd 半導体装置
JP2008066610A (ja) * 2006-09-11 2008-03-21 Hitachi Ltd パワー半導体モジュール
JP2010129633A (ja) * 2008-11-26 2010-06-10 Renesas Electronics Corp 電子部品の製造方法及びリードフレーム
JP2011096828A (ja) * 2009-10-29 2011-05-12 Toyota Motor Corp 半導体モジュール

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6144101A (en) * 1996-12-03 2000-11-07 Micron Technology, Inc. Flip chip down-bond: method and apparatus
US5909056A (en) * 1997-06-03 1999-06-01 Lsi Logic Corporation High performance heat spreader for flip chip packages
US6166434A (en) * 1997-09-23 2000-12-26 Lsi Logic Corporation Die clip assembly for semiconductor package
US6281573B1 (en) * 1998-03-31 2001-08-28 International Business Machines Corporation Thermal enhancement approach using solder compositions in the liquid state
US5977626A (en) * 1998-08-12 1999-11-02 Industrial Technology Research Institute Thermally and electrically enhanced PBGA package
TW452956B (en) * 2000-01-04 2001-09-01 Siliconware Precision Industries Co Ltd Heat dissipation structure of BGA semiconductor package
US7161239B2 (en) * 2000-12-22 2007-01-09 Broadcom Corporation Ball grid array package enhanced with a thermal and electrical connector
JP4403665B2 (ja) 2001-03-14 2010-01-27 三菱電機株式会社 半導体装置
KR100447867B1 (ko) * 2001-10-05 2004-09-08 삼성전자주식회사 반도체 패키지
JP4225310B2 (ja) 2004-11-11 2009-02-18 株式会社デンソー 半導体装置
US8125781B2 (en) 2004-11-11 2012-02-28 Denso Corporation Semiconductor device
US8362607B2 (en) * 2009-06-03 2013-01-29 Honeywell International Inc. Integrated circuit package including a thermally and electrically conductive package lid

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124406A (ja) * 2001-08-06 2003-04-25 Denso Corp 半導体装置
JP2005244166A (ja) * 2004-01-30 2005-09-08 Denso Corp 半導体装置
US20060261467A1 (en) * 2005-05-19 2006-11-23 International Business Machines Corporation Chip package having chip extension and method
JP2007234781A (ja) * 2006-02-28 2007-09-13 Fujitsu Ltd 半導体装置及び放熱部材
JP2007258430A (ja) * 2006-03-23 2007-10-04 Fujitsu Ltd 半導体装置
JP2008066610A (ja) * 2006-09-11 2008-03-21 Hitachi Ltd パワー半導体モジュール
JP2010129633A (ja) * 2008-11-26 2010-06-10 Renesas Electronics Corp 電子部品の製造方法及びリードフレーム
JP2011096828A (ja) * 2009-10-29 2011-05-12 Toyota Motor Corp 半導体モジュール

Also Published As

Publication number Publication date
US20150270191A1 (en) 2015-09-24
US9373562B2 (en) 2016-06-21
DE102015103885B4 (de) 2019-12-05
JP5892184B2 (ja) 2016-03-23
CN104934384A (zh) 2015-09-23
CN104934384B (zh) 2017-12-05
DE102015103885A1 (de) 2015-09-24

Similar Documents

Publication Publication Date Title
KR101827186B1 (ko) 반도체 모듈 및 인버터 장치
JP6627988B2 (ja) 半導体パッケージ
JP6610590B2 (ja) 半導体装置とその製造方法
JP2017005165A (ja) 半導体装置
CN103477429A (zh) 半导体器件及其制造方法
JP6287789B2 (ja) パワーモジュール及びその製造方法
CN106847781A (zh) 功率模块封装及其制造方法
JP6001472B2 (ja) 半導体装置の製造方法
JP6314433B2 (ja) 半導体装置及びその製造方法
JP5892184B2 (ja) 半導体装置及び半導体装置の製造方法
JP2013219194A (ja) 半導体装置
KR20190005736A (ko) 반도체 모듈
JP2014146645A (ja) 半導体装置
JP2017147316A (ja) 半導体装置
US10957560B2 (en) Pressure sintering procedure in which power semiconductor components with a substrate are connected to each other via a sintered connection
TW201546991A (zh) 功率器件
JP2018186176A (ja) 半導体モジュール
JP5217014B2 (ja) 電力変換装置およびその製造方法
JP2021027146A (ja) 半導体装置
JP2019047094A (ja) 半導体装置
TWI586228B (zh) 印刷電路板
JP2016139658A (ja) 半導体装置
JP6347203B2 (ja) 半導体装置とその製造方法
JP2006196595A (ja) 半導体装置
JP2020096085A (ja) 半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160208

R151 Written notification of patent or utility model registration

Ref document number: 5892184

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees