JP2011096828A - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP2011096828A
JP2011096828A JP2009248911A JP2009248911A JP2011096828A JP 2011096828 A JP2011096828 A JP 2011096828A JP 2009248911 A JP2009248911 A JP 2009248911A JP 2009248911 A JP2009248911 A JP 2009248911A JP 2011096828 A JP2011096828 A JP 2011096828A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
semiconductor
heat
electrode
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009248911A
Other languages
English (en)
Inventor
Hiroaki Tanaka
宏明 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2009248911A priority Critical patent/JP2011096828A/ja
Publication of JP2011096828A publication Critical patent/JP2011096828A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】 半導体モジュールが短絡することを防止しながら、半導体基板の放熱性能を向上する技術を提供する。
【解決手段】 IGBTが形成されている半導体基板18と、半導体基板18の第1の表面18aに形成されており、GND電位を有するエミッタ電極18dと、半導体基板18の第2の表面18eに形成されており、GND電位よりも高い電位を有するコレクタ電極18fと、コレクタ電極18fと接合されている第2放熱板30と、を備え、第2放熱板30は、半導体基板18の側面18bに熱的に接触している側壁26を備えている。
【選択図】図1

Description

本明細書が提供する技術は、半導体素子が形成された半導体基板を備える半導体モジュールに関する。
特許文献1には、半導体基板の放熱を促進するための放熱板を備えた半導体モジュールが開示されている。この半導体モジュールは、半導体素子が形成された半導体基板を備えている。半導体基板の裏面には電極が形成されており、その電極はベース基板に半田付けされている。半導体基板の表面と側面には、半田等によって放熱板が接着されている。この結果、半導体基板で発生する熱は、半導体基板の表面と側面から放熱板に放熱され、半導体基板の放熱が促進される。
特開平9−213847号公報
IGBT、MOS−FET、ダイオード等の発熱量の大きい半導体素子が形成された半導体基板を備える半導体モジュールの中には、半導体基板の表面から裏面、あるいは、半導体基板の裏面から表面に電流が流れるものがある。このように縦方向に電流の流れる半導体基板では、半導体基板の表面に第1の電極が形成され、半導体基板の裏面に第2の電極が形成される。そして、第1の電極がGND電位(グランド電位)に接続され、第2の電極が電源電位に接続され、第2の電極から第1の電極に向かって電流が流れる。発熱量の大きい半導体素子が形成された半導体基板を備える半導体モジュールに対しては、特許文献1の技術を適用し、半導体基板の側面からも放熱を促進することが望ましい。
しかしながら、縦方向に電流が流れる半導体基板では、半導体基板の表面にも電極が形成される。このため、このような半導体基板に特許文献1の技術を適用すると、放熱板が半導体基板の表面に形成された第1の電極と同一電位(GND電位)となり、半導体基板の側面も第1の電極と同一電位(GND電位)となる。このため、半導体基板の裏面に形成された第2の電極と、半導体基板の表面に形成された第1の電極とが、半導体基板の側面を介して短絡する可能性が生じる。本明細書が提供する技術は、上記した実情を鑑みてなされたものであり、半導体モジュールが短絡することを防止しながら、半導体基板の放熱性能を向上する技術である。
本明細書は、半導体モジュールを提供する。この半導体モジュールは、半導体基板と、第1の電極と、第2の電極と、放熱板と、を備えている。半導体基板には、半導体素子が形成されている。第1の電極は、半導体基板の第1の表面に形成されている。第1の電極には、第1の電位が印加される。第2の電極は、半導体基板の第2の表面に形成されている。第2の電極には、第1の電位よりも高い第2の電位が印加される。なお、第2の電極には、使用状態において、常時、第1の電極に印加される第1の電位よりも高い第2の電位が印加される必要はない。このため、使用状態において、断続的に、第1の電極に印加される第1の電位よりも高い第2の電位が第2の電極に印加されていてもよい。放熱板は、第2の電極と接合されている。放熱板は、半導体基板の側面に熱的に接触している接触部を備えている。
上記した半導体モジュールでは、放熱板は、半導体基板の第2の表面に形成された第2の電極に接合されるとともに、半導体基板の側面に熱的に接触している。この構成では、半導体基板の熱は、第2の表面側と側面とから、放熱板を介して放熱されるため、半導体モジュールの放熱性能を向上することができる。また、半導体素子が形成された半導体基板では、半導体基板の第1の表面(低電位が印加される側の面)に、半導体素子が形成された素子領域を取り囲むように終端領域が形成される。その結果、半導体基板の側面は、半導体基板の第2の表面(高電位が印加される側の面)と略同一の電位となる。従って、半導体基板の第2の表面と側面に放熱板を接触させたとしても、半導体基板の第2の表面と側面が略同一の電位であるため、半導体モジュールが短絡することを防止することができる。
上記した半導体モジュールでは、半導体基板は、第1の表面から第2の表面まで伸びている貫通孔を有していてもよい。放熱板の接触部は、貫通孔の内周面に熱的に接触していてもよい。この構成によれば、半導体基板の熱は、貫通孔の内周面から、放熱板に放熱することができる。このため、半導体基板の放熱を促進することができる。
上記した半導体モジュールでは、半導体基板は、平面視すると、コの字形状を有していてもよい。放熱板の接触部は、コの字形状の半導体基板の内側面に熱的に接触していてもよい。この構成によれば、半導体基板の熱は、コの字形状の半導体基板の内側面から、放熱板に放熱することができる。このため、半導体基板の放熱を促進することができる。
本明細書が提供する技術によれば、半導体モジュールが短絡することを防止しながら、半導体基板の放熱性能を高めることができる。
第1実施例の半導体モジュールの概略縦断面図を示す。 第1実施例の図1のII-II面から見た半導体モジュールの断面図を示す。 第1実施例の変形例の半導体モジュールを図1のII-II面から見た断面図を示す。 第2実施例の半導体モジュールの概略縦断面図を示す。 第2実施例の図4のV-V面から見た半導体モジュールの断面図を示す。 第2実施例の変形例の半導体基板の断面図を示す。 第2実施例の変形例の半導体モジュールを図4のV-V面から見た断面図を示す。
(第1実施例)
図面を参照して第1実施例を説明する。図1は、半導体モジュール10の概略縦断面図を示す。図2は、図1のII-II面における半導体モジュール10の断面図を示す。なお、図2では、後述する充填材14の図示は省略されている。半導体モジュール10は、半導体基板18と、第1放熱板12と、第2放熱板30と、充填材14とを備える。
第2放熱板30は、例えばアルミニウム、銅等を主成分とする熱伝導率の高い材料で作製されている。第2放熱板30は、基部28と基部28の上面から上方に突出する側壁26とを備える。図2に示すように、側壁26は、四角筒形状を有している。基部28には、半田層24によって、半導体基板18が接合されている。
半導体基板18は、第2放熱板30の側壁26の内側に配置されている。半導体基板18の側面18bは、その全周に亘って、シリコングリース製の高熱伝導層32によって、側壁26の内周面26aに接続している。即ち、半導体基板18の側面18bは、高熱伝導層32を介して、側壁26に熱的に接触している。図2に示すように、半導体基板18には半導体素子領域18cが形成され、その半導体素子領域18cにはIGBTが形成されている。半導体素子領域18cの周囲には、終端領域18gが形成されている。終端領域18gには、半導体基板18の耐圧を向上させるためのFLR(Field Limited Ring)18hが形成されている。
半導体基板18の第1の表面18a(図1の上面)には、エミッタ電極18dが形成されている。エミッタ電極18dは、GND電位に接続される。半導体基板18の第2の表面18e(図1の下面)には、コレクタ電極18fが形成されている。コレクタ電極18fは、電源電位(GND電位よりも高い電位)に接続される。即ち、半導体基板18は、半導体基板18の第2の表面18eから第1の表面18aに電流が流れる、いわゆる縦型の半導体基板である。なお、半導体モジュール10の使用状態において、コレクタ電極18fには、常時、GND電位よりも高い電位が印加される必要はない。このため、コレクタ電極18fには、使用状態において、断続的に、GND電位よりも高い電位が印加されていてもよい。コレクタ電極18fは、半田層24によって、第2放熱板30に接合されている。これにより、半導体基板18のコレクタ電極18fは、半田層24を介して、放熱板30の基部28に熱的に接触している。
半導体基板18のエミッタ電極18dは、半田層20によって、放熱ブロック22に接合されている。放熱ブロック22は、第2放熱板30と同様、例えばアルミニウム、銅等を主成分とする熱伝導率の高い材料で作製されている。放熱ブロック22には、半田層16を介して、第1放熱板12が接合されている。これにより、エミッタ電極18dは、半田層16,20及び放熱ブロック22を介して、第1放熱板12と熱的に接触されている。第1放熱板12と第2放熱板30との間には、充填材14が充填されている。充填材14は、樹脂で作製されている。半導体基板18は、充填材14によって封止されている。
半導体モジュール10では、半導体基板18で発生した熱は、半田層24を介して、放熱板30の基部28に伝達される。同様に、半導体基板18で発生した熱は、半田層16,20及び放熱ブロック22を介して、第1放熱板12に伝達される。さらに、半導体基板18で発生した熱は、高熱伝導層32を介して、放熱板30の側壁26にも伝達される。これにより、半導体モジュール10は、半導体基板18で発生した熱を、効率よく外部に放熱することができる。
半導体基板18には、半導体基板18の耐圧を高めるためのFLR18hが形成されている。この結果、半導体基板18の側面18bは、コレクタ電極18fと略同一の電位となる。このため、半導体基板18の側面18bが第2放熱板30と電気的に接触したとしても、半導体基板18の側面18bと第2の表面18e(即ち、コレクタ電極18f及び第2放熱板30)は同一電位であるため、第2放熱板30と半導体基板18の側面18bとの間で電流が流れることはない。したがって、半導体基板18の側面18bが第2放熱板30に電気的に接触したとしても、半導体モジュール10が短絡してしまうことを防止できる。
半導体基板18と側壁26との間には、シリコングリース製の高熱伝導層32が設けられている。この結果、半導体モジュール10の温度が変化した際に、半導体基板18と側壁26(放熱板30)との熱膨張係数の差によって、半導体基板18と側壁26との間隔が変化しても、その変化が高熱伝導層32によって吸収される。このため、半導体基板18の側面18bを側壁26に熱的に接触させたとしても、それによって半導体基板18に熱応力が発生し、半導体基板18が変形してしまうことを抑制することができる。その結果、半導体基板18が破損することを防止することができる。
また、第1放熱板12と第2放熱板30との間に、充填材14が配置されている。このため、放熱板12,30と半導体基板18との熱膨張係数の差によって発生する熱応力によって、半導体基板18が変形することを抑制することができる。その結果、半導体基板18が破損することを防止することができる。
(第1実施例の変形例)
第1実施例では、第2放熱板30の側壁26が、半導体基板18の側面18bの全周に亘って熱的に接触している。しかしながら、側壁26は、半導体基板18の側面18bの一部と熱的に接触していてもよい。例えば、側壁26は、図3に示す構成であってもよい。図3は、図1のII-II面における変形例の半導体モジュール10の断面図を示す。図3に示すように、側壁26は、半導体基板18の短手方向の側面18bに沿って、基部28から突出しており、高熱伝導層32を介して、側面18bに熱的に接触している。
また、第2放熱板30によって十分な放熱性能が得られる場合は、半導体モジュール10は、放熱ブロック22及び第1放熱板12を備えていなくてもよい。
(第2実施例)
図面を参照して第2実施例を説明する。第2実施例では、第1実施例と同様の構成については、第1実施例と同一の符号を付して、重複する説明を省略する。図4は、半導体モジュール50の概略縦断面図を示す。図5は、図4のV-V面における半導体モジュール50の断面図を示す。なお、図5では、充填材14の図示は省略されている。
第2実施例の半導体モジュール50は、半導体基板52と、第1放熱板12と、第2放熱板30と、充填材14とを備える。第2放熱板30は、基部28と基部28の上面から上方に突出する突出部54とを備える。突出部54は、四角柱形状を有している。基部28には、半田層24によって、半導体基板52が接合されている。
図5に示すように、半導体基板52は、平面視したときに、四角形の環状形状を有している。半導体基板52には、第1の面52a(図4の上面)から第2の面52b(図4の下面)まで貫通する貫通孔52cが形成されている。半導体基板52が放熱板30に接合された状態で、貫通孔52cには、突出部54が貫通している。貫通孔52cの内周面52dは、シリコングリース製の高熱伝導層56によって、突出部54に接続している。この結果、貫通孔52cの内周面52dは、高熱伝導体56を介して、突出部54に熱的に接触している。
半導体基板52の外周側終端領域には、3個のFLR(Field Limited Ring)52eが形成されている。FLR52eは、互いに平行に形成されている。半導体基板52の内周側終端領域には、3個のFLR52fが形成されている。FLR52fは、互いに平行に形成されている。また、FLR52fは、FLR52eと平行に形成されている。半導体基板52には、FLR52eとFLR52fとの間に半導体素子領域52gが形成されている。半導体素子領域52gには、IGBTが形成されている。
半導体基板52の第1の面52aには、エミッタ電極52hが形成されている。エミッタ電極52hは、GND電位に接続される。半導体基板52の第2の面52bには、コレクタ電極52iが形成されている。コレクタ電極52iは、電源電位(GND電位よりも高い電位)に接続される。コレクタ電極52iは、半田層24によって、第2放熱板30に接合されている。この結果、半導体基板52のコレクタ電極52iは、半田層24を介して、放熱板30の基部28に熱的に接触している。
半導体基板52のエミッタ電極52hには、半田層20によって、放熱ブロック58に接合されている。放熱ブロック58は、第1実施例の放熱ブロック22と同様、熱伝導率の高い材料で作製されている。放熱ブロック58は、平面視したときに、四角形の環状形状を有している。放熱ブロック58の上面には、半田層16を介して、第1放熱板12が接合されている。これにより、エミッタ電極52hは、半田層16,20及び放熱ブロック58を介して、第1放熱板12と熱的に接触されている。第1放熱板12と第2放熱板30との間に配置される充填材14は、放熱ブロック58の貫通孔58a内にも充填されている。
半導体モジュール50では、半導体基板52で発生した熱は、半田層24を介して、放熱板30の基部28に伝達されるとともに、半田層16,20及び放熱ブロック58を介して、第1放熱板12に伝達される。さらに、半導体基板52で発生した熱は、高熱伝導層56を介して、第2放熱板30の突出部54にも伝達される。これにより、半導体基板52で発生した熱を、効率よく外部に放熱することができる。特に、半導体基板52は、その中央部に貫通孔52cが形成され、熱が逃げ難い中央部から第2放熱板30の突出部54に放熱する。このため、半導体基板52の熱を効果的に放熱でき、半導体基板52が高温となることを好適に防止することができる。
半導体基板52には、半導体基板52の耐圧を高めるためのFLR52e,52fが形成されている。この結果、半導体基板52の内周面52dは、コレクタ電極52iと略同一の電位となる。このため、第1実施例と同様に、第2放熱板30が半導体基板52の内周面52dに電気的に接触したとしても、半導体モジュール50が短絡することを防止することができる。
半導体基板52と突出部54との間には、シリコングリース製の高熱伝導層56が設けられている。この結果、半導体基板52の内周面52dと突出部54とを熱的に接触させたとしても、それによる熱応力によって半導体基板52が変形してしまうことを抑制することができ、半導体基板52が破損することを防止することができる。
(第2実施例の変形例)
第2実施例の第2放熱板30は、第1実施例の第2放熱板30と同様の側壁26を備えていてもよい。これにより、半導体基板52は、その外側面52jからも、側壁26を介して、放熱することができる。第2放熱板30に側壁26を設けた場合であっても、第1実施例と同様、半導体基板52の外側面52jはコレクタ電極52iと略同一の電位となるため、半導体モジュール50が短絡することを防止することができる。なお、この場合には、第2放熱板30に突出部54を設けず、半導体基板52の貫通孔52cに充填材14が充填されていてもよい。
なお、第2実施例においては、半導体基板52のFLR52eとFLR52fとが平行に形成されている。しかしながら、図6に示すように、内周側終端領域のFLR52fの角部52kは、外周側終端領域のFLR52eの角部52lと比較して、Rが大きく形成されていてもよい。電界強度が高くなる内側のFLR52fの角部52kのRを大きくすることで、FLR52fの角部52kの電界強度を低減させることができる。これによって、半導体基板52の耐圧を向上することができる。
また、第2実施例の半導体基板52は、貫通孔52cを有しているが、半導体基板は、図7に示す形状であってもよい。図7は、半導体基板100の平面図を示す。半導体基板100は、平面視すると、コの字形状を有している。言い換えると、半導体基板100は、矩形状の第1矩形部102と、第1矩形部102の長手方向の両端から、長手方向と垂直な方向に伸びる1対の第2矩形部104とを備えていてもよい。この場合、放熱板30の突出部54は、シリコングリース製の高熱伝導層56によって、半導体基板100の内周面106の全長に亘って、接触されていてもよい。即ち、半導体基板100の内周面106は、その全長に亘って、高熱伝導層56を介して、突出部54に熱的に接触していてもよい。このような構成によっても、半導体基板100の熱を効果的に放熱板30に放熱することができる。
なお、半導体ウエハから上記した半導体基板52(図5,6参照)を作製する場合、貫通孔52cの位置に存在する部分は、半導体基板52としては用いられず、レーザダイシング等によって、切り落とされる。このため、貫通孔52cの位置に相当する部分に、他の半導体素子を形成し、半導体ウエハの有効利用を図るようにしてもよい。例えば、半導体ウエハの貫通孔52cの位置に存在する部分に、半導体基板52とは異なる半導体素子(例えばダイオード)を作製してもよい。これにより、貫通孔52cを有する半導体基板52を作製する際に、半導体ウエハの歩留まりが悪くなることを抑制することができる。半導体基板100を製造する場合も、同様に、切り落とされる部分に、ダイオード等を作製することによって、半導体ウエハの歩留まりが悪くなることを抑制することができる。
上記した各実施例の半導体素子領域18c,52gには、IGBTが形成されている。しかしながら、半導体素子領域18c,52gには、他の様々な半導体素子を形成することができ、例えばMOSFET、ダイオード等のパワー半導体素子が形成されていてもよい。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
10:半導体モジュール
12:第1放熱板
14:充填材
18:半導体基板
18a:第1の表面
18b:側面
18c:半導体素子領域
18d:エミッタ電極
18e:第2の表面
18f:コレクタ電極
26:側壁
28:基部
30:第2放熱板
32:高熱伝導層

Claims (3)

  1. 半導体素子が形成されている半導体基板と、
    前記半導体基板の第1の表面に形成されており、第1の電位が印加される第1の電極と、
    前記半導体基板の第2の表面に形成されており、前記第1の電位よりも高い第2の電位が印加される第2の電極と、
    前記第2の電極と接合されている放熱板と、を備え、
    前記放熱板は、前記半導体基板の側面に熱的に接触している接触部を備えている半導体モジュール。
  2. 前記半導体基板は、前記第1の表面から前記第2の表面まで伸びている貫通孔を有しており、前記接触部は、前記貫通孔の内周面に熱的に接触している、請求項1に記載の半導体モジュール。
  3. 前記半導体基板は、平面視すると、コの字形状を有しており、
    前記接触部は、前記コの字形状の前記半導体基板の内側面に熱的に接触している、請求項1に記載の半導体モジュール。
JP2009248911A 2009-10-29 2009-10-29 半導体モジュール Pending JP2011096828A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009248911A JP2011096828A (ja) 2009-10-29 2009-10-29 半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009248911A JP2011096828A (ja) 2009-10-29 2009-10-29 半導体モジュール

Publications (1)

Publication Number Publication Date
JP2011096828A true JP2011096828A (ja) 2011-05-12

Family

ID=44113443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009248911A Pending JP2011096828A (ja) 2009-10-29 2009-10-29 半導体モジュール

Country Status (1)

Country Link
JP (1) JP2011096828A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015177159A (ja) * 2014-03-18 2015-10-05 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JPWO2016006054A1 (ja) * 2014-07-09 2017-04-27 三菱電機株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015177159A (ja) * 2014-03-18 2015-10-05 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JPWO2016006054A1 (ja) * 2014-07-09 2017-04-27 三菱電機株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JP4988784B2 (ja) パワー半導体装置
JP6300633B2 (ja) パワーモジュール
US8804339B2 (en) Power electronics assemblies, insulated metal substrate assemblies, and vehicles incorporating the same
JP6520437B2 (ja) 半導体装置
JP4803241B2 (ja) 半導体モジュール
US8804340B2 (en) Power semiconductor package with double-sided cooling
JP2007073743A (ja) 半導体装置
US20130328200A1 (en) Direct bonded copper substrate and power semiconductor module
CN111261598B (zh) 封装结构及其适用的电源模块
JP2020072106A (ja) 半導体装置
JP2010251711A (ja) パワーモジュール
KR101946467B1 (ko) 반도체 장치의 방열구조
JP2019125708A (ja) 半導体装置
US11195775B2 (en) Semiconductor module, semiconductor device, and manufacturing method of semiconductor module
JP2009124082A (ja) 電力用半導体装置
CN114496953A (zh) 具有双集成散热器的模制半导体封装
JPWO2021002132A1 (ja) 半導体モジュールの回路構造
JP4367376B2 (ja) 電力半導体装置
JP2009059821A (ja) 半導体装置
JP2011096828A (ja) 半導体モジュール
JP2020129605A (ja) 半導体モジュール、半導体装置及び半導体装置の製造方法
WO2017179264A1 (ja) 半導体装置の放熱構造
JP2016174034A (ja) 半導体パワーモジュール
JP2019102519A (ja) 半導体装置
JP6827402B2 (ja) 半導体装置