JP5088275B2 - 配線形成方法 - Google Patents

配線形成方法 Download PDF

Info

Publication number
JP5088275B2
JP5088275B2 JP2008221846A JP2008221846A JP5088275B2 JP 5088275 B2 JP5088275 B2 JP 5088275B2 JP 2008221846 A JP2008221846 A JP 2008221846A JP 2008221846 A JP2008221846 A JP 2008221846A JP 5088275 B2 JP5088275 B2 JP 5088275B2
Authority
JP
Japan
Prior art keywords
conductive layer
wiring
substrate
substrates
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008221846A
Other languages
English (en)
Other versions
JP2010056417A (ja
Inventor
良史 高藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Priority to JP2008221846A priority Critical patent/JP5088275B2/ja
Publication of JP2010056417A publication Critical patent/JP2010056417A/ja
Application granted granted Critical
Publication of JP5088275B2 publication Critical patent/JP5088275B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/76—Apparatus for connecting with build-up interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24146—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Description

本発明は、配線形成方法に関する。
近年、電子部品の小型化・高集積化の要求に応えて、半導体チップを３次元的に実装する方法の開発が進んでいる。このような方法としては、例えば、積層された複数の基板（電子デバイス）の電極をワイヤによって電気的に接続するワイヤボンディングが知られている。
但し、複数積層した基板をボンディングすると、ボンディングの高さからデバイス全体の厚みが積層デバイスの厚みより更に大きくなってしまうことや、加工の時間がかかってしまうこと等の問題がある。
そこで、近年では、ワイヤボンディングに代えて、インクジェットヘッドから導電性のインク滴を各半導体チップの上面及び側面に吐出させて電極間に導電層を形成する方法が提案されている（例えば、特許文献１参照）。
ところで、基板を積層すると、図１８に示すように、接着時に上下の基板がずれる結果、基板間での段差部Ｄの接線方向（以下、段差延在方向Ｐとする）と、電極１１２の接続方向Ｑ（導電層２００の形成方向）とが傾斜した状態、つまり直交しない状態となる場合がある。ここで、図１８（ａ）では、下側の基板に対して上側の基板が段差延在方向Ｐにずれた状態（以下、「平行ずれ」とする）で積層されることにより、段差延在方向Ｐと接続方向Ｑとが直交しないようになっている。また、図１８（ｂ）では、下側の基板に対して上側の基板が積層面内で回転し、両者の辺部が傾斜した状態（以下、「回転ずれ」とする）で積層されることにより、段差延在方向Ｐと接続方向Ｑとが直交しないようになっており、さらに、接続すべき電極同士の間隔が回転中心から離れるに従って大きくなっている。
特開２００６−１３５２３６号公報
しかしながら、図１９（ａ），（ｂ）に示すように、平行ずれや回転ずれの状態で積層された基板の電極１１２同士を導電性のインクによる導電層２００で接続すると、段差延在方向Ｐに対して接続方向Ｑが傾斜しているため、図１９（ｃ）に示すように、インクが表面張力によって剪断方向（図中の網掛け矢印を参照））に引っ張られる結果、接続が弱まって断線が生じてしまい、良好な配線を形成することができない。
本発明の課題は、上記事情を鑑みてなされたもので、基板間の段差延在方向と電極の接続方向とが直交しない場合であっても、積層された各基板を電気的に接続する良好な配線を形成することのできる配線形成方法を提供することである。
前記の課題を解決するために、請求項１に記載の発明は、導電性材料を含有するインクのインク滴をインクジェット方式のプリントヘッドから、積層された複数の基板へ吐出させて着弾させ、これら基板の上面又は側面にそれぞれ配設された電極を互いに電気的に接続させる配線を形成する配線形成方法であって、
前記複数の基板として、
これら基板間での段差部の接線方向と、接続すべき前記電極同士を直線で結んだ接続方向とが、上面視で互いに傾斜するよう積層されたものであって、複数の前記電極がそれぞれ配列されたものを用い、
前記プリントヘッドとして、
直線状に配列された複数のノズルを有するものを用い、
前記基板の上面に上面導電層を、前記基板の側面に側面導電層を形成し、前記上面導電層と前記側面導電層とで前記配線を形成する配線形成工程を備え、
前記配線形成工程では、
前記上面導電層及び前記側面導電層のうち、前記段差部に近接する領域の導電層を、当該段差部の接線方向に直交するよう形成し、
複数の前記配線を前記プリントヘッドで１度に形成することにより、これら複数の配線として、互いに屈曲回数及び屈曲角度の等しいものを形成することを特徴とする。
請求項２記載の発明は、導電性材料を含有するインクのインク滴をインクジェット方式のプリントヘッドから、積層された複数の基板へ吐出させて着弾させ、これら基板の上面又は側面にそれぞれ配設された電極を互いに電気的に接続させる配線を形成する配線形成方法であって、
前記複数の基板として、
これら基板間での段差部の接線方向と、接続すべき前記電極同士を直線で結んだ接続方向とが、上面視で互いに傾斜するよう積層されたものであって、複数の前記電極がそれぞれ配列されるとともに、上側の基板が下側の基板に対して積層面内で回転した状態で積層され、接続すべき前記電極同士の間隔が回転中心から離れるに従って大きくなるものを用い、
前記基板の上面に上面導電層を、前記基板の側面に側面導電層を形成し、前記上面導電層と前記側面導電層とで前記配線を形成する配線形成工程を備え、
前記配線形成工程では、
前記上面導電層及び前記側面導電層のうち、前記段差部に近接する領域の導電層を、当該段差部の接線方向に直交するよう形成し、
複数の前記配線として、互いに長さの異なるものを形成することを特徴とする。
請求項３記載の発明は、導電性材料を含有するインクのインク滴をインクジェット方式のプリントヘッドから、積層された複数の基板へ吐出させて着弾させ、これら基板の上面又は側面にそれぞれ配設された電極を互いに電気的に接続させる配線を形成する配線形成方法であって、
前記複数の基板として、
これら基板間での段差部の接線方向と、接続すべき前記電極同士を直線で結んだ接続方向とが、上面視で互いに傾斜するよう積層されたものであって、複数の前記電極がそれぞれ配列されるとともに、上側の基板が下側の基板に対して積層面内で回転した状態で積層され、接続すべき前記電極同士の間隔が回転中心から離れるに従って大きくなる２つの基板を用い、
前記プリントヘッドとして、
直線状に配列された複数のノズルを有するものを用い、
前記基板の上面に上面導電層を、前記基板の側面に側面導電層を形成し、前記上面導電層と前記側面導電層とで前記配線を形成する配線形成工程を備え、
前記配線形成工程では、
前記上面導電層及び前記側面導電層のうち、前記段差部に近接する領域の導電層を、当該段差部の接線方向に直交するよう形成し、
前記２つの基板を前記プリントヘッドに対向させて支持した状態で、当該プリントヘッドによるインク滴の吐出方向とは垂直な面内で回転可能、かつ当該垂直な面に沿った方向へ移動可能なステージを用い、
前記プリントヘッドの各ノズルからインク滴を吐出させつつ、前記ステージを移動させることにより、前記上側の基板における前記電極から当該上側の基板における段差部の近傍まで導電層を形成するとともに、前記上側の基板における段差部の近傍から前記段差部を跨いで前記下側の基板の上面まで、当該段差部の直交方向に導電層を形成する第１描画工程と、
前記第１描画工程の後に、前記ステージを移動させるとともに、前記プリントヘッドのノズル毎に別々のタイミングまでインク滴を吐出させることにより、前記第１描画工程で形成された各導電層の終点から、接続すべき前記電極同士の間隔に応じた長さの導電層を前記下側の基板の上面に形成する第２描画工程と、
前記第２描画工程の後に、最も前記回転中心から遠い側で接続される前記電極の間で描画されている導電層の終点を中心として、前記吐出方向の垂直面内で前記ステージを回転させることにより、前記下側の基板における複数の前記電極の配列方向を前記複数のノズルの配列方向に平行とする回転工程と、
前記回転工程の後に、前記ステージを移動させるとともに、前記プリントヘッドのノズル毎に別々のタイミングからインク滴を吐出させることにより、前記第２描画工程で形成された各導電層の終点から、前記下側の基板の前記電極まで、接続すべき前記電極同士の間隔に応じた長さの導電層を形成する第３描画工程とを行うことを特徴とする。
請求項４記載の発明は、請求項３記載の配線形成方法において、
前記上側の基板における前記電極から当該上側の基板における段差部の近傍まで形成される導電層と、前記上側の基板における段差部の近傍から前記段差部を跨いで前記下側の基板の上面まで、当該段差部の直交方向に形成される導電層とが上面視直線状をなすよう、前記第１描画工程を行うことを特徴とする。
請求項５記載の発明は、導電性材料を含有するインクのインク滴をインクジェット方式のプリントヘッドから、積層された複数の基板へ吐出させて着弾させ、これら基板の上面又は側面にそれぞれ配設された電極を互いに電気的に接続させる配線を形成する配線形成方法であって、
前記複数の基板として、
これら基板間での段差部の接線方向と、接続すべき前記電極同士を直線で結んだ接続方向とが、上面視で互いに傾斜するよう積層されたものであって、複数の前記電極がそれぞれ配列されるとともに、上側の基板が下側の基板に対して積層面内で回転した状態で積層され、接続すべき前記電極同士の間隔が回転中心から離れるに従って大きくなる２つの基板を用い、
前記プリントヘッドとして、
直線状に配列された複数のノズルを有するものを用い、
前記基板の上面に上面導電層を、前記基板の側面に側面導電層を形成し、前記上面導電層と前記側面導電層とで前記配線を形成する配線形成工程を備え、
前記配線形成工程では、
前記上面導電層及び前記側面導電層のうち、前記段差部に近接する領域の導電層を、当該段差部の接線方向に直交するよう形成し、
前記２つの基板を前記プリントヘッドに対向させて支持した状態で、当該プリントヘッドによるインク滴の吐出方向とは垂直な面内で回転可能、かつ当該垂直な面に沿った方向へ移動可能なステージを用い、
前記ステージを移動させるとともに、前記プリントヘッドのノズル毎に別々のタイミングまでインク滴を吐出させることにより、前記下側の基板の前記電極から、接続すべき前記電極同士の間隔に応じた長さの導電層を形成する第１描画工程と、
前記第１描画工程の後に、最も前記回転中心から遠い側で接続される前記電極の間で描画されている導電層の終点を中心として、前記吐出方向の垂直面内で前記ステージを回転させることにより、前記上側の基板における複数の前記電極の配列方向を前記複数のノズルの配列方向に平行とする回転工程と、
前記回転工程の後に、前記ステージを移動させるとともに、前記プリントヘッドのノズル毎に別々のタイミングからインク滴を吐出させることにより、前記第１描画工程で形成された各導電層の終点から、前記上側の基板の前記電極を通る前記段差部の直交方向の各直線上まで、接続すべき前記電極同士の間隔に応じた長さの導電層を前記下側の基板の上面に形成する第２描画工程と、
前記第２描画工程の後に、前記プリントヘッドの各ノズルからインク滴を吐出させつつ、前記ステージを移動させることにより、前記第２描画工程で形成された各導電層の終点から前記段差部を跨いで前記上側の基板における段差部の近傍まで、当該段差部の直交方向に導電層を形成するとともに、前記上側の基板における段差部の近傍から当該上側の基板における前記電極まで導電層を形成する第３描画工程とを行うことを特徴とする。
請求項６記載の発明は、請求項５記載の配線形成方法において、
前記第２描画工程で形成された各導電層の終点から前記段差部を跨いで前記上側の基板における段差部の近傍まで、当該段差部の直交方向に形成される導電層と、前記上側の基板における段差部の近傍から当該上側の基板における前記電極まで形成される導電層とが上面視直線状をなすよう、前記第３描画工程を行うことを特徴とする。
請求項７記載の発明は、導電性材料を含有するインクのインク滴をインクジェット方式のプリントヘッドから、積層された複数の基板へ吐出させて着弾させ、これら基板の上面又は側面にそれぞれ配設された電極を互いに電気的に接続させる配線を形成する配線形成方法であって、
前記複数の基板として、
これら基板間での段差部の接線方向と、接続すべき前記電極同士を直線で結んだ接続方向とが、上面視で互いに傾斜するよう積層されたものであって、複数の前記電極がそれぞれ配列されたものを用い、
前記プリントヘッドとして、
前記基板内での前記電極の間隔に合わせて直線状に配列された複数のノズルを有するものを用い、
前記基板の上面に上面導電層を、前記基板の側面に側面導電層を形成し、前記上面導電層と前記側面導電層とで前記配線を形成する配線形成工程を備え、
この配線形成工程では、
前記上面導電層及び前記側面導電層のうち、前記段差部に近接する領域の導電層を、当該段差部の接線方向に直交するよう形成することを特徴とする。
請求項８記載の発明は、請求項１〜７の何れか一項に記載の配線形成方法において、
前記配線形成工程の前に、
前記段差部と、各電極との位置関係を取得する第１の位置取得工程と、
前記段差部に形成されるべき導電層の位置を取得する第２の位置取得工程と、
前記第１の位置取得工程及び前記第２の位置取得工程で得られた情報に基づいて、前記配線の経路を決定する経路決定工程とを備えることを特徴とする。
請求項９記載の発明は、請求項１〜８の何れか一項に記載の配線形成方法において、
前記配線として、上面視で２回屈曲して略Ｚ字状をなすものを形成することを特徴とする。
請求項１０記載の発明は、請求項１〜８の何れか一項に記載の配線形成方法において、
前記配線として、上面視で３回屈曲して略Ｗ字状または略Ｍ字状をなすものを形成することを特徴とする。
請求項１１記載の発明は、請求項１０記載の配線形成方法において、
前記複数の基板として、
複数の前記電極がそれぞれ配列されたものを用い、
前記プリントヘッドとして、
直線状に配列された複数のノズルを有するものを用い、
前記配線形成工程では、
複数の前記配線を前記プリントヘッドで１度に形成することにより、これら複数の配線として、互いに平行なものを形成することを特徴とする。
請求項１２記載の発明は、請求項１〜１１の何れか一項に記載の配線形成方法において、
前記配線形成工程では、
前記段差部の直交方向に上面視で等間隔となるようインク滴を着弾させることにより、導電層を形成することを特徴とする。
請求項１３記載の発明は、請求項１〜１１の何れか一項に記載の配線形成方法において、
前記配線形成工程では、
前記導電層の形成方向に上面視で等間隔となるようインク滴を着弾させることにより、導電層を形成することを特徴とする。
請求項１４記載の発明は、請求項１〜１３の何れか一項に記載の配線形成方法において、
前記配線形成工程では、
前記複数の基板と前記プリントヘッドとの間に電圧を印加して前記インク滴を帯電させるとともに当該インク滴に静電吸引力を作用させて前記インク滴を前記複数の基板に着弾させることを特徴とする。
請求項１，２，３，５，７に記載の発明によれば、段差部に近接する領域の導電層を、当該段差部の接線方向に直交するよう形成するので、平行ずれの状態や回転ずれの状態など、基板間の段差延在方向と電極の接続方向とが直交しない状態で基板が積層されている場合であっても、段差部に近接する領域では段差延在方向に対して導電層の形成方向が直交することとなる。従って、インクが表面張力によって剪断方向（段差延在方向）に引っ張られるのが防止されるため、積層された各基板を電気的に接続する良好な配線を形成することができる。
また、請求項１記載の発明によれば、複数の配線をプリントヘッドで１度に形成することにより、これら複数の配線として、互いに屈曲回数及び屈曲角度の等しいものを形成するので、各配線を別々に形成する場合と比較して、配線の形成を容易化することができる。
請求項１１記載の発明によれば、複数の配線を前記プリントヘッドで１度に形成することにより、これら複数の配線として、互いに平行なものを形成するので、各配線を別々に形成する場合と比較して、配線の形成を容易化することができる。
請求項１４記載の発明によれば、複数の基板とプリントヘッドとの間に電圧を印加して電界を形成することで、プリントヘッドから、複数の積層された基板間の段差の立ち上がり面に向かう電気力線が形成される。そして、インク滴を帯電させるとともに静電吸引力を作用させることにより、当該電気力線に沿ってインク滴を飛翔させることができ、積層された複数の基板間の立ち上がり部分にもインク滴を十分に付着させることが可能となる。
以下、本発明の実施の形態について、図を参照して説明する。
まず、本実施形態に係る基板ユニット１０について説明する。
図１は、基板ユニット１０の概略構成を示す斜視図である。
図１（ａ）に示すように、基板ユニット１０は、端部が階段状の段差部Ｄをなすよう矩形状の基板１１を複数積層したものであり、本実施の形態では３段に積層したものである。以下、説明の便宜上、最上段の基板１１を基板１１ａ、２段目の基板１１を基板１１ｂ、最下段の基板１１を基板１１ｃとして区別し、基板１１ａ，１１ｂ間の段差部Ｄを段差部Ｄａ、基板１１ｂ，１１ｃ間の段差部Ｄを段差部Ｄｂとして区別する。
各基板１１は、特に限定はされないが、半導体チップや半導体ウエハ等の電子デバイスとなっている。これらの基板１１には、複数の集積回路（例えばトランジスタやメモリを有する回路）１１１及び複数の電極（例えばパッド）１１２が実装されている。また、基板１１には、少なくとも１層の絶縁膜（図示せず）が形成されている。この絶縁膜は、パッシベーション膜と呼ばれ、例えば、ＳｉＯ２、ＳｉＮ、ポリイミド樹脂などで形成することができる。但し、絶縁膜は、電極１１２の少なくとも一部を露出させている。
電極１１２は、階段状部分において露出している各基板１１の上面１１３に設けられており、本実施の形態においては各基板１１の１つの辺部１１４に沿って同数配列されている。なお、この電極１１２は、アルミニウム系又は銅系の金属で形成されており、特に限定はされないが、その表面の形状が矩形となっている。
以上の各電極１１２は、集積回路１１１に電気的に接続されるとともに、導電層１２によって基板１１間で対応する他の電極１１２に電気的に接続されている。導電層１２は、本発明における配線であり、基板１１の上面１１３上に形成された上面導電層１２ａと、基板１１の側面１１５上に形成された側面導電層１２ｂとが接続されてなっている。この導電層１２は、導電性を有するインクＩのインク滴Ｒを乾燥させ、さらにインクＩ中に含有される金属ナノ粒子を焼結させて形成される。
なお、本実施の形態においては、電極１１２の配列された辺部１１４の両端には、基板１１の向きや位置を取得するためのアライメントマーク１１６が設けられている。
以上の基板ユニット１０は、より詳細には、上述の図１８に示したように、基板１１間での段差部Ｄの接線方向（以下、段差延在方向とする）Ｐと、接続すべき電極１１２，１１２同士を直線で結んだ接続方向Ｑとが上面視で互いに傾斜するよう、平行ずれの状態（下側の基板１１に対して上側の基板１１が段差延在方向Ｐにずれた状態（図１８（ａ）参照））または回転ずれの状態（下側の基板１１に対して上側の基板１１が積層面内で回転し、両者の辺部が傾斜した状態（図１８（ｂ）参照））で積層されている。但し、このように平行ずれや回転ずれの状態で積層される限りにおいて、基板ユニット１０は、図１（ｂ）に示すように、階段状の段差部分にテーパー状の絶縁部材１３が設けられていてもよいし、図１（ｃ）に示すように、各基板１１の外周を一致させて積層してもよい。但し、後者の場合には、最上段以外の基板１１の各電極１１２は、当該基板１１の側面１１５に設けられる。なお、図１では、図示の簡略化のため、便宜的に段差延在方向Ｐと電極１１２の接続方向Ｑとが直交した状態を図示している。
続いて、上記基板ユニット１０における導電層１２の形成装置（以下、配線形成装置とする）７について、図２，３を参照して説明する。
ここで、図２は配線形成装置７の全体構成を示す模式図であり、図３は配線形成装置７のうち、主に描画部７１を模式的に示す模式図である。
図２に示すように、配線形成装置７は、計測部７０と描画部７１とを備えている。
このうち、計測部７０は、導電層１２の形成前の基板ユニット１０における各基板１１の位置関係を計測するものであり、基板ユニット１０を載置するための計測用ステージ７０１と、当該計測用ステージ７０１に対向して配設された計測用カメラ７０２とを有している。
計測用ステージ７０１は、基板ユニット１０を上面で水平に支持して水平面内で直交する２方向（図中のＸ方向，Ｙ方向）に独立に移動制御可能な計測用ＸＹステージ７０１ａと、当該計測用ＸＹステージを上面で支持して水平面内で回転制御可能な計測用θステージ７０１ｂとを有しており、載置された基板ユニット１０を計測用ＸＹステージ７０１ａによって水平面内で任意の方向に移動させるとともに、計測用θステージ７０１ｂによって水平面内で回転させることが可能となっている。
計測用カメラ７０２は、計測用ステージ７０１上の基板ユニット１０における各基板１１のアライメントマーク１１６を撮影するようになっている。
一方、描画部７１は、図２，図３に示すように、インクＩのインク滴Ｒで導電層１２を描画することにより基板ユニット１０の配線形成を行うものであり、基板ユニット１０を載置するための描画用ステージ７１１と、当該描画用ステージ７１１に対向して配設された描画用カメラ７１２及びプリントヘッド２とを有している。
描画用ステージ７１１は、基板ユニット１０を上面で水平に支持して水平面内で直交する２方向（図中のＸ方向，Ｙ方向）に独立に移動制御可能な描画用ＸＹステージ７１１ａと、当該描画用ＸＹステージを上面で支持して水平面内で回転制御可能な描画用θステージ７１１ｂとを有しており、載置された基板ユニット１０を描画用ＸＹステージ７１１ａによって水平面内で任意の方向に移動させるとともに、描画用θステージ７１１ｂによって水平面内で回転させることが可能となっている。
このうち、本実施の形態における描画用ＸＹステージ７１１ａは、図３に示すように、プリントヘッド２に対向する対向電極となっており、後述の静電電圧電源５１と協働することによって当該描画用ＸＹステージ７１１ａ上の基板ユニット１０とプリントヘッド２との間に電圧を印加するようになっている。より詳細には、描画用ＸＹステージ７１１ａは接地されており、常時、接地電位に維持されている。そのため、後述するように、帯電したインク滴Ｒが基板ユニット１０に着弾すると、描画用ＸＹステージ７１１ａはその電荷を接地により逃がすようになっている。また、この描画用ＸＹステージ７１１ａは、後述するプリントヘッド２のインク吐出面２１１ｃに平行に所定距離だけ離間されて配置されている。なお、描画用ＸＹステージ７１１ａとプリントヘッド２との離間距離は、０．１〜５．０ｍｍ程度の範囲内で適宜設定される。また、図２、図３では図示しないものの、以上の描画用ＸＹステージ７１１ａには、基板ユニット１０を位置決めして固定するための位置決め手段や真空チャッキング手段が設けられている。
描画用カメラ７１２は、描画用ステージ７１１上の基板ユニット１０を撮影するようになっている。
プリントヘッド２は、基板ユニット１０を構成する各基板１１の上面１１３に略平行なインク吐出面２１１ｃを有している。このインク吐出面２１１ｃには、複数のノズル２１１が配列されている。但し、このプリントヘッド２については、詳細を後述する。
このプリントヘッド２には、図３に示すように、当該プリントヘッド２に静電電圧を印加する静電電圧電源５１が接続されている。
この静電電圧電源５１は、プリントヘッド２に静電電圧を印加することにより、プリントヘッド２における後述のノズルプレート２１と、描画用ＸＹステージ７１１ａとの間に静電界を生じさせるとともに、圧電素子２３の変形を制御してノズル２１１からそれぞれインク滴Ｒを吐出させるようになっている。なお、静電電圧電源５１が印加する電圧は直流であるが、交流であってもよい。また、静電電圧電源５１は描画用ＸＹステージ７１１ａに接続されて当該描画用ＸＹステージ７１１ａに電圧を印加することとしてもよい。この場合には、プリントヘッド２が接地されることとなる。
これら計測部７０及び描画部７１の間には、図２に示すように、計測部７０上の基板ユニット１０を描画部７１上に移動させる基材ローダ７２が配設されている。なお、このような基材ローダ７２としては、基板ユニット１０を吸引チャックするもの等、従来より公知の装置を用いることができる。
また、以上の計測部７０、描画部７１及び基材ローダ７２には、図３に示すように、制御手段７５が接続されている。なお、この図３では、計測部７０や基材ローダ７２の図示を省略している。
この制御手段７５は、図示しないＣＰＵやＲＯＭ、ＲＡＭ等から構成されたコンピュータであり、計測部７０、描画部７１及び基材ローダ７２を制御することにより、インクＩのインク滴Ｒで基板ユニット１０に導電層１２を描画するようになっている。
続いて、プリントヘッド２の構成の詳細について、図４，５を参照して説明する。
図４は、プリントヘッド２の分解斜視図であり、図５は、プリントヘッド２の側断面図である。
図４に示すように、プリントヘッド２は、ノズルプレート２１、ボディプレート２２及び圧電素子２３を有している。
ノズルプレート２１は、１５０〜３００μｍ程度の厚みを有したシリコン基板又は酸化シリコン基板である。ノズルプレート２１には複数のノズル２１１が形成されており、これら複数のノズル２１１が１列に配列されている。なお、本実施の形態においては、後述の図１１，１２に示すように、ノズル２１１の間隔は各基板１１内での電極１１２の間隔と等しくなっているが、電極１１２の間隔よりも狭く形成され、各電極１１２に対応する位置のノズル２１１のみが使用されることとしても良い。
ボディプレート２２は２００〜５００μｍ程度の厚みを有したシリコン基板である。ボディプレート２２にはインク供給口２２１、インク貯留室２２２、複数のインク供給路２２３及び複数の圧力室２２４が形成されている。インク供給口２２１は直径が４００〜１５００μｍ程度の円形状の貫通孔である。インク貯留室２２２は幅が４００〜１０００μｍ程度で深さが５０〜２００μｍ程度の溝である。インク供給路２２３は幅が５０〜１５０μｍ程度で深さが３０〜１５０μｍ程度の溝である。圧力室２２４は幅が１５０〜３５０μｍ程度で深さが５０〜２００μｍ程度の溝である。
ノズルプレート２１とボディプレート２２とは互いに接合されるようになっており、接合した状態ではノズルプレート２１のノズル２１１とボディプレート２２の圧力室２２４とが１対１で対応するようになっている。
ノズルプレート２１とボディプレート２２とが接合された状態でインク供給口２２１にインクが供給されると、当該インクはインク貯留室２２２に一時的に貯留され、その後にインク貯留室２２２から各インク供給路２２３を通じて各圧力室２２４に供給されるようになっている。
圧電素子２３はボディプレート２２の圧力室２２４に対応した位置に接着されるようになっている。圧電素子２３はＰＺＴ（lead zirconium titanate）からなるアクチュエータであり、電圧の印加を受けると変形して圧力室２２４の内部のインクをノズル２１１から吐出させるようになっている。
なお、図４では図示しないが、ノズルプレート２１とボディプレート２２と間には硼珪酸ガラスプレート２４（図５参照）が介在している。
図５に示す通り、１つの圧電素子２３に対応してノズル２１１と圧力室２２４とが１つずつ構成されている。
ノズルプレート２１においてノズル２１１には段が形成されており、ノズル２１１は下段部２１１ａと上段部２１１ｂとで構成されている。下段部２１１ａと上段部２１１ｂとは共に円筒形状を呈しており、下段部２１１ａの直径Ｓ１（図５中、左右方向の距離）が上段部２１１ｂの直径Ｓ２（図５中、左右方向の距離）より小さくなっている。
ノズル２１１の下段部２１１ａは上段部２１１ｂから流通してきたインクを直接的に吐出する部位である。下段部２１１ａは直径Ｓ１が１〜１０μｍで、長さＨ（図４中上下方向の距離）が１．０〜５．０μｍとなっている。下段部２１１ａの長さＨを１．０〜５．０μｍの範囲に限定するのは、インクの着弾精度を飛躍的に向上させることができるからである。
他方、ノズル２１１の上段部２１１ｂは圧力室２２４から流通してきたインクを下段部２１１ａに流通させる部位であり、その直径Ｓ２が１０〜６０μｍとなっている。上段部２１１ｂの直径Ｓ２の下限を１０μｍ以上に限定するのは、１０μｍを下回ると、ノズル２１１全体（下段部２１１ａと上段部２１１ｂ）の流路抵抗に対し上段部２１１ｂの流路抵抗が無視できない値となり、インクの吐出効率が低下するからである。
逆に、上段部２１１ｂの直径Ｓ２の上限を６０μｍ以下に限定するのは、上段部２１１ｂの直径Ｓ２が大きくなるほど、インクの吐出部位としての下段部２１１ａが薄弱化して（下段部２１１ａが面積増大して機械的強度が小さくなる。）、インクの吐出時に変形し易くなり、その結果インクの着弾精度が低下するからである。すなわち、上段部２１１ｂの直径Ｓ２の上限が６０μｍを上回ると、インクの吐出に伴い下段部２１１ａの変形が非常に大きくなり、着弾精度を規定値（所望の吐出方向に対して±０．５°）以内に抑えることができなくなる可能性があるからである。
ノズルプレート２１とボディプレート２２との間には数百μｍ程度の厚みを有した硼珪酸ガラスプレート２４が設けられており、硼珪酸ガラスプレート２４にはノズル２１１と圧力室２２４とを連通させる開口部２４ａが形成されている。開口部２４ａは、圧力室２２４とノズル２１１の上段部２１１ｂとに通じる貫通孔であり、圧力室２２４からノズル２１１に向けてインクを流通させる流路として機能する部位である。圧力室２２４は、圧電素子２３の変形を受けて当該圧力室２２４の内部のインクに圧力を与える部位である。
以上の構成を具備するプリントヘッド２では、圧電素子２３が変形すると、圧力室２２４の内部のインクに圧力を与え、当該インクは圧力室２２４から硼珪酸ガラスプレート２４の開口部２４ａを流通してノズル２１１に至り、最終的にノズル２１１の下段部２１１ａから吐出されるようになっている。
続いて、導電層１２を形成するためのインクＩについて説明する。
インクＩは、金属ナノ粒子が分散されることにより導電性及び帯電性を有するインクである。この金属ナノ粒子としては、例えば、銀、金、銅、パラジウム、白金、ニッケル、ロジウム、錫、インジウム、又はこれらの合金が挙げられる。
このような金属ナノ粒子の製造方法としては、大きく二つに分類される。一つは物理法で、もう一つは化学法である。物理法は、一般にバルク金属を粉砕してナノ粒子を製造する方法であり、化学法は、金属原子を発生させてその凝集を制御してナノ粒子を製造する方法である。
化学法は、液中で行われる湿式法と、空気中もしくは減圧雰囲気中で行われる乾式法に大別される。湿式法としてよく知られている化学還元法は、金属イオン溶液に還元剤を添加するか、或いは還元剤を含む金属塩溶液を加熱することで金属イオンを還元し、ナノ粒子を生成する手法である。このようなナノ粒子が分散されたインクとしては、例えば、特許第３９３３１３８号公報に開示のものを用いることができる。乾式法としては、ガス中蒸発法が知られている。ガス中蒸発法は、不活性ガス中で金属を蒸発させ、ガスとの衝突により冷却凝集させてナノ粒子を生成する方法である。乾式法の方が湿式法よりも粒径を小さくできることが知られており、乾式法では数ｎｍ程度の粒径のナノ粒子も生成可能である。
本第実施の形態で用いるインクＩ中の金属ナノ粒子の粒径は、１〜１００ｎｍであり、好ましくは１〜５０ｎｍである。粒径が１ｎｍ未満の金属ナノ粒子を用いてもよいが、このような粒子は製造が極めて困難であり、実用的でない。また、粒径が１００ｎｍを超える金属ナノ粒子を用いると、ノズル２１１に詰まる恐れがある。
インクＩ中に分散している金属ナノ粒子の濃度は、インクＩを乾燥させて形成される後述の導電層１２の抵抗値が電極１１２の抵抗値により近い値となるよう、高濃度であることが好ましい。具体的には、１０ｗｔ％以上が好ましく、２０ｗｔ％がより好ましい。但し、この金属ナノ粒子の濃度は、最大で８０ｗｔ％程度にすることが可能である。
インクＩのうち金属ナノ粒子を分散させる溶媒としては、水や水溶性有機溶媒が用いられる。このような、いわゆる水系インクは、無極性溶媒を用いた油系インクに比べ、電気伝導度に優れている。また、この溶媒は、インクＩの粘度が容易に上昇したり、乾燥したりしないために、蒸気圧が低く、沸点が高いことが好ましい。溶媒の沸点としては、１５０℃以上が好ましく、２００℃以上がより好ましい。含水率は、乾燥性の点から４０ｗｔ％以下が好ましい。
インクＩの粘度は、吐出温度において、２ｍＰａ・ｓ以上、１０ｍＰａ・ｓ以下が吐出安定性の観点から好ましく、３ｍＰａ・ｓ以上、６．５ｍＰａ・ｓ以下がより好ましい。吐出温度については、２０〜６０℃が好ましく、２５〜５０℃がより好ましい。２５℃未満であると冷却の必要が生じる場合があり、５０℃を超えるとプリントヘッド２及びインクＩの流路部材等に負担がかかる恐れがあるためである。
インクＩの表面張力は、２０ｍＮ／ｍ以上、５０ｍＮ／ｍ以下が好ましい。更には、吐出安定性の観点から、２５ｍＮ／ｍ以上、４５ｍＮ／ｍ以下がより好ましい。
インクＩの電気伝導度は、静電吸引力を作用させるために、２５℃において０．１μＳ／ｃｍ以上、２０００μＳ／ｃｍ以下が好ましいが、高精細描画の観点から、１μＳ／ｃｍ以上、１０００μＳ／ｃｍ以下がより好ましい。
インクＩの比誘電率は、１０以上であることが好ましい。
続いて、基板ユニット１０に配線としての導電層１２を形成する配線形成方法について、図６，７を参照して説明する。
図６，７は、本実施の形態における配線形成方法の概略構成を示すフローチャートである。
まず、図６に示すように、計測部７０の計測用ステージ７０１に基板ユニット１０が載置されると（ステップＴ１）、制御手段７５は当該基板ユニット１０の所定点、例えば基板１１ｃのアライメントマーク１１６等を原点とする座標平面を当該基板ユニット１０上（計測用ステージ７０１上）に設定する（ステップＴ２）。
次に、制御手段７５は、計測用カメラ７０２に基板ユニット１０における各基板１１のアライメントマーク１１６を撮影させ、この撮影画像に基づいて各基板１１における電極１１２の位置と、辺部１１４（段差部Ｄ）の位置及び角度とを、ステップＴ２で設定した座標平面内で算出する（ステップＴ３）（第１の位置取得工程）。また、このとき、制御手段７５は、段差部Ｄに形成されるべき導電層１２の位置を算出する（第２の位置取得工程）。
次に、制御手段７５は、ステップＴ３の算出結果に基づいて、基板１１ａ〜１１ｃの電極１１２間を結ぶ配線の経路を算出し、描画データとして保存する（ステップＴ４）（経路決定工程）。
具体的には、基板ユニット１０の各基板１１が平行ずれの状態で積層されている場合には、図８（ａ）に示すように、制御手段７５は、接続すべき電極１１２間に位置する各基板１１の上面１１３で１回ずつ屈曲し、段差部Ｄに近接する領域では段差延在方向Ｐに直交するよう、各電極間に直線Ｌ２ａ〜Ｌ４ａからなり、上面視で２回屈曲した略Ｚ字状の経路を算出する。なお、この場合、図中の直線Ｌ１ａ〜Ｌ４ａを上面視すれば、３回屈曲したＭ字状となっており、図中の直線Ｌ２ａ〜Ｌ５ａを上面視すれば略Ｗ字状となっている。
一方、基板ユニット１０が回転ずれを含む状態（回転ずれ、かつ平行ずれの状態、或いは、回転ずれの状態）で積層されている場合には、図９に示すように、制御手段７５は、接続すべき電極１１２間に位置する一方の基板１１の上面１１３で２回屈曲し、段差部Ｄに近接する領域では段差延在方向Ｐに直交するよう、各電極間に直線Ｌ１ｂ〜Ｌ３ｂからなり、上面視で２回屈曲した略Ｚ字状の経路を算出する。
配線経路が保存されたら、制御手段７５は、基材ローダ７２を介して基板ユニット１０を計測部７０から描画部７１に移動させて描画用ステージ７１１に載置し（ステップＴ５）、描画用ＸＹステージ７１１ａに位置決めして真空チャックするとともに、描画用カメラ７１２に基板ユニット１０を撮影させてステップＴ２と同様の座標平面を描画用ステージ７１１に設定した後、配線の形成を行う（ステップＴ６）（配線形成工程）。
具体的には、図７に示すように、まず制御手段７５は、基板１１ａの電極１１２から基板１１ｂの電極１１２までの配線経路のうち、基板１１ａの電極１１２から１番目の屈曲点Ｋ１までの経路を描画対象経路として設定した後、当該描画対象経路についてステップＴ４で保存した描画データを読み出し（ステップＴ７）、当該描画データに基づいて描画対象経路での描画用ステージ７１１の動作パターンを設定する（ステップＴ８）。
次に、制御手段７５は、描画用ステージ７１１を移動させつつ、プリントヘッド２の各ノズル２１１からインク滴Ｒを吐出させることにより、描画対象経路に導電層１２を描画する（ステップＴ９）。
このステップＴ９においては、制御手段７５は静電電圧電源５１を制御してプリントヘッド２に静電電圧を印加することにより、ノズルプレート２１と描画用ＸＹステージ７１１ａとの間に静電界を生じさせる。このとき、プリントヘッド２と基板１１との間に生じる電位差が、空気の絶縁破壊電圧（約３ｋＶ／ｍｍ）未満となるよう注意する。そして、この状態で、描画用ステージ７１１を移動させながら、ノズル２１１からインク滴Ｒを吐出させる。すると、ノズルプレート２１と描画用ＸＹステージ７１１ａとの間の静電界により、プリントヘッド２から基板ユニット１０へ向かう電気力線が形成され、静電吸引力を受けたインク滴Ｒはこの電気力線に沿った方向へ飛翔した後、基板１１の上面１１３や側面１１５へ着弾して上面導電層１２ａ，側面導電層１２ｂを形成する。このように、インク滴Ｒに対し基板１１へ向かう静電吸引力を作用させることにより、従来のオンデマンド型のインクジェットヘッドに比べインク滴Ｒの飛翔距離を伸ばすことができる。この飛翔距離の伸長は、換言すれば着弾力の増大であり、つまり静電吸引力の作用によりインク滴Ｒは従来よりも強い着弾力で着弾されるので、例えば２ｐｌ以上の大きな容積のインク滴Ｒを基板１１の側面１１５に着弾させたときであっても、このインク滴Ｒが垂れるのを防ぐことができる。また、電気力線が集中する基板１１の角部に対して、乾燥時に割れることの無い十分な量のインク滴Ｒを着弾させることができる。このとき、描画用ステージ７１１の移動速度とインク滴Ｒの吐出周波数とは、初弾が最上段の基板１１の電極１１２に着弾するとともに、連続して着弾するインク滴Ｒが重なって連なるよう、それぞれ適切な一定の値に設定されている。但し、図１０（ａ）に示すように、段差部Ｄの直交方向に上面視で等間隔となるようインク滴Ｒを着弾させて導電層１２を形成しても良いし、図１０（ｂ）に示すように、導電層１２の形成方向に上面視で等間隔となるようインク滴Ｒを着弾させて導電層１２を形成しても良い。また、吐出されるインク滴Ｒは、体積が０．００１ｐｌ以上５ｐｌ以下であることが好ましい。これにより、インク滴Ｒに働く空気抵抗及び慣性力を抑制することができる。なお、インク滴Ｒの着弾時の直径は、インクＩの物性や、着弾する基板１１の表面エネルギー或いは表面状態等にもよるが、インクＩを吸収しない基板１１に着弾した場合には、飛翔時の直径の約１．５〜４．０倍となる。
次に、制御手段７５は、導電層１２を屈曲点Ｋまで描画したか否かを判定する（ステップＴ１０）。
このステップＴ１０において屈曲点Ｋまで描画したと判定した場合（ステップＴ１０；Ｙｅｓ）には、制御手段７５は、基板１１ａの電極１１２から基板１１ｂの電極１１２までの配線経路のうち、次の屈曲点Ｋまたは接続先の電極１１２までの経路を描画対象経路として設定した後、当該描画対象経路についてステップＴ４で保存した描画データを読み出し、当該描画データに基づいて描画対象経路での描画用ステージ７１１の動作パターンを設定し直して（ステップＴ１１）、上述のステップＴ９に移行する。
また、上述のステップＴ１０において屈曲点Ｋまで描画していないと判定した場合（ステップＴ１０；Ｎｏ）、つまり屈曲点Ｋの手前までしか描画を終えていないか、或いは最下層の基板１１ｃの電極１１２まで描画を終えていると判定した場合には、制御手段７５は、配線全体が形成されたか否か、つまり最下層の基板１１ｃの電極１１２まで描画を終えたか否かを判定し（ステップＴ１２）、配線全体が形成されていないと判定した場合（ステップＴ１２；Ｎｏ）には上述のステップＴ９に移行し、形成されたと判定した場合（ステップＴ１２；Ｙｅｓ）には配線形成工程を終了する。
ここで、基板ユニット１０の各基板１１が平行ずれの状態で積層されている場合には、上記の配線形成工程は、以下のように行われる。まず、図８（ｂ）の「i」部分に示すように、ステップＴ４で保存された配線経路についての描画データのうち、基板１１ａの電極１１２から１番目の屈曲点Ｋ１（基板１１ａの上面１１３に位置）までの描画データに基づいて、基板１１ｂの電極１１２をプリントヘッド２に近接させるよう描画用ステージ７１１を移動させつつ、プリントヘッド２の各ノズル２１１からインク滴Ｒを吐出させ、基板１１ａの上面１１３に上面導電層１２ａを描画する。これにより、基板１１ａの電極１１２から１番目の屈曲点Ｋ１までの配線（導電層１２）が形成される。次に、図８（ｂ）の「ii」部分に示すように、ステップＴ４で保存された配線経路についての描画データのうち、基板１１ａの上面１１３の屈曲点Ｋ１から、２番目の屈曲点Ｋ２（基板１１ｂの上面１１３に位置）までの描画データに基づいて、描画用ステージ７１１を段差部Ｄａの直交方向に移動させつつ、プリントヘッド２の各ノズル２１１からインク滴Ｒを吐出させて、基板１１ａの上面１１３に上面導電層１２ａを、基板１１ａの側面１１５に側面導電層１２ｂを、基板１１ｂの上面１１３に上面導電層を、それぞれ段差部Ｄａの段差延在方向Ｐに直交するよう描画する。これにより、１番目の屈曲点Ｋ１から２番目の屈曲点Ｋ２までの配線、つまり段差部Ｄａに近接する領域での配線（導電層１２）が当該段差部Ｄａに直交して形成される。次に、図８（ｂ）の「iii」部分に示すように、ステップＴ４で保存された配線経路についての描画データのうち、基板１１ｂの上面１１３の屈曲点Ｋ２から、基板１１ｂの電極１１２までの描画データに基づいて、基板１１ｂの電極１１２をプリントヘッド２に近接させるよう描画用ステージ７１１を移動させつつ、プリントヘッド２の各ノズル２１１からインク滴Ｒを吐出させて、基板１１ｂの上面１１３に上面導電層１２ａを描画する。これにより、２番目の屈曲点Ｋ２から基板１１ｂの電極１１２までの配線（導電層１２）が形成される結果、図１１に示すように、基板１１ａ，１１ｂの電極１１２の間に配線（導電層１２）が形成される。そして、基板１１ｂ，１１ｃの電極１１２の間にも同様に上面導電層１２ａ，側面導電層１２ｂを形成することにより、基板１１ａ〜１１ｃの電極１１２の間に配線（導電層１２）が形成される。
一方、上述の図９に示すように基板ユニット１０の各基板１１が回転ずれを含む状態で積層されている場合には、上記の配線形成工程は、以下のように行われる。なお、この図９では、簡略化のため、各基板１１における電極１１２の個数を４つとし、接続先・接続元の間隔が狭い順に、各電極１１２を電極１１２ａ〜１１２ｄとして区別している。まず、図９の「I」部分に示すように、ステップＴ４で保存された配線経路についての描画データのうち、基板１１ａの電極１１２から１番目の屈曲点Ｋ１（基板１１ｂの上面１１３に位置）までの描画データに基づいて、描画用ステージ７１１を段差部Ｄａの直交方向に移動させつつ、プリントヘッド２の各ノズル２１１からインク滴Ｒを吐出させて、基板１１ａの上面１１３に上面導電層１２ａを、基板１１ａの側面１１５に側面導電層１２ｂを、基板１１ｂの上面１１３に上面導電層１２ａを、それぞれ段差部Ｄａの段差延在方向Ｐに直交するよう描画する（第１描画工程）。これにより、基板１１ａの電極１１２から当該基板１１ａにおける段差部Ｄａの近傍までの配線と、段差部Ｄａの近傍から当該段差部Ｄａを跨いで基板１１ｂの上面１１３における１番目の屈曲点Ｋ１までの配線、つまり段差部Ｄａに近接する領域での配線（導電層１２）とが当該段差部Ｄａに直交して直線状に形成される。次に、図９の「II」部分に示すように、ステップＴ４で保存された配線経路についての描画データのうち、基板１１ｂの上面１１３の屈曲点Ｋ１から２番目の屈曲点Ｋ２（基板１１ｂの上面１１３に位置）までの描画データに基づいて、基板１１ａ，１１ｂの辺部１１４が広がっている方向（図中の右下方向）に向かって描画用ステージ７１１を移動させつつ、プリントヘッド２のノズル２１１毎にインク滴Ｒを別々のタイミングまで、より具体的には、電極１１２ａ〜１１２ｄ間における各屈曲点Ｋ２がプリントヘッド２のインク着弾位置に到達するまで吐出させて、接続すべき電極１１２ａ〜１１２ｄの間隔に応じた長さの上面導電層１２ａを基板１１ｂの上面１１３に描画する（第２描画工程）。これにより、屈曲点Ｋ１から屈曲点Ｋ２までの配線（導電層１２）が形成される。次に、ステップＴ４で保存された配線経路についての描画データのうち、基板１１ｂの上面１１３の屈曲点Ｋ２から、基板１１ｂの電極１１２までの描画データに基づいて、電極１１２ｄ，１１２ｄの間の２番目の屈曲点Ｋ２を回転中心として描画用θステージ７１１ｂを回転させることにより、基板１１ｂにおける電極１１２ａ〜１１２ｄの配列方向と、プリントヘッド２におけるノズル２１１の配列方向とを平行にした後（回転工程）、図９の「III」部分に示すように、基板１１ｂの電極１１２をプリントヘッド２に近接させるよう描画用ステージ７１１を移動させつつ、プリントヘッド２のノズル２１１毎にインク滴Ｒを別々のタイミングから、より具体的には、電極１１２ａ〜１１２ｄ間における各屈曲点Ｋ２がプリントヘッド２のインク着弾位置に到達してから吐出させて、接続すべき電極１１２ａ〜１１２ｄの間隔に応じた長さの上面導電層１２ａを基板１１ｂの上面１１３に描画する（第３描画工程）。これにより、屈曲点Ｋ２から基板１１ｂの電極１１２までの配線（導電層１２）が形成される結果、図１２に示すように、基板１１ａ，１１ｂの電極１１２の間に配線（導電層１２）が形成される。そして、基板１１ｂ，１１ｃの電極１１２の間にも同様に上面導電層１２ａ，側面導電層１２ｂを形成することにより、基板１１ａ〜１１ｃの電極１１２の間に配線（導電層１２）が形成される。なお、上述の図９では、プリントヘッド２におけるノズル列を一点鎖線で、インク滴Ｒの着弾位置や導電層１２の形成方向を黒塗り又は網掛けの矢印記号で、インク滴Ｒを着弾されずにノズル２１１の直下を通過する領域を破線で、それぞれ図示している。
そして、上記の配線形成工程が終了したら、導電層１２の焼成を行い、インク滴Ｒの溶媒を蒸発させることにより、導電層１２を基板ユニット１０に固定する。
ここで、焼成方法としては、乾燥機やホットプレートでの焼結などが挙げられる。本実施の形態では、インクＩの濡れ性を制御し、着弾性を向上させるために、基板１１に下引き剤（シランカップリング剤やチタンカップリング剤）の塗布を行っている。そのため、各種カップリング剤の耐熱性が確保できる条件での焼結が好ましい。この焼結は、１００〜１５０℃で１０〜３０分の予備乾燥後、１５０〜２００℃で６０〜１８０分の本焼結を行うことが好ましい。予備乾燥を行わないと、融着した金属内に溶媒が残留し、抵抗値が上昇する恐れがある。予備乾燥の温度が１００℃以下では溶媒の蒸発がほとんど起こらず、効果が生じない恐れがあり、１５０℃以上では金属ナノ粒子の融着が始まる恐れがある。本焼結の温度が１５０℃以下では金属ナノ粒子の融着が起こらず、抵抗値が高くなる恐れがあり、２００℃以上では下引き剤が劣化して融着金属と混合し、抵抗値が高くなる恐れがある。本焼結にはホットプレートを用いるのが好ましい。ホットプレートを用いると、インクＩに直接熱が伝わり、金属ナノ粒子の融着が進みやすくなるためである。
以上のように、本実施の形態における配線形成方法によれば、段差部Ｄに近接する領域の導電層１２を、当該段差部Ｄの接線方向、つまり段差延在方向Ｐに直交するよう形成するので、平行ずれの状態や回転ずれの状態など、基板１１間の段差延在方向Ｐと電極１１２の接続方向Ｑとが直交しない状態で基板１１が積層されている場合であっても、図８（ｃ）に示すように、段差部Ｄに近接する領域においては段差延在方向Ｐに対して導電層１２の形成方向が直交することとなる。従って、基板１１に着弾したインクが表面張力によって剪断方向（段差延在方向Ｐ）に引っ張られるのが防止されるため、積層された各基板１１を電気的に接続する良好な配線を形成することができる。
また、複数の配線（導電層１２）をプリントヘッド２で１度に形成することにより、これら複数の配線として、互いに平行で、屈曲回数及び屈曲角度の等しいものを形成するので、各配線を別々に形成する場合と比較して、配線の形成を容易化することができる。
また、基板１１が平行ずれの状態で積層されている場合には、各基板１１の上面１１３で１回ずつ屈曲するよう上面視略Ｚ字状に配線を形成するので、基板１１の上面１１３の露出領域が少なく、段差部Ｄに傾斜するよう当該上面１１３内に十分な長さ（段差延在方向Ｐでの電極同士のずれ量）の導電層１２を１本の直線で描画できない場合であっても、段差部Ｄに傾斜する導電層１２を基板１１毎に分けて２本の直線で描画することができるため、電極１１２同士を確実に接続することができる。
また、複数の基板１１ａ〜１１ｃとプリントヘッド２との間に電圧を印加して電界を形成することで、プリントヘッド２から基板１１ａ〜１１ｃ間の段差部Ｄａ，Ｄｂの立ち上がり面に向かう電気力線が形成される。そして、インク滴Ｒを帯電させるとともに静電吸引力を作用させることにより、当該電気力線に沿ってインク滴を飛翔させることができるため、積層された基板１１ａ〜１１ｃ間の立ち上がり部分にもインク滴Ｒを十分に付着させることが可能となる。
［変形例］
続いて、上記実施の形態に係る配線形成装置７の変形例としての配線形成装置７Ａについて、図１３，１４を参照して説明する。なお、上記実施の形態と同様の構成要素には同一の符号を付し、その説明を省略する。
図１３は、配線形成装置７Ａのうち、主に描画部７１Ａを模式的に示す模式図であり、図１４は、後述する基板ユニット１０Ａの斜視図である。
図１３（ａ）に示すように、配線形成装置７Ａの描画部７１Ａは、上記実施の形態における描画部７１の構成に加えて、絶縁層形成用のプリントヘッド２Ａ、プリントヘッド２Ａに静電電圧を印加する静電電圧電源５１Ａ、後述の絶縁層１４を乾燥させるための乾燥装置６１、及び導電層１２を乾燥させるための乾燥装置６２を備え、上記実施の形態における基板ユニット１０に代えて、基板ユニット１０Ａに対して配線形成を行う。
プリントヘッド２Ａは、上記実施の形態におけるプリントヘッド２と同様に構成されている。但し、プリントヘッド２Ａは、導電性材料を含有するインクＩに代えて、絶縁性材料を含有するインクＩnを、そのノズル２１１からインク滴Ｒnとして吐出するようになっている。このプリントヘッド２Ａは、基板ユニット１０Ａの各基板１１の上面１１３及び側面１１５に、基板１１と導電層１２とを絶縁させるための絶縁層１４を形成するものである（図１４参照）。
インクＩnは、絶縁性材料として単一の樹脂組成物を溶解している。このような樹脂組成物としては、電気絶縁性を示す材料を含有するものであればよく、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、シリコーン変性ポリアミドイミド樹脂、ポリエステル樹脂、シアネートエステル樹脂、ＢＴレジン、アクリル樹脂、メタクリル樹脂、メラミン樹脂、ウレタン樹脂、アルキッド樹脂等を構成する、モノマー、オリゴマー及びポリマー等を含む組成物が挙げられる。これらは１種を単独で、又は２種以上を併用することができる。また、上記樹脂組成物は熱硬化性樹脂を含有することが好ましい。熱硬化性樹脂を含有するインクＩnの硬化物からなる絶縁層１４は、耐熱性や絶縁信頼性、接続信頼性に優れている。
本実施の形態の変形例においては、上記樹脂組成物が、上記した樹脂のうちエポキシ樹脂を含有することが特に好ましい。エポキシ樹脂を用いることで、導電層１２に対する接着性を向上させることができる。
エポキシ樹脂としては、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、ビフェノール型エポキシ樹脂、脂環式エポキシ樹脂、脂肪族鎖状エポキシ樹脂、グリシジルエステル型エポキシ樹脂、フェノール化合物とアルデヒド化合物とを縮合反応させて得られるグリシジルエーテル化物等が挙げられる。これらは２種以上を組み合わせて含有させることもできる。更に、本実施の形態の変形例においては、上記樹脂組成物が上記エポキシ樹脂とエポキシ樹脂を硬化する硬化剤とを含有することが好ましい。
硬化剤としては、例えば、ジエチレントリアミン、トリエチレンテトラミン、メタキシレンジアミン、ジアミノジフェニルメタン、ジアミノジフェニルスルホン、ｍ−フェニレンジアミン、ジシアンジアミド等のアミン類；無水フタル酸、テトラヒドロ無水フタル酸、ヘキサヒドロ無水フタル酸、メチルテトラヒドロ無水フタル酸、メチルヘキサヒドロ無水フタル酸、無水メチルナジック酸、無水ピロメリット酸、無水トリメット酸などの酸無水物類；イミダゾール、２−エチルイミダゾール、２−エチル−４−メチルイミダゾール、２−フェニルイミダゾール、２−ウンデシルイミダゾール、１−ベンジル−２−メチルイミダゾール、２−ヘプタデシルイミダゾール、４，５−ジフェニルイミダゾール、２−メチルイミダゾリン、２−フェニルイミダゾリン、２−ウンデシルイミダゾリン、２−ヘプタデシルイミダゾリン、２−イソプロピルイミダゾール、２，４−ジメチルイミダゾール、２−フェニル−４−メチルイミダゾール、２−エチルイミダゾリン、２−イソプロピルイミダゾリン、２，４−ジメチルイミダゾリン、２−フェニル−４−メチルイミダゾリン等のイミダゾール類；イミノ基がアクリロニトリル、フェニレンジイソシアネート、トルイジンイソシアネート、ナフタレンジイソシアネート、メチレンビスフェニルイソシアネート、メラミンアクリレート等でマスクされたイミダゾール類；ビスフェノールＦ、ビスフェノールＡ、ビスフェノールＳ等のフェノール化合物；フェノール化合物とアルデヒド化合物との縮合物が挙げられる。なお、これらの硬化剤は、１種を単独で、又は２種以上を組み合わせて含有させてもよい。また、樹脂組成物中には、上述したような成分のほか、所望とする性状に合わせて硬化促進剤、カップリング剤、酸化防止剤、充填剤等を含有させることもできる。
インクＩnの溶媒としては、上記樹脂組成物の成分を分散又は溶解するものであればよく、例えば、γ−ブチロラクトン、シクロヘキサノン等が挙げられる。
インクＩnの粘度は、吐出温度において２０ｍＰａ・ｓ以下であることが好ましく、２〜８ｍＰａ・ｓがより好ましい。２ｍＰａ・ｓより低粘度であるとインクＩnの濃度が薄くなり硬化に時間が掛かる場合がある。また、８ｍＰａ・ｓ以上になると吐出不良を起こす場合がある。吐出温度については、インクＩと同様に、２０〜６０℃が好ましく、２５〜５０℃がより好ましい。
インクＩnの表面張力は、２０ｍＮ／ｍ以上が好ましく、２５〜４５ｍＮ／ｍがより好ましい。２５ｍＮ／ｍ未満では、吐出される際に濡れ広がり吐出されにくくなる場合があり、４５ｍＮ／ｍを超えるとインクＩnが充填されにくくなる為である。
インクＩnの電気伝導度は、静電吸引力を作用させるために、２５℃において０．１μＳ／ｃｍ以上が好ましいが、高精細描画の観点から、１μＳ／ｃｍ以上がより好ましい。
インクＩnの比誘電率は、１０以上であることが好ましい。
静電電圧電源５１Ａは、上記実施の形態における静電電圧電源５１と同様に構成されている。但し、プリントヘッド２に代えて、プリントヘッド２Ａに静電電圧を印加するようになっている。
乾燥装置６１及び乾燥装置６２は、いずれも描画用ＸＹステージ７１１ａの上方に設けられ、制御手段７５に接続されている。これら乾燥装置６１及び乾燥装置６２は、制御手段７５からの制御により下方へ向けて熱風を吐出可能になっており、この熱風により絶縁層１４及び導電層１２をそれぞれ乾燥させるものである。
基板ユニット１０Ａは、図１４に示すように、上記実施の形態における基板ユニット１０の構成に加え、後述する方法により、基板１１と導電層１２とを絶縁させるための絶縁層１４が形成されている。この絶縁層１４は、基板１１の上面１１３上に形成された上面絶縁層１４ａと、基板１１の側面１１５上に形成された側面絶縁層１４ｂとが接続されてなっている。また、図示は省略するが、少なくとも階段状部分の各基板１１の側面には、絶縁膜が形成されていない。また、上述の図１と同様に、この図１４では図示が簡略化されているが、基板ユニット１０Ａにおいても、段差延在方向Ｐと、電極１１２の接続方向Ｑとは直交していない状態となっている。
続いて、基板ユニット１０Ａに配線としての導電層１２及び絶縁層１４を形成する配線形成方法について説明する。
まず、制御手段７５は、上記実施の形態におけるステップＴ１〜Ｔ１２と同様にして、プリントヘッド２Ａから各基板１１の上面１１３へインク滴Ｒnを着弾させて絶縁層１４を形成する絶縁層形成工程を行う。具体的には、プリントヘッド２Ａのノズルプレート２１と描画用ＸＹステージ７１１ａとの間に静電界を生じさせた状態で、基板１１の上面１１３と平行に走査させつつ、プリントヘッド２Ａからインク滴Ｒnの吐出を行う。
このように、上記の配線形成工程と同様に、プリントヘッド２Ａと描画用ＸＹステージ７１１ａとの間に静電界を生じさせ、インク滴Ｒnに対し基板１１へ向かう静電吸引力を作用させることにより、従来のオンデマンド型のインクジェットヘッドに比べインク滴Ｒnの飛翔距離を伸ばすことができる。この飛翔距離の伸長は、換言すれば着弾力の増大であり、つまり静電吸引力の作用によりインク滴Ｒnは従来よりも強い着弾力で着弾されるので、例えば２ｐｌ以上の大きな容積のインク滴Ｒnを基板１１の側面１１５に着弾させたときであっても、このインク滴Ｒnが垂れるのを防ぐことができる。また、電気力線が集中する角部に対して、乾燥時に割れることの無い十分な量のインク滴Ｒnを着弾させることができる。
なお、この絶縁層形成工程では、吐出されるインク滴Ｒnは、体積が０．００１ｐｌ以上５ｐｌ以下であることが好ましい。これにより、インク滴Ｒnに働く空気抵抗及び慣性力を抑制することができる。更に、上面導電層１２ａが形成される部分のみに上面絶縁層１４ａを形成し、側面導電層１２ｂが形成される部分のみに側面絶縁層１４ｂを形成することが好ましい。こうすることで、これら上面絶縁層１４ａ及び側面絶縁層１４ｂは絶縁が必要な部分のみに形成されるので、当該上面絶縁層１４ａ及び側面絶縁層１４ｂを効率的に形成することができる。
次に、絶縁層１４の焼成を行う。
この工程では、まず、描画用ＸＹステージ７１１ａを移動させることにより基板ユニット１０Ａを乾燥装置６１の下方に位置させる。そして、乾燥装置６１は、制御手段７５に制御されて下方へ熱風を吐出し、基板ユニット１０Ａの絶縁層１４を乾燥させて焼成させる。
次に、表面処理を行う。
ここでは、絶縁層１４の表面に対し、インク滴Ｒの密着性を向上させる表面処理を行う。
表面処理の方法としては、例えば「表面処理技術ハンドブック」（株式会社エヌ・ティー・エス発行，２０００．１．７）の第２編第２節及び第３節に記載のような、化学的方法と物理的方法とがある。また、両者を組み合わせて処理することも可能である。本実施の形態の変形例においては化学的方法を用いる。
化学的方法の中でも、基板作製時にはコンタクトの問題があり膜厚が薄いことが好ましいことから、カップリング剤により処理することが好ましい。このカップリング剤としては、例えば、シラン系、チタネート系、アルミニウム系、又はジルコアルミニウム系のカップリング剤等が挙げられる。カップリング剤溶液の濃度は、０．００５〜３０ｗｔ％が好ましく、更に好ましくは０．０１〜５ｗｔ％であると濡れ性もよく均一な膜が形成できる。塗布方法は、インクジェット、ディップ、スプレーコート、スピンコート等の既存の方法を用いることができる。なお、物理的方法としては、プラズマ処理、コロナ処理及びＵＶ処理等が挙げられるが、これらについては元から基板１１にある絶縁膜を破壊しない程度であれば適用することができる。
このように、絶縁層１４つまり上面絶縁層１４ａ及び側面絶縁層１４ｂの表面に表面処理を行うことで、インク滴Ｒの密着性が向上するとともに、当該インク滴Ｒの濡れ状態を均一とすることができる。
次に、上記実施の形態におけるステップＴ１〜Ｔ１２と同様にして、基板ユニット１０に配線を形成した後、導電層１２の焼成を行う。
この工程では、まず、描画用ＸＹステージ７１１ａを移動させることにより基板ユニット１０Ａを乾燥装置６２の下方に位置させる。そして、乾燥装置６２は、制御手段７５に制御されて下方へ熱風を吐出し、基板ユニット１０Ａの導電層１２を乾燥させて焼成させる。焼成時の温度条件は上記実施の形態と同様である。
この導電層１２の焼成工程では、基板１１と導電層１２との熱膨張率の差に起因して、基板１１の角部の導電層１２を変形させようとする力が作用する。しかしながら、この角部には、基板１１と導電層１２との間に十分な量のインク滴Ｒnからなる絶縁層１４が形成されているので、この絶縁層１４の弾性によって前記の力を緩和させることができる。
なお、配線形成装置７Ａは、図１３（ｂ）に示すように、乾燥装置６１を設けない構成としてもよい。この場合、絶縁層１４の焼成は省略する。
以上のように、本実施の形態の変形例における配線形成方法によれば、上記実施の形態と同様の効果が得られるのは勿論のこと、電気力線が集中する角部に対して、乾燥時に割れることの無い十分な量のインク滴Ｒnを着弾させることができ、この十分な量のインク滴Ｒnからなる絶縁層１４は、導電層１２の焼成工程において角部の導電層１２に作用する力を、その弾性によって緩和させることができるので、積層された各基板１１に対し、当該基板１１と導電層１２とを確実に絶縁させるとともに、後工程で導電層１２に生じる応力を緩和させるための良好な絶縁層１４を形成することができる。
また、インクＩnは、電気伝導度が０．１μＳ／ｃｍ以上、かつ比誘電率が１０以上であり、吐出されるインク滴Ｒnは、体積が０．００１ｐｌ以上５ｐｌ以下であるので、このインク滴Ｒnに働く空気抵抗及び慣性力を抑制しつつ、電気力線に沿って基板１１に着弾するのに十分な静電吸引力を当該インク滴Ｒnに作用させることができる。したがって、積層された各基板１１に対し、当該基板１１と導電層１２とを絶縁する良好な絶縁層１４を確実に形成することができる。
また、上面絶縁層１４ａ及び側面絶縁層１４ｂは絶縁が必要な部分のみに形成されるので、当該上面絶縁層１４ａ及び側面絶縁層１４ｂを効率的に形成することができる。
また、上面絶縁層１４ａ及び側面絶縁層１４ｂは、単一の樹脂組成物つまり絶縁性材料で形成されるので、上面絶縁層１４ａ及び側面絶縁層１４ｂ上に上面導電層１２ａ及び側面導電層１２ｂを形成するインク滴Ｒの下地の表面エネルギーが均一となる。したがって、積層された各基板１１を電気的に接続する高精細な配線を安定して形成することができる。
また、絶縁層１４の表面に対し、インク滴Ｒの密着性を向上させる表面処理を行うので、このインク滴Ｒの密着性が向上するとともに、当該インク滴Ｒの濡れ状態が均一となる。したがって、積層された各基板１１を電気的に接続する良好な配線を安定して形成することができる。
なお、上記実施の形態とその変形例においては、プリントヘッド２，２Ａに対して基板ユニット１０，１０Ａを相対移動させて導電層１２を形成することとして説明したが、プリントヘッド２，２Ａを基板ユニット１０，１０Ａに対して相対移動させて導電層１２を形成することとしても良い。
また、基板ユニット１０は３枚の基板１１で構成されることとして説明したが、図１５に示すように、例えば６枚など、他の枚数の基板１１で構成されることとしても良い。この場合にも、上述の配線形成方法によれば、図１５に示すように、段差部Ｄに近接する領域においては段差延在方向Ｐに対して導電層１２の形成方向が直交することとなるため、各基板１１を電気的に接続する良好な配線を形成することができる。
また、最上層の基板１１ａから最下層の基板１１ｃに向かって導電層１２を形成することとして説明したが、基板１１ｃから基板１１ａに向かって形成しても良いし、基板１１ｂから基板１１ａ，１１ｃに向かって形成しても良い。ここで、基板１１ａ〜１１ｃが回転ずれを含む状態で積層されているときに、基板１１ｃから基板１１ａに向かって導電層１２を形成する場合には、例えば、下側の基板１１の上面１１３で２回屈曲し、段差部Ｄに近接する領域では段差延在方向Ｐに直交するよう、各電極間に上面視略Ｚ字状の配線経路を決定した後、以下のようにして配線を形成することができる。すなわち、まず、ステップＴ４で保存された配線経路についての描画データのうち、基板１１ｃの電極１１２から、当該電極１１２側の１番目の屈曲点（基板１１ｃの上面１１３に位置）までの描画データに基づいて、基板１１ｃ，１１ｂの辺部１１４が広がっている方向に向かって描画用ステージ７１１を移動させつつ、プリントヘッド２のノズル２１１毎にインク滴Ｒを別々のタイミングまで、より具体的には、電極１１２ａ〜１１２ｄ間における各屈曲点Ｋ１がプリントヘッド２のインク着弾位置に到達するまで吐出させて、接続すべき電極１１２ａ〜１１２ｄの間隔に応じた長さの上面導電層１２ａを基板１１ｃの上面１１３に描画する（第１描画工程）。これにより、基板１１ｃの電極１１２から屈曲点Ｋ１までの配線（導電層１２）が形成される。次に、ステップＴ４で保存された配線経路についての描画データのうち、基板１１ｃの上面１１３の前記屈曲点Ｋ１から２番目の屈曲点Ｋ２（基板１１ｃの上面１１３に位置）までの描画データに基づいて、電極１１２ｄ，１１２ｄの間の前記屈曲点Ｋ１を回転中心として描画用θステージ７１１ｂを回転させることにより、基板１１ｂにおける電極１１２ａ〜１１２ｄの配列方向と、プリントヘッド２におけるノズル２１１の配列方向とを平行にした後（回転工程）、基板１１ｂの電極１１２をプリントヘッド２に近接させるよう描画用ステージ７１１を移動させつつ、プリントヘッド２のノズル２１１毎にインク滴Ｒを別々のタイミングから、より具体的には、電極１１２ａ〜１１２ｄ間における各屈曲点Ｋ１がプリントヘッド２のインク着弾位置に到達してから吐出させて、接続すべき電極１１２ａ〜１１２ｄの間隔に応じた長さの上面導電層１２ａを基板１１ｃの上面１１３に描画する（第２描画工程）。これにより、屈曲点Ｋ１から屈曲点Ｋ２までの配線（導電層１２）が形成される。ここで、２番目の屈曲点Ｋ２は、基板１１ｂの電極１１２を通り段差延在方向Ｐに垂直な直線上に位置する。次に、ステップＴ４で保存された配線経路についての描画データのうち、前記屈曲点Ｋ２から基板１１ｂの電極１１２までの描画データに基づいて、描画用ステージ７１１を段差部Ｄｂの直交方向に移動させつつ、プリントヘッド２の各ノズル２１１からインク滴Ｒを吐出させて、基板１１ｃの上面１１３に上面導電層１２ａを、基板１１ｂの側面１１５に側面導電層１２ｂを、基板１１ｂの上面１１３に上面導電層１２ａを、それぞれ段差部Ｄｂの段差延在方向Ｐに直交するよう描画する（第３描画工程）。これにより、前記屈曲点Ｋ２から段差部Ｄｂを跨いで基板１１ｂにおける段差部Ｄｂの近傍までの配線と、段差部Ｄｂの近傍から当該基板１１ｂの電極１１２までの配線、つまり段差部Ｄｂに近接する領域での配線（導電層１２）とが当該段差部Ｄｂに直交して形成される結果、基板１１ｃ，１１ｂの電極１１２の間に配線（導電層１２）が形成される。そして、基板１１ｂ，１１ａの電極１１２の間にも同様に上面導電層１２ａ，側面導電層１２ｂを形成することにより、基板１１ａ〜１１ｃの電極１１２の間に配線（導電層１２）が形成される。
また、回転ずれを含む状態で基板１１が積層されている場合には、上側または下側の基板１１で２回屈曲する配線を形成することとして説明したが、図１６（ａ）に示すように、段差部Ｄに近接する領域で導電層１２が段差延在方向Ｐに直交する限りにおいて、上側及び下側の各基板１１で屈曲する配線を形成することとしても良い。ここで、この図では、各電極１１２間の配線として、直線Ｌ１ｃ〜Ｌ５ｃからなり、上側及び下側の各基板１１において上面視で２回屈曲する配線を図示している。
また、各基板１１が平行ずれの状態で積層されている場合には、２点で屈曲した上面視略Ｚ字状の配線を形成することとして説明したが、段差部Ｄに近接する領域で導電層１２を段差部Ｄに直交して形成する限りにおいて、図１７に示すように、１点で屈曲した配線を電極１１２間に形成することとしても良い。
また、直線状の導電層１２を繋ぎ合わせて配線を形成することとして説明したが、段差部Ｄに近接する領域で導電層１２が当該段差部Ｄに直交する限りにおいて、電極１１２から段差部Ｄの近接領域に至るまでの導電層１２を曲線状としても良い。
また、各基板１１にはアライメントマーク１１６が設けられることとして説明したが、設けられないこととしても良い。この場合には、基板１１全体の撮影画像に基づいて、各基板１１における電極１１２の位置や、辺部１１４（段差部Ｄ）の位置及び角度、段差部Ｄに形成されるべき導電層１２の位置などを算出することとなる。
また、上記以外の点についても、本発明は、上記実施の形態及び変形例に限定されるものではなく、適宜変更可能であるのは勿論である。
基板ユニットの斜視図である。 配線形成装置の全体構成を示す模式図である。 描画部の概略構成を示す模式図である。 プリントヘッドの分解斜視図である。 プリントヘッドの側断面図である。 実施の形態における配線形成方法の概略構成を示すフローチャートである。 実施の形態における配線形成方法の概略構成を示すフローチャートである。 （ａ），（ｂ）は配線形成工程を説明するための模式図であり、（ｃ）は本発明に係る配線形成方法により形成された配線の状態を示す図である。 配線形成工程を説明するための模式図である。 配線形成工程を説明するための模式図である。 平行ずれの場合に形成される配線を示す図である。 回転ずれの場合に形成される配線を示す図である。 変形例における描画部の概略構成を示す模式図である。 変形例における基板ユニットの斜視図である。 基板ユニットの変形例を示す図である。 平行ずれ、かつ回転ずれの場合に形成される配線を示す図である。 平行ずれの場合に形成される配線を示す図である。 平行ずれ、回転ずれの状態を示す図である。 従来の配線形成方法により形成される配線の状態を示す図であり、（ａ），（ｂ）は上面図、（ｃ）は側面図である。
符号の説明
２，２Ａ プリントヘッド
１０，１０Ａ 基板ユニット
１１（１１ａ〜１１ｃ） 基板
１２ 導電層（配線）
１２ａ 上面導電層
１２ｂ 側面導電層
１１２ 電極
２１１ ノズル
Ｉ インク（導電性インク）
Ｒ インク滴（導電性インクのインク滴）
Ｄ（Ｄａ，Ｄｂ） 段差部
Ｐ 段差延在方向（段差部の接線方向）
Ｑ 電極の接続方向

Claims (14)

  1. 導電性材料を含有するインクのインク滴をインクジェット方式のプリントヘッドから、積層された複数の基板へ吐出させて着弾させ、これら基板の上面又は側面にそれぞれ配設された電極を互いに電気的に接続させる配線を形成する配線形成方法であって、
    前記複数の基板として、
    これら基板間での段差部の接線方向と、接続すべき前記電極同士を直線で結んだ接続方向とが、上面視で互いに傾斜するよう積層されたものであって、複数の前記電極がそれぞれ配列されたものを用い、
    前記プリントヘッドとして、
    直線状に配列された複数のノズルを有するものを用い、
    前記基板の上面に上面導電層を、前記基板の側面に側面導電層を形成し、前記上面導電層と前記側面導電層とで前記配線を形成する配線形成工程を備え、
    前記配線形成工程では、
    前記上面導電層及び前記側面導電層のうち、前記段差部に近接する領域の導電層を、当該段差部の接線方向に直交するよう形成し、
    複数の前記配線を前記プリントヘッドで１度に形成することにより、これら複数の配線として、互いに屈曲回数及び屈曲角度の等しいものを形成することを特徴とする配線形成方法。
  2. 導電性材料を含有するインクのインク滴をインクジェット方式のプリントヘッドから、積層された複数の基板へ吐出させて着弾させ、これら基板の上面又は側面にそれぞれ配設された電極を互いに電気的に接続させる配線を形成する配線形成方法であって、
    前記複数の基板として、
    これら基板間での段差部の接線方向と、接続すべき前記電極同士を直線で結んだ接続方向とが、上面視で互いに傾斜するよう積層されたものであって、複数の前記電極がそれぞれ配列されるとともに、上側の基板が下側の基板に対して積層面内で回転した状態で積層され、接続すべき前記電極同士の間隔が回転中心から離れるに従って大きくなるものを用い、
    前記基板の上面に上面導電層を、前記基板の側面に側面導電層を形成し、前記上面導電層と前記側面導電層とで前記配線を形成する配線形成工程を備え、
    前記配線形成工程では、
    前記上面導電層及び前記側面導電層のうち、前記段差部に近接する領域の導電層を、当該段差部の接線方向に直交するよう形成し、
    複数の前記配線として、互いに長さの異なるものを形成することを特徴とする配線形成方法。
  3. 導電性材料を含有するインクのインク滴をインクジェット方式のプリントヘッドから、積層された複数の基板へ吐出させて着弾させ、これら基板の上面又は側面にそれぞれ配設された電極を互いに電気的に接続させる配線を形成する配線形成方法であって、
    前記複数の基板として、
    これら基板間での段差部の接線方向と、接続すべき前記電極同士を直線で結んだ接続方向とが、上面視で互いに傾斜するよう積層されたものであって、複数の前記電極がそれぞれ配列されるとともに、上側の基板が下側の基板に対して積層面内で回転した状態で積層され、接続すべき前記電極同士の間隔が回転中心から離れるに従って大きくなる２つの基板を用い、
    前記プリントヘッドとして、
    直線状に配列された複数のノズルを有するものを用い、
    前記基板の上面に上面導電層を、前記基板の側面に側面導電層を形成し、前記上面導電層と前記側面導電層とで前記配線を形成する配線形成工程を備え、
    前記配線形成工程では、
    前記上面導電層及び前記側面導電層のうち、前記段差部に近接する領域の導電層を、当該段差部の接線方向に直交するよう形成し、
    前記２つの基板を前記プリントヘッドに対向させて支持した状態で、当該プリントヘッドによるインク滴の吐出方向とは垂直な面内で回転可能、かつ当該垂直な面に沿った方向へ移動可能なステージを用い、
    前記プリントヘッドの各ノズルからインク滴を吐出させつつ、前記ステージを移動させることにより、前記上側の基板における前記電極から当該上側の基板における段差部の近傍まで導電層を形成するとともに、前記上側の基板における段差部の近傍から前記段差部を跨いで前記下側の基板の上面まで、当該段差部の直交方向に導電層を形成する第１描画工程と、
    前記第１描画工程の後に、前記ステージを移動させるとともに、前記プリントヘッドのノズル毎に別々のタイミングまでインク滴を吐出させることにより、前記第１描画工程で形成された各導電層の終点から、接続すべき前記電極同士の間隔に応じた長さの導電層を前記下側の基板の上面に形成する第２描画工程と、
    前記第２描画工程の後に、最も前記回転中心から遠い側で接続される前記電極の間で描画されている導電層の終点を中心として、前記吐出方向の垂直面内で前記ステージを回転させることにより、前記下側の基板における複数の前記電極の配列方向を前記複数のノズルの配列方向に平行とする回転工程と、
    前記回転工程の後に、前記ステージを移動させるとともに、前記プリントヘッドのノズル毎に別々のタイミングからインク滴を吐出させることにより、前記第２描画工程で形成された各導電層の終点から、前記下側の基板の前記電極まで、接続すべき前記電極同士の間隔に応じた長さの導電層を形成する第３描画工程とを行うことを特徴とする配線形成方法。
  4. 請求項３記載の配線形成方法において、
    前記上側の基板における前記電極から当該上側の基板における段差部の近傍まで形成される導電層と、前記上側の基板における段差部の近傍から前記段差部を跨いで前記下側の基板の上面まで、当該段差部の直交方向に形成される導電層とが上面視直線状をなすよう、前記第１描画工程を行うことを特徴とする配線形成方法。
  5. 導電性材料を含有するインクのインク滴をインクジェット方式のプリントヘッドから、積層された複数の基板へ吐出させて着弾させ、これら基板の上面又は側面にそれぞれ配設された電極を互いに電気的に接続させる配線を形成する配線形成方法であって、
    前記複数の基板として、
    これら基板間での段差部の接線方向と、接続すべき前記電極同士を直線で結んだ接続方向とが、上面視で互いに傾斜するよう積層されたものであって、複数の前記電極がそれぞれ配列されるとともに、上側の基板が下側の基板に対して積層面内で回転した状態で積層され、接続すべき前記電極同士の間隔が回転中心から離れるに従って大きくなる２つの基板を用い、
    前記プリントヘッドとして、
    直線状に配列された複数のノズルを有するものを用い、
    前記基板の上面に上面導電層を、前記基板の側面に側面導電層を形成し、前記上面導電層と前記側面導電層とで前記配線を形成する配線形成工程を備え、
    前記配線形成工程では、
    前記上面導電層及び前記側面導電層のうち、前記段差部に近接する領域の導電層を、当該段差部の接線方向に直交するよう形成し、
    前記２つの基板を前記プリントヘッドに対向させて支持した状態で、当該プリントヘッドによるインク滴の吐出方向とは垂直な面内で回転可能、かつ当該垂直な面に沿った方向へ移動可能なステージを用い、
    前記ステージを移動させるとともに、前記プリントヘッドのノズル毎に別々のタイミングまでインク滴を吐出させることにより、前記下側の基板の前記電極から、接続すべき前記電極同士の間隔に応じた長さの導電層を形成する第１描画工程と、
    前記第１描画工程の後に、最も前記回転中心から遠い側で接続される前記電極の間で描画されている導電層の終点を中心として、前記吐出方向の垂直面内で前記ステージを回転させることにより、前記上側の基板における複数の前記電極の配列方向を前記複数のノズルの配列方向に平行とする回転工程と、
    前記回転工程の後に、前記ステージを移動させるとともに、前記プリントヘッドのノズル毎に別々のタイミングからインク滴を吐出させることにより、前記第１描画工程で形成された各導電層の終点から、前記上側の基板の前記電極を通る前記段差部の直交方向の各直線上まで、接続すべき前記電極同士の間隔に応じた長さの導電層を前記下側の基板の上面に形成する第２描画工程と、
    前記第２描画工程の後に、前記プリントヘッドの各ノズルからインク滴を吐出させつつ、前記ステージを移動させることにより、前記第２描画工程で形成された各導電層の終点から前記段差部を跨いで前記上側の基板における段差部の近傍まで、当該段差部の直交方向に導電層を形成するとともに、前記上側の基板における段差部の近傍から当該上側の基板における前記電極まで導電層を形成する第３描画工程とを行うことを特徴とする配線形成方法。
  6. 請求項５記載の配線形成方法において、
    前記第２描画工程で形成された各導電層の終点から前記段差部を跨いで前記上側の基板における段差部の近傍まで、当該段差部の直交方向に形成される導電層と、前記上側の基板における段差部の近傍から当該上側の基板における前記電極まで形成される導電層とが上面視直線状をなすよう、前記第３描画工程を行うことを特徴とする配線形成方法。
  7. 導電性材料を含有するインクのインク滴をインクジェット方式のプリントヘッドから、積層された複数の基板へ吐出させて着弾させ、これら基板の上面又は側面にそれぞれ配設された電極を互いに電気的に接続させる配線を形成する配線形成方法であって、
    前記複数の基板として、
    これら基板間での段差部の接線方向と、接続すべき前記電極同士を直線で結んだ接続方向とが、上面視で互いに傾斜するよう積層されたものであって、複数の前記電極がそれぞれ配列されたものを用い、
    前記プリントヘッドとして、
    前記基板内での前記電極の間隔に合わせて直線状に配列された複数のノズルを有するものを用い、
    前記基板の上面に上面導電層を、前記基板の側面に側面導電層を形成し、前記上面導電層と前記側面導電層とで前記配線を形成する配線形成工程を備え、
    この配線形成工程では、
    前記上面導電層及び前記側面導電層のうち、前記段差部に近接する領域の導電層を、当該段差部の接線方向に直交するよう形成することを特徴とする配線形成方法。
  8. 請求項１〜７の何れか一項に記載の配線形成方法において、
    前記配線形成工程の前に、
    前記段差部と、各電極との位置関係を取得する第１の位置取得工程と、
    前記段差部に形成されるべき導電層の位置を取得する第２の位置取得工程と、
    前記第１の位置取得工程及び前記第２の位置取得工程で得られた情報に基づいて、前記配線の経路を決定する経路決定工程とを備えることを特徴とする配線形成方法。
  9. 請求項１〜８の何れか一項に記載の配線形成方法において、
    前記配線として、上面視で２回屈曲して略Ｚ字状をなすものを形成することを特徴とする配線形成方法。
  10. 請求項１〜８の何れか一項に記載の配線形成方法において、
    前記配線として、上面視で３回屈曲して略Ｗ字状または略Ｍ字状をなすものを形成することを特徴とする配線形成方法。
  11. 請求項１〜１０の何れか一項に記載の配線形成方法において、
    前記複数の基板として、
    複数の前記電極がそれぞれ配列されたものを用い、
    前記プリントヘッドとして、
    直線状に配列された複数のノズルを有するものを用い、
    前記配線形成工程では、
    複数の前記配線を前記プリントヘッドで１度に形成することにより、これら複数の配線として、互いに平行なものを形成することを特徴とする配線形成方法。
  12. 請求項１〜１１の何れか一項に記載の配線形成方法において、
    前記配線形成工程では、
    前記段差部の直交方向に上面視で等間隔となるようインク滴を着弾させることにより、導電層を形成することを特徴とする配線形成方法。
  13. 請求項１〜１１の何れか一項に記載の配線形成方法において、
    前記配線形成工程では、
    前記導電層の形成方向に上面視で等間隔となるようインク滴を着弾させることにより、導電層を形成することを特徴とする配線形成方法。
  14. 請求項１〜１３の何れか一項に記載の配線形成方法において、
    前記配線形成工程では、
    前記複数の基板と前記プリントヘッドとの間に電圧を印加して前記インク滴を帯電させるとともに当該インク滴に静電吸引力を作用させて前記インク滴を前記複数の基板に着弾させることを特徴とする配線形成方法。
JP2008221846A 2008-08-29 2008-08-29 配線形成方法 Expired - Fee Related JP5088275B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008221846A JP5088275B2 (ja) 2008-08-29 2008-08-29 配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008221846A JP5088275B2 (ja) 2008-08-29 2008-08-29 配線形成方法

Publications (2)

Publication Number Publication Date
JP2010056417A JP2010056417A (ja) 2010-03-11
JP5088275B2 true JP5088275B2 (ja) 2012-12-05

Family

ID=42071993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008221846A Expired - Fee Related JP5088275B2 (ja) 2008-08-29 2008-08-29 配線形成方法

Country Status (1)

Country Link
JP (1) JP5088275B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294619A (ja) * 2004-04-01 2005-10-20 Seiko Epson Corp 配線形成方法及びその装置
JP3992038B2 (ja) * 2004-11-16 2007-10-17 セイコーエプソン株式会社 電子素子の実装方法、電子装置の製造方法、回路基板、電子機器
JP2006302989A (ja) * 2005-04-18 2006-11-02 Seiko Epson Corp 半導体装置及びその製造方法
JP5025921B2 (ja) * 2005-06-28 2012-09-12 ラピスセミコンダクタ株式会社 半導体装置
JP2009170657A (ja) * 2008-01-16 2009-07-30 Ricoh Co Ltd 配線形成方法及びその形成装置

Also Published As

Publication number Publication date
JP2010056417A (ja) 2010-03-11

Similar Documents

Publication Publication Date Title
TWI313922B (en) Device package structure, device packaging method, droplet ejection head, connector, and semiconductor device
TWI286361B (en) An electronic device package and electronic equipment
US20100140811A1 (en) Semiconductor die interconnect formed by aerosol application of electrically conductive material
JP5529835B2 (ja) 導電性パターン形成方法及び導電性パターン形成システム
US20020151171A1 (en) Semiconductor device and manufacturing method therefor, circuit substrate, and electronic apparatus
TWI527851B (zh) A liquid composition and a resistive film, a resistance element, and a wiring board using the composition
WO2008154255A2 (en) Electrically interconnected stacked die assemblies
JP2000216330A (ja) 積層型半導体装置およびその製造方法
JP5447376B2 (ja) 配線形成方法
US20180063965A1 (en) Matching Inclination of Cavity Sidewall and Medium Supply Device for Manufacturing Component Carrier
JP4961665B2 (ja) 絶縁体インク、印刷配線板及び多層印刷配線板
JP5326449B2 (ja) 配線形成方法
JP5088275B2 (ja) 配線形成方法
WO2010010813A1 (ja) 配線形成方法
TW200849497A (en) Stacked printed devices on a carrier substrate
JP2010182776A (ja) 導電膜パターンおよび導電膜パターンの形成方法
JP5200771B2 (ja) 配線形成方法、半導体装置の製造方法及び配線形成装置
JP6374722B2 (ja) インクジェット用熱硬化性接着剤、半導体装置の製造方法及び電子部品
JP4371041B2 (ja) 半導体チップの実装方法
JP2005268543A (ja) 絶縁層形成用材料及び絶縁層
JP2010232383A (ja) 電子装置及びその製造方法
JP5541017B2 (ja) 絶縁層形成用材料及び絶縁層
JPWO2010035622A1 (ja) 配線形成方法及び配線形成装置
JP2008300892A (ja) 電気回路、その製造方法および電気回路製造装置
JP2011103325A (ja) 絶縁層と配線層の複合層及びそれを用いた回路基板、半導体パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120723

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120814

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120827

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees