JP5326449B2 - 配線形成方法 - Google Patents

配線形成方法 Download PDF

Info

Publication number
JP5326449B2
JP5326449B2 JP2008231707A JP2008231707A JP5326449B2 JP 5326449 B2 JP5326449 B2 JP 5326449B2 JP 2008231707 A JP2008231707 A JP 2008231707A JP 2008231707 A JP2008231707 A JP 2008231707A JP 5326449 B2 JP5326449 B2 JP 5326449B2
Authority
JP
Japan
Prior art keywords
ink
substrate
print head
wiring
substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008231707A
Other languages
English (en)
Other versions
JP2010067732A (ja
Inventor
優 岡村
敬介 元井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Priority to JP2008231707A priority Critical patent/JP5326449B2/ja
Publication of JP2010067732A publication Critical patent/JP2010067732A/ja
Application granted granted Critical
Publication of JP5326449B2 publication Critical patent/JP5326449B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/76—Apparatus for connecting with build-up interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Description

本発明は、配線形成方法に関する。
近年、電子部品の小型化・高集積化の要求に応えて、半導体チップを３次元的に実装する方法の開発が進んでいる。このような方法としては、例えば、積層された複数の半導体チップの電極をワイヤによって電気的に接続するワイヤボンディングによるものが知られている。
ところが、この方法では、ワイヤ自体の長さの制約により半導体チップの外形や電極の位置などが制限されてしまう。また、ワイヤを引き回す領域として、主に高さ方向のスペースを確保する必要が生じてしまう。
そこで、ワイヤボンディングに代えて、インクジェットヘッドから導電性のインク滴を電極間に吐出させて、当該電極を接続する導電層を配線状に形成する方法が提案されている（例えば、特許文献１〜３参照）。この方法によれば、ワイヤによる上記の形状的な制約を取り除くことが可能となる。
特許第３９１８９３６号公報 特許第４０８１６６６号公報 特開２００５−３０２８１３号公報
しかしながら、上記特許文献１〜３に記載の方法では、一般的なオンデマンド型のインクジェットヘッドを用いているためにインク滴の飛翔距離が短く、半導体チップつまりは基板の積層高さが制限されてしまう。
また、階段状に積層された基板の上面に対してインクジェットヘッドを平行に走査させるために、この積層された基板の段差部分における側面など、インク吐出面に対し急峻な角度を有する面に対しては、連続的にインク滴を着弾させて導電層を形成することが難しく、良好な配線を形成することができない。
このような基板の側面に導電層を形成する方法として、インクジェットヘッドと基板との間に電圧を印加してインク滴に静電吸引力を作用させる方法が考えられる。ところが、単純に静電吸引力を作用させた場合、基板周辺には当該基板の形状に倣った等電位面が分布することに加え、基板の上面に配設された電極が、積層された基板の最下面に導通されて周囲より低電位となることから、基板の上面と側面とが繋がる角部に電気力線が集中して、インク滴がこの角部に引き寄せられてしまう。その結果、基板の側面に形成される導電層の厚みや幅が不均一となってしまい、やはり良好な配線を形成することができない。
本発明は、上記事情を鑑みてなされたもので、積層された各基板を電気的に接続する良好な配線を形成しつつ、当該基板の高積層化を達成できる配線形成方法の提供を課題とする。
前記の課題を解決するために、請求項１に記載の発明は、
インクジェット方式のプリントヘッドから、帯電性を有するインクのインク滴を吐出させて複数の基板へ着弾させ、当該複数の基板を連結させる配線を形成する配線形成方法であって、
前記複数の基板として、積層されるとともに、露出面をなす各基板の上面又は側面に電極を有し、各基板の上面と側面とが略直交するものを用い、
前記インクとして導電性材料を含有する導電性インクを用い、前記プリントヘッドと前記複数の基板との間に電圧を印加するとともに、前記プリントヘッドのインク吐出面に露出する前記基板の側面の法線と当該インク吐出面とのなす角度が３０°以上６０°以下となるよう前記複数の基板を傾斜させた状態で、前記複数の基板と当該プリントヘッドとを前記インク吐出面に対し略平行な方向へ相対移動させつつ、当該プリントヘッドから前記導電性インクのインク滴を吐出させて、前記基板間で前記電極を互いに電気的に接続させる導電層を前記露出面に配線状に形成する導電層形成工程を備えることを特徴とする。
請求項２に記載の発明は、請求項１に記載の配線形成方法であって、
前記導電性インクは、電気伝導度が０．１μＳ／ｃｍ以上、かつ比誘電率が１０以上であり、
吐出される前記導電性インクのインク滴は、体積が０．００１ｐｌ以上５ｐｌ以下であることを特徴とする。
請求項３に記載の発明は、請求項１又は２に記載の配線形成方法であって、
前記プリントヘッドと前記複数の基板との間に印加される電圧は、空気の絶縁破壊電圧未満であることを特徴とする。
請求項４に記載の発明は、請求項１〜３のいずれか一項に記載の配線形成方法であって、
前記複数の基板として、端部が階段状をなすよう積層されたものを用い、
前記導電層形成工程では、吐出される前記導電性インクのインク滴は、着弾時の最大直径が階段状部分の各段差の半分以下であることを特徴とする。
請求項５に記載の発明は、請求項１〜４のいずれか一項に記載の配線形成方法であって、
前記導電層形成工程の前に、
前記インクとして絶縁性材料を含有するインクを用い、プリントヘッドと前記複数の基板との間に電圧を印加するとともに、当該プリントヘッドのインク吐出面に露出する前記基板の側面の法線と当該インク吐出面とのなす角度が直角未満となるよう前記複数の基板を傾斜させた状態で、前記複数の基板と当該プリントヘッドとを前記インク吐出面に対し略平行な方向へ相対移動させつつ、当該プリントヘッドから前記絶縁性材料を含有するインクのインク滴を吐出させて、前記基板と前記導電層とを絶縁させるための絶縁層を前記露出面に配線状に形成する絶縁層形成工程を備えることを特徴とする。
請求項６に記載の発明は、請求項５に記載の配線形成方法であって、
前記基板として、上面と側面とが略直交するものを用い、
前記絶縁層形成工程では、前記基板の側面の法線と前記プリントヘッドのインク吐出面とのなす角度が、３０°以上６０°以下であることを特徴とする。
請求項７に記載の発明は、請求項５又は６に記載の配線形成方法であって、
前記絶縁性材料を含有するインクは、電気伝導度が０．１μＳ／ｃｍ以上、かつ比誘電率が１０以上であり、
吐出される前記絶縁性材料を含有するインクのインク滴は、体積が０．００１ｐｌ以上５ｐｌ以下であることを特徴とする。
請求項８に記載の発明は、請求項５〜７のいずれか一項に記載の配線形成方法であって、
前記絶縁層は、前記導電層が形成される部分のみに形成されることを特徴とする。
請求項９に記載の発明は、請求項５〜８のいずれか一項に記載の配線形成方法であって、
前記絶縁層は、単一の絶縁性材料で形成されることを特徴とする。
請求項１０に記載の発明は、請求項５〜９のいずれか一項に記載の配線形成方法であって、
前記絶縁層形成工程の後であって前記導電層形成工程の前に、
前記絶縁層の表面に対し、前記導電性インクの密着性を向上させる表面処理を行う表面処理工程を備えることを特徴とする。
請求項１１に記載の発明は、請求項１〜１０のいずれか一項に記載の配線形成方法であって、
前記基板は半導体チップであることを特徴とする。
請求項１，５に記載の発明によれば、プリントヘッドと複数の基板との間に電圧を印加するとともに、プリントヘッドのインク吐出面と当該インク吐出面に露出する基板の側面とのなす角度が３０°以上６０°以下又は直角未満となるよう複数の基板を傾斜させた状態で、インク滴を吐出させるので、複数の基板を傾斜させない状態に比べ、当該複数の基板とプリントヘッドとの間の等電位面がよりインク吐出面との平行面に近い面状に分布する結果、基板の上面と側面とが繋がる角部への電気力線の集中が緩和される。これにより、基板の側面へ吐出されるインク滴に作用する角部への偏った静電吸引力を緩和しつつ、当該インク滴を基板の側面に連続的に着弾させることができる。したがって、基板の側面に形成される導電層又は絶縁層の厚みや幅が不均一になるのを防止して、良好な配線を形成することができる。
また、インク滴に対し静電吸引力を作用させることにより従来のオンデマンド型のインクジェットヘッドに比べインク滴の飛翔距離を伸ばせるとともに、プリントヘッド（インクジェットヘッド）のインク吐出面に対し複数の基板を傾斜させることにより当該プリントヘッドに干渉しない方向へ基板を積層させることができる。したがって、基板の高積層化を達成することができる。
また、プリントヘッドのインク吐出面を下方へ向ける場合には、複数の基板を傾斜させることにより、基板の側面はより水平に近い状態でインク滴を着弾されるので、着弾したインク滴の垂れを抑制することができる。
請求項２に記載の発明によれば、導電性インクは、電気伝導度が０．１μＳ／ｃｍ以上、かつ比誘電率が１０以上であり、吐出される導電性インクのインク滴は、体積が０．００１ｐｌ以上５ｐｌ以下であるので、インク滴に働く空気抵抗及び慣性力を抑制しつつ、電気力線に沿って基板に着弾するのに十分な静電吸引力を当該インク滴に作用させることができる。したがって、積層された各基板を電気的に接続する一層良好な配線を確実に形成することができる。
請求項３に記載の発明によれば、プリントヘッドと複数の基板との間に印加される電圧は、空気の絶縁破壊電圧未満であるので、電気的な短絡を生じさせることがない。したがって、安定した配線形成を行うことができる。
請求項４に記載の発明によれば、導電層形成工程で吐出されるインク滴は、着弾時の最大直径が階段状部分の各段差の半分以下であるので、この各段差には少なくとも２個以上のインク滴が着弾される。これにより、各段差にインク滴を１個だけ着弾させたときとは異なり、インクが当該段差部分に大きく濡れ広がることを防止することができる。したがって、積層された各基板を電気的に接続する高精細な配線を形成することができる。
請求項７に記載の発明によれば、絶縁性材料を含有するインクは、電気伝導度が０．１μＳ／ｃｍ以上、かつ比誘電率が１０以上であり、吐出される絶縁性材料を含有するインクのインク滴は、体積が０．００１ｐｌ以上５ｐｌ以下であるので、このインク滴に働く空気抵抗及び慣性力を抑制しつつ、電気力線に沿って基板に着弾するのに十分な静電吸引力を当該インク滴に作用させることができる。したがって、積層された各基板に対し、当該基板と導電層とを絶縁する良好な絶縁層を確実に形成することができる。
請求項８に記載の発明によれば、絶縁層は導電層が形成される部分のみに形成されるので、当該絶縁層は絶縁が必要な部分のみに形成される。したがって、効率的に絶縁層を形成することができる。
請求項９に記載の発明によれば、絶縁層は、単一の絶縁性材料で形成されるので、当該絶縁層上に導電層を形成する導電性のインク滴の下地の表面エネルギーが均一になる。したがって、積層された各基板を電気的に接続する高精細な配線を安定して形成することができる。
請求項１０に記載の発明によれば、絶縁層形成工程の後であって導電層形成工程の前に、絶縁層の表面に対し、導電性インクの密着性を向上させる表面処理を行うので、この導電性インクのインク滴の密着性が向上するとともに、当該インク滴の濡れ状態が均一となる。したがって、積層された各基板を電気的に接続する良好な配線を安定して形成することができる。
以下、本発明の実施の形態について、図を参照して説明する。
まず、本実施の形態に係るインクジェット装置１の全体構成について、図１，２を参照して説明する。
図１は、インクジェット装置１の全体構成を示す模式図であり、図２は、後述する基板ユニット１０の斜視図である。
図１に示すように、インクジェット装置１は、帯電性を有するインクＩのインク滴Ｒを吐出するノズル２１１が形成されたプリントヘッド２と、プリントヘッド２のノズル２１１に対向する対向面を有するとともに、インク滴Ｒの着弾を受ける基板ユニット１０を基板支持部材３０を介して当該対向面で支持する対向電極３と、プリントヘッド２を駆動させてノズル２１１からインク滴Ｒを吐出させる制御手段４とを備えている。このインクジェット装置１は、導電性を有するインク滴Ｒを基板ユニット１０に着弾させて、当該基板ユニット１０の配線形成を行うものである。
対向電極３は、基板支持部材３０を介して基板ユニット１０を支持する平板状のものであり、プリントヘッド２のインク吐出面２１１ｃに平行に所定距離だけ離間されて配置されている。対向電極３とプリントヘッド２との離間距離は、０．１〜５．０ｍｍ程度の範囲内で適宜設定される。また、対向電極３は接地されており、常時接地電位に維持されている。そのため、後述するように、帯電したインク滴Ｒが基板ユニット１０に着弾すると、対向電極３はその電荷を接地により逃がすようになっている。なお、対向電極３には、基板支持部材３０を位置決めして固定するための図示しない位置決め手段及び真空チャッキング手段が設けられている。また、対向電極３は、基板支持部材３０を載置する面に平行な移動が可能になっている。
対向電極３に載置される基板支持部材３０は、基板ユニット１０を傾斜させて支持するためのアルミニウム製の台である。この基板支持部材３０の上部には、傾いたＬ字状の切欠きが設けられ、この切欠きにより上方に露出する２つの傾斜面３０ａ，３０ｂが形成されている。これら傾斜面３０ａ，３０ｂは、互いに略直交するとともに、このうちの傾斜面３０ａがプリントヘッド２のインク吐出面２１１ｃに対し直角未満の所定範囲の角度をなすよう形成されている。また、基板支持部材３０は、図示はしないが、基板ユニット１０を位置決めして固定できるように構成されている。なお、基板支持部材３０の材質はアルミニウムに限定されず、プリントヘッド２と対向電極３との間に形成される後述の静電界を干渉しないもの（例えば、非誘電体）であればよい。
制御手段４は、図示しないＣＰＵやＲＯＭ、ＲＡＭ等から構成されたコンピュータであり、プリントヘッド２に静電電圧を印加する静電電圧電源４１、及び後述するプリントヘッド２の圧電素子２３と接続されている。この制御手段４は、静電電圧電源４１を制御してプリントヘッド２に静電電圧を印加することにより、プリントヘッド２のノズルプレート２１と対向電極３との間に静電界を生じさせるとともに、圧電素子２３の変形を制御してノズル２１１からインク滴Ｒを吐出させるように構成されている。また、制御手段４は、プリントヘッド２の走査を制御可能になっている。なお、静電電圧電源４１が印加する電圧は直流であるが、交流であってもよい。また、静電電圧電源４１を対向電極３に接続して当該対向電極３に電圧を印加し、プリントヘッド２を接地してもよい。また、制御手段４は、プリントヘッド２を固定した状態で、対向電極３のステージ（基板支持部材３０を載置する面）を走査制御するように構成してもよい。
インクＩは、金属ナノ粒子が分散されることにより導電性及び帯電性を有するインクである。この金属ナノ粒子としては、例えば、銀、金、銅、パラジウム、白金、ニッケル、ロジウム、錫、インジウム、又はこれらの合金が挙げられる。
このような金属ナノ粒子の製造方法としては、大きく二つに分類される。一つは物理法で、もう一つは化学法である。物理法は、一般にバルク金属を粉砕してナノ粒子を製造する方法であり、化学法は、金属原子を発生させてその凝集を制御してナノ粒子を製造する方法である。
化学法は、液中で行われる湿式法と、空気中もしくは減圧雰囲気中で行われる乾式法に大別される。湿式法としてよく知られている化学還元法は、金属イオン溶液に還元剤を添加するか、或いは還元剤を含む金属塩溶液を加熱することで金属イオンを還元し、ナノ粒子を生成する手法である。このようなナノ粒子が分散されたインクとしては、例えば、特許第３９３３１３８号公報に開示のものを用いることができる。乾式法としては、ガス中蒸発法が知られている。ガス中蒸発法は、不活性ガス中で金属を蒸発させ、ガスとの衝突により冷却凝集させてナノ粒子を生成する方法である。乾式法の方が湿式法よりも粒径を小さくできることが知られており、乾式法では数ｎｍ程度の粒径のナノ粒子も生成可能である。
本実施の形態で用いるインクＩ中の金属ナノ粒子の粒径は、１〜１００ｎｍであり、好ましくは１〜５０ｎｍである。粒径が１ｎｍ未満の金属ナノ粒子を用いてもよいが、このような粒子は製造が極めて困難であり、実用的でない。また、粒径が１００ｎｍを超える金属ナノ粒子を用いると、ノズル２１１に詰まる恐れがある。
インクＩ中に分散している金属ナノ粒子の濃度は、インクＩを乾燥させて形成される後述の導電層１２の抵抗値が電極１１２の抵抗値により近い値となるよう、高濃度であることが好ましい。具体的には、１０ｗｔ％以上が好ましく、２０ｗｔ％以上がより好ましい。但し、この金属ナノ粒子の濃度は、最大で８０ｗｔ％程度にすることが可能である。
インクＩのうち金属ナノ粒子を分散させる溶媒としては、水や水溶性有機溶媒が用いられる。このような、いわゆる水系インクは、無極性溶媒を用いた油系インクに比べ、電気伝導度に優れている。また、この溶媒は、インクＩの粘度が容易に上昇したり、乾燥したりしないために、蒸気圧が低く、沸点が高いことが好ましい。溶媒の沸点としては、１５０℃以上が好ましく、２００℃以上がより好ましい。含水率は、乾燥性の点から４０ｗｔ％以下が好ましい。
インクＩの粘度は、吐出温度において、２ｍＰａ・ｓ以上、１０ｍＰａ・ｓ以下が吐出安定性の観点から好ましく、３ｍＰａ・ｓ以上、６．５ｍＰａ・ｓ以下がより好ましい。吐出温度については、２０〜６０℃が好ましく、２５〜５０℃がより好ましい。２５℃未満であると冷却の必要が生じる場合があり、５０℃を超えるとプリントヘッド２及びインクＩの流路部材等に負担がかかる恐れがあるためである。
インクＩの表面張力は、２０ｍＮ／ｍ以上、５０ｍＮ／ｍ以下が好ましい。更には、吐出安定性の観点から、２５ｍＮ／ｍ以上、４５ｍＮ／ｍ以下がより好ましい。
インクＩの電気伝導度は、静電吸引力を作用させるために、２５℃において０．１μＳ／ｃｍ以上、２０００μＳ／ｃｍ以下が好ましいが、高精細描画の観点から、１μＳ／ｃｍ以上、１０００μＳ／ｃｍ以下がより好ましい。
インクＩの比誘電率は、１０以上であることが好ましい。
基板ユニット１０は、図２（ａ）に示すように、端部が階段状をなすよう複数の基板１１を積層したものであり、本実施の形態では３段に積層したものである。基板１１は、上面１１ａと側面１１ｂとが略垂直に形成され、上面１１ａと下面１１ｃとが略平行に形成されている。この基板１１は、特に限定はされないが、シリコン製の半導体チップであり、半導体ウエハであってもよい。基板１１には、複数の集積回路（例えばトランジスタやメモリを有する回路）１１１及び複数の電極（例えばパッド）１１２が実装されている。
また、基板１１には、少なくとも１層の絶縁膜（図示せず）が形成されている。この絶縁膜は、パッシベーション膜と呼ばれ、例えば、ＳｉＯ２、ＳｉＮ、ポリイミド樹脂などで形成することができる。但し、絶縁膜は、電極１１２の少なくとも一部を露出させている。
電極１１２は、階段状部分において露出している各基板１１の上面１１ａに設けられており、本実施の形態においては各基板１１に同数配設されている。各電極１１２は、集積回路１１１に電気的に接続されている。また、電極１１２は、アルミニウム系又は銅系の金属で形成されており、特に限定はされないが、その表面の形状が矩形となっている。なお、電極１１２は、基板１０中を通じる図示しない導線により、基板ユニット１０の下面と導通されている。
この電極１１２は、導電層１２によって、基板１１間で対応する他の電極１１２と互いに電気的に接続されている。導電層１２は、基板１１の上面１１ａ上に形成された上面導電層１２ａと、基板１１の側面１１ｂ上に形成された側面導電層１２ｂとから形成されている。この導電層１２は、後述する方法により、プリントヘッド２から吐出されたインクＩのインク滴Ｒを乾燥させ、さらにインクＩ中に含有される金属ナノ粒子を焼結させて形成される。
なお、基板ユニット１０は、図２（ｂ）に示すように、階段状の段差部分にテーパー状の絶縁部材１３を設けてもよいし、図２（ｃ）に示すように、各基板１１の外周を一致させて積層してもよい。但し、前者の場合には、プリントヘッド２のインク吐出面２１１ｃと絶縁部材１３のテーパー面１３ａとが上述の所定範囲の角度をなすよう基板支持部材３０の傾斜面３０ａ，３０ｂが形成され、このテーパー面１３ａ上に側面導電層１２ｂが形成される。また、後者の場合には、最上段以外の基板１１の各電極１１２は、当該基板１１の露出した側面１１ｂに設けられる。
また、基板ユニット１０には、図３（ａ）に示すように、階段状部分が形成された端部側において、各基板１１の上面１１ａと側面１１ｂとが繋がる角部に、ステップ状の切欠き１１ｄを設けるのが好ましく、図３（ｂ）に示すように、当該角部に面取り１１ｅを設けるのが更に好ましい。これら切欠き１１ｄ及び面取り１１ｅは、それぞれステップカット及びベベルカットと呼ばれるカット方法によって形成される。基板ユニット１０に切欠き１１ｄ又は面取り１１ｅを設けることで、後述するように、一層良好な側面導電層１２ｂを形成することができる。但し、側面導電層１２ｂが形成されない最下段の基板１１には、切欠き１１ｄ又は面取り１１ｅを設けなくともよい。
続いて、プリントヘッド２の構成の詳細について、図４，５を参照して説明する。
図４は、プリントヘッド２の分解斜視図であり、図５は、プリントヘッド２の側断面図である。
図４に示すように、プリントヘッド２は、ノズルプレート２１、ボディプレート２２及び圧電素子２３を有している。ノズルプレート２１は１５０〜３００μｍ程度の厚みを有したシリコン基板又は酸化シリコン基板である。ノズルプレート２１には複数のノズル２１１が形成されており、これら複数のノズル２１１が１列に配列されている。
ボディプレート２２は２００〜５００μｍ程度の厚みを有したシリコン基板である。ボディプレート２２にはインク供給口２２１、インク貯留室２２２、複数のインク供給路２２３及び複数の圧力室２２４が形成されている。インク供給口２２１は直径が４００〜１５００μｍ程度の円形状の貫通孔である。インク貯留室２２２は幅が４００〜１０００μｍ程度で深さが５０〜２００μｍ程度の溝である。インク供給路２２３は幅が５０〜１５０μｍ程度で深さが３０〜１５０μｍ程度の溝である。圧力室２２４は幅が１５０〜３５０μｍ程度で深さが５０〜２００μｍ程度の溝である。
ノズルプレート２１とボディプレート２２とは互いに接合されるようになっており、接合した状態ではノズルプレート２１のノズル２１１とボディプレート２２の圧力室２２４とが１対１で対応するようになっている。
ノズルプレート２１とボディプレート２２とが接合された状態でインク供給口２２１にインクが供給されると、当該インクはインク貯留室２２２に一時的に貯留され、その後にインク貯留室２２２から各インク供給路２２３を通じて各圧力室２２４に供給されるようになっている。
圧電素子２３はボディプレート２２の圧力室２２４に対応した位置に接着されるようになっている。圧電素子２３はＰＺＴ（lead zirconium titanate）からなるアクチュエータであり、電圧の印加を受けると変形して圧力室２２４の内部のインクをノズル２１１から吐出させるようになっている。
なお、図４では図示しないが、ノズルプレート２１とボディプレート２２と間には硼珪酸ガラスプレート２４（図５参照）が介在している。
図５に示す通り、１つの圧電素子２３に対応してノズル２１１と圧力室２２４とが１つずつ構成されている。
ノズルプレート２１においてノズル２１１には段が形成されており、ノズル２１１は下段部２１１ａと上段部２１１ｂとで構成されている。下段部２１１ａと上段部２１１ｂとは共に円筒形状を呈しており、下段部２１１ａの直径Ｓ１（図５中左右方向の距離）が上段部２１１ｂの直径Ｓ２（図５中左右方向の距離）より小さくなっている。
ノズル２１１の下段部２１１ａは上段部２１１ｂから流通してきたインクを直接的に吐出する部位である。下段部２１１ａは直径Ｓ１が１〜１０μｍで、長さＨ（図５中上下方向の距離）が１．０〜５．０μｍとなっている。下段部２１１ａの長さＨを１．０〜５．０μｍの範囲に限定するのは、インクの着弾精度を飛躍的に向上させることができるからである。
他方、ノズル２１１の上段部２１１ｂは圧力室２２４から流通してきたインクを下段部２１１ａに流通させる部位であり、その直径Ｓ２が１０〜６０μｍとなっている。上段部２１１ｂの直径Ｓ２の下限を１０μｍ以上に限定するのは、１０μｍを下回ると、ノズル２１１全体（下段部２１１ａと上段部２１１ｂ）の流路抵抗に対し上段部２１１ｂの流路抵抗が無視できない値となり、インクの吐出効率が低下するからである。
逆に、上段部２１１ｂの直径Ｓ２の上限を６０μｍ以下に限定するのは、上段部２１１ｂの直径Ｓ２が大きくなるほど、インクの吐出部位としての下段部２１１ａが薄弱化して（下段部２１１ａが面積増大して機械的強度が小さくなる。）、インクの吐出時に変形し易くなり、その結果インクの着弾精度が低下するからである。すなわち、上段部２１１ｂの直径Ｓ２の上限が６０μｍを上回ると、インクの吐出に伴い下段部２１１ａの変形が非常に大きくなり、着弾精度を規定値（所望の吐出方向に対して±０．５°）以内に抑えることができなくなる可能性があるからである。
ノズルプレート２１とボディプレート２２との間には数百μｍ程度の厚みを有した硼珪酸ガラスプレート２４が設けられており、硼珪酸ガラスプレート２４にはノズル２１１と圧力室２２４とを連通させる開口部２４ａが形成されている。開口部２４ａは、圧力室２２４とノズル２１１の上段部２１１ｂとに通じる貫通孔であり、圧力室２２４からノズル２１１に向けてインクを流通させる流路として機能する部位である。圧力室２２４は、圧電素子２３の変形を受けて当該圧力室２２４の内部のインクに圧力を与える部位である。
以上の構成を具備するプリントヘッド２では、圧電素子２３が変形すると、圧力室２２４の内部のインクに圧力を与え、当該インクは圧力室２２４から硼珪酸ガラスプレート２４の開口部２４ａを流通してノズル２１１に至り、最終的にノズル２１１の下段部２１１ａから吐出されるようになっている。
また、プリントヘッド２は、図示しない機構により、インク吐出面２１１ｃに平行な方向（図１のＸ方向）へ走査可能なよう装置本体に設けられている。
続いて、基板ユニット１０に導電層１２を形成する配線形成方法について、図６，７を参照して説明する。
図６は、導電層１２が形成される様子を説明するための図であり、図７は、インク滴Ｒが基板ユニット１０の段差部分に着弾される様子を説明するための図である。
まず、導電層形成工程を行う。
この工程では、プリントヘッド２から各基板１１の上面１１ａ及び側面１１ｂへインク滴Ｒを着弾させて、上面導電層１２ａ及び側面導電層１２ｂを形成する。
最初に、基板ユニット１０が載置された基板支持部材３０を対向電極３に位置決めして真空チャックする。このとき、基板ユニット１０は、最下段の基板１１の下面１１ｃを基板支持部材３０の傾斜面３０ａに当接させ、階段状をなす一方の端部がインク吐出面２１１ｃに露出するよう他方の端部側の側面を傾斜面３０ｂに当接させて、基板支持部材３０に載置して固定される（図１参照）。これにより、基板ユニット１０は、各基板１１の側面１１ｂの法線とプリントヘッド２のインク吐出面２１１ｃとのなす角度θが直角未満の所定範囲の角度となるよう傾斜して位置決めされる。
そして、制御手段４により静電電圧電源４１を制御してプリントヘッド２に静電電圧を印加することにより、ノズルプレート２１と対向電極３との間に静電界を生じさせる。このとき、プリントヘッド２と基板１１との間に生じる電位差が、空気の絶縁破壊電圧（約３ｋＶ／ｍｍ）未満となるよう注意する。
この静電界内において、プリントヘッド２と基板ユニット１０との間には、基板１１がシリコン（誘電体）であることにより、図６に示すように、基板ユニット１０の形状に倣った等電位面が形成される。このうち、基板ユニット１０の階段状部分の周囲に形成される等電位面は、プリントヘッド２のインク吐出面２１１ｃに対し基板ユニット１０を傾斜させることにより、基板ユニット１０を傾斜させない状態に比べて、この階段状部分における各基板１１の上面１１ａ及び側面１１ｂとインク吐出面２１１ｃとの距離のばらつきが小さくなる結果、よりインク吐出面２１１ｃとの平行面に近い面状に分布する。
この状態で、プリントヘッド２を最上段の基板１１の電極１１２上方から、基板ユニット１０の階段状部分へ向かう方向（図の右方向）へ走査させながら、ノズル２１１から最上段の基板１１の上面１１ａに向けてインク滴Ｒを吐出させる。すると、ノズルプレート２１と対向電極３との間の静電界により、プリントヘッド２から基板ユニット１０へ向かう電気力線が形成され、静電吸引力を受けたインク滴Ｒはこの電気力線に沿った方向へ飛翔し基板１１の上面１１ａに着弾する。
このとき、プリントヘッド２の走査速度とインク滴Ｒの吐出周波数とは、初弾が最上段の基板１１の電極１１２に着弾するとともに、連続して着弾するインク滴Ｒが重なって連なるよう、それぞれ適切な一定の値に設定されている。また、吐出されるインク滴Ｒは、体積が０．００１ｐｌ以上５ｐｌ以下であることが好ましい。これにより、インク滴Ｒに働く空気抵抗及び慣性力を抑制することができる。なお、インク滴Ｒの着弾時の直径は、インクＩの物性や、着弾する基板１１の表面エネルギー或いは表面状態等にもよるが、インクＩを吸収しない基板１１に着弾した場合には、飛翔時の直径の約１．５〜４．０倍となる。
最上段の基板１１の上面１１ａに対してインク滴Ｒの着弾が完了、つまり電極１１２から上面１１ａと側面１１ｂとが繋がる角部Ｃ1までの上面導電層１２ａが形成され終わると、そのまま連続して、当該基板１１の側面１１ｂに対するインク滴Ｒの吐出・着弾が行われる。
ここで、基板ユニット１０の階段状部分の周囲には、上述したように、基板ユニット１０を傾斜させない状態に比べて、よりインク吐出面２１１ｃとの平行面に近い等電位面が形成されている。したがって、この等電位面に直交する電気力線は、基板ユニット１０を傾斜させない状態に比べて、より鉛直下方向きに形成される。つまり、基板ユニット１０を傾斜させることにより、基板ユニット１０を傾斜させない状態に比べて角部Ｃ1への集中が緩和された電気力線が形成される。こうして、基板１１の側面１１ｂへ吐出されるインク滴Ｒは、この電気力線に沿った方向へ飛翔する結果、角部Ｃ1への偏った静電吸引力を緩和されつつ、基板１１の側面１１ｂに連続的に着弾される。
なお、基板ユニット１０として、図３（ａ），（ｂ）に示したような切欠き１１ｄや面取り１１ｅが形成されたものを用いることで、角部Ｃ1への偏った静電吸引力を更に緩和することができる。
また、基板１１の側面１１ｂに吐出されるインク滴Ｒは、図７（ａ）に示すように、着弾時の最大直径が階段状部分の各段差の半分以下であることが好ましい。もし、図７（ｂ）に示すように、段差部分に１個のインク滴Ｒだけを着弾させると、このインク滴Ｒは段差部分に大きく濡れ広がってしまう。そこで、最大直径が階段状部分の各段差の半分以下となるようインク滴Ｒを吐出することで、この各段差には少なくとも２個以上のインク滴Ｒが着弾され、インクが当該段差部分に大きく濡れ広がることを防止できる。
最上段の基板１１の側面１１ｂに対してインク滴Ｒの着弾が完了、つまり角部Ｃ1から当該基板１１の側面１１ｂの下面側の角部Ｃ2までの側面導電層１２ｂが形成され終わると、そのまま連側して、中段の基板１１の上面１１ａ及び側面１１ｂと、最下段の基板１１の上面１１ａとに対して順次インク滴Ｒが着弾される。これらは、最上段の基板１１の上面１１ａ又は側面１１ｂに対すると同様に行われる。
そして、最下段の基板１１の電極１１２の所定の位置までインク滴Ｒを着弾させたところで、プリントヘッド２はインク滴Ｒの吐出と走査とを停止する。こうして各基板１１の上面１１ａ及び側面１１ｂに上面導電層１２ａ及び側面導電層１２ｂが形成され、導電層形成工程が完了する。
次に、導電層１２の焼成を行う。
焼成方法としては、乾燥機やホットプレートでの焼結などが挙げられる。本実施の形態では、インクＩの濡れ性を制御し、着弾性を向上させるために、基板１１に下引き剤（シランカップリング剤やチタンカップリング剤）の塗布を行っている。そのため、各種カップリング剤の耐熱性が確保できる条件での焼結が好ましい。
この焼結は、１００〜１５０℃で１０〜３０分の予備乾燥後、１５０〜２００℃で６０〜１８０分の本焼結を行うことが好ましい。予備乾燥を行わないと、融着した金属内に溶媒が残留し、抵抗値が上昇する恐れがある。予備乾燥の温度が１００℃以下では溶媒の蒸発がほとんど起こらず、効果が生じない恐れがあり、１５０℃以上では金属ナノ粒子の融着が始まる恐れがある。本焼結の温度が１５０℃以下では金属ナノ粒子の融着が起こらず、抵抗値が高くなる恐れがあり、２００℃以上では下引き剤が劣化して融着金属と混合し、抵抗値が高くなる恐れがある。本焼結にはホットプレートを用いるのが好ましい。ホットプレートを用いると、インクＩに直接熱が伝わり、金属ナノ粒子の融着が進みやすくなるためである。
上記の焼成でインク滴Ｒの溶媒が蒸発されることにより、導電層１２が基板ユニット１０に固定される。
以上のように、本実施の形態における配線形成方法によれば、基板１１の側面１１ｂへ吐出されるインク滴Ｒに作用する角部Ｃ1への偏った静電吸引力を緩和しつつ、当該インク滴Ｒを基板１１の側面１１ｂに連続的に着弾させることができるので、基板１１の側面１１ｂに形成される側面導電層１２ｂの厚みや幅が不均一になるのを防止して、良好な配線を形成することができる。
また、インク滴Ｒに対し静電吸引力を作用させることにより従来のオンデマンド型のインクジェットヘッドに比べインク滴Ｒの飛翔距離を伸ばせるとともに、プリントヘッド２のインク吐出面２１１ｃに対し基板ユニット１０を傾斜させることにより当該プリントヘッド２に干渉しない方向へ基板１１を積層させることができる。したがって、基板１１の高積層化を達成することができる。
また、基板ユニット１０を傾斜させることにより、基板１１の側面１１ｂはより水平に近い状態でインク滴Ｒを着弾されるので、着弾したインク滴Ｒの垂れを抑制することができる。
また、インクＩは、電気伝導度が０．１μＳ／ｃｍ以上、かつ比誘電率が１０以上であり、吐出されるインク滴Ｒは、体積が０．００１ｐｌ以上５ｐｌ以下であるので、インク滴Ｒに働く空気抵抗及び慣性力を抑制しつつ、電気力線に沿って基板１１に着弾するのに十分な静電吸引力を当該インク滴Ｒに作用させることができる。したがって、積層された各基板１１を電気的に接続する一層良好な配線を確実に形成することができる。
また、プリントヘッド２と基板１１との間に生じる電位差は、空気の絶縁破壊電圧未満であるので、電気的な短絡を生じさせることがない。したがって、安定した配線形成を行うことができる。
また、基板ユニット１０の階段状部分の各段差には、少なくとも２個以上のインク滴Ｒが着弾されて、インクＩが当該段差部分に大きく濡れ広がることを防止できるので、積層された各基板１１を電気的に接続する高精細な配線を形成することができる。
［変形例］
続いて、上記実施の形態に係るインクジェット装置１の変形例としてのインクジェット装置１Ａについて、図８，９を参照して説明する。なお、上記実施の形態と同様の構成要素には同一の符号を付し、その説明を省略する。
図８は、インクジェット装置１Ａの全体構成を示す模式図であり、図９は、後述する基板ユニット１０Ａの斜視図である。
図８（ａ）に示すように、インクジェット装置１Ａは、上記実施の形態におけるインクジェット装置１の構成に加えて、絶縁層形成用のプリントヘッド２Ａ、プリントヘッド２Ａに静電電圧を印加する静電電圧電源４１Ａ、後述の絶縁層１４を乾燥させるための乾燥装置５１、及び導電層１２を乾燥させるための乾燥装置５２を備え、上記実施の形態における基板ユニット１０に代えて、基板ユニット１０Ａに対して配線形成を行う。
プリントヘッド２Ａは、上記実施の形態におけるプリントヘッド２と同様に構成されている。但し、プリントヘッド２Ａは、導電性材料を含有するインクＩに代えて、絶縁性材料を含有するインクＩnを、そのノズル２１１からインク滴Ｒnとして吐出するようになっている。このプリントヘッド２Ａは、基板ユニット１０Ａの各基板１１の上面１１ａ及び側面１１ｂに、基板１１と導電層１２とを絶縁させるための絶縁層１４を形成するものである（図９参照）。また、プリントヘッド２とプリントヘッド２Ａとは、互いのインク吐出面２１１ｃが略平行となるよう配設されている。
インクＩnは、絶縁性材料として単一の樹脂組成物を溶解している。このような樹脂組成物としては、電気絶縁性を示す材料を含有するものであればよく、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、シリコーン変性ポリアミドイミド樹脂、ポリエステル樹脂、シアネートエステル樹脂、ＢＴレジン、アクリル樹脂、メタクリル樹脂、メラミン樹脂、ウレタン樹脂、アルキッド樹脂等を構成する、モノマー、オリゴマー及びポリマー等を含む組成物が挙げられる。これらは１種を単独で、又は２種以上を併用することができる。また、上記樹脂組成物は熱硬化性樹脂を含有することが好ましい。熱硬化性樹脂を含有するインクＩnの硬化物からなる絶縁層１４は、耐熱性や絶縁信頼性、接続信頼性に優れている。
本実施の形態の変形例においては、上記樹脂組成物が、上記した樹脂のうちエポキシ樹脂を含有することが特に好ましい。エポキシ樹脂を用いることで、導電層１２に対する接着性を向上させることができる。
エポキシ樹脂としては、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、ビフェノール型エポキシ樹脂、脂環式エポキシ樹脂、脂肪族鎖状エポキシ樹脂、グリシジルエステル型エポキシ樹脂、フェノール化合物とアルデヒド化合物とを縮合反応させて得られるグリシジルエーテル化物等が挙げられる。これらは２種以上を組み合わせて含有させることもできる。更に、本実施の形態の変形例においては、上記樹脂組成物が上記エポキシ樹脂とエポキシ樹脂を硬化する硬化剤とを含有することが好ましい。
硬化剤としては、例えば、ジエチレントリアミン、トリエチレンテトラミン、メタキシレンジアミン、ジアミノジフェニルメタン、ジアミノジフェニルスルホン、ｍ−フェニレンジアミン、ジシアンジアミド等のアミン族；無水フタル酸、テトラヒドロ無水フタル酸、ヘキサヒドロ無水フタル酸、メチルテトラヒドロ無水フタル酸、メチルヘキサヒドロ無水フタル酸、無水メチルナジック酸、無水ピロメリット酸、無水トリメット酸などの酸無水物類；イミダゾール、２−エチルイミダゾール、２−エチル−４−メチルイミダゾール、２−フェニルイミダゾール、２−ウンデシルイミダゾール、１−ベンジル−２−メチルイミダゾール、２−ヘプタデシルイミダゾール、４，５−ジフェニルイミダゾール、２−メチルイミダゾリン、２−フェニルイミダゾリン、２−ウンデシルイミダゾリン、２−ヘプタデシルイミダゾリン、２−イソプロピルイミダゾール、２，４−ジメチルイミダゾール、２−フェニル−４−メチルイミダゾール、２−エチルイミダゾリン、２−イソプロピルイミダゾリン、２，４−ジメチルイミダゾリン、２−フェニル−４−メチルイミダゾリン等のイミダゾール類；イミノ基がアクリロニトリル、フェニレンジイソシアネート、トルイジンイソシアネート、ナフタレンジイソシアネート、メチレンビスフェニルイソシアネート、メラミンアクリレート等でマスクされたイミダゾール類；ビスフェノールＦ、ビスフェノールＡ、ビスフェノールＳ等のフェノール化合物；フェノール化合物とアルデヒド化合物との縮合物が挙げられる。なお、これらの硬化剤は、１種を単独で、又は２種以上を組み合わせて含有させてもよい。また、樹脂組成物中には、上述したような成分のほか、所望とする性状に合わせて硬化促進剤、カップリング剤、酸化防止剤、充填剤等を含有させることもできる。
インクＩnの溶媒としては、上記樹脂組成物の成分を分散又は溶解するものであればよく、例えば、γ−ブチロラクトン、シクロヘキサノン等が挙げられる。
インクＩnの粘度は、吐出温度において２０ｍＰａ・ｓ以下であることが好ましく、２〜８ｍＰａ・ｓがより好ましい。２ｍＰａ・ｓより低粘度であるとインクＩnの濃度が薄くなり硬化に時間が掛かる場合がある。また、８ｍＰａ・ｓ以上になると吐出不良を起こす場合がある。吐出温度については、インクＩと同様に、２０〜６０℃が好ましく、２５〜５０℃がより好ましい。
インクＩnの表面張力は、２０ｍＮ／ｍ以上が好ましく、２５〜４５ｍＮ／ｍがより好ましい。２５ｍＮ／ｍ未満では、吐出される際に濡れ広がり吐出されにくくなる場合があり、４５ｍＮ／ｍを超えるとインクＩnが充填されにくくなる為である。
インクＩnの電気伝導度は、静電吸引力を作用させるために、２５℃において０．１μＳ／ｃｍ以上が好ましいが、高精細描画の観点から、１μＳ／ｃｍ以上がより好ましい。
インクＩnの比誘電率は、１０以上であることが好ましい。
静電電圧電源４１Ａは、上記実施の形態における静電電圧電源４１と同様に構成されている。但し、プリントヘッド２に代えて、プリントヘッド２Ａに静電電圧を印加するようになっている。
乾燥装置５１及び乾燥装置５２は、いずれも対向電極３の上方に設けられ、制御手段４に接続されている。これら乾燥装置５１及び乾燥装置５２は、制御手段４からの制御により下方へ向けて熱風を吐出可能になっており、この熱風により絶縁層１４及び導電層１２をそれぞれ乾燥させるものである。
基板ユニット１０Ａは、図９に示すように、上記実施の形態における基板ユニット１０の構成に加え、後述する方法により、基板１１と導電層１２とを絶縁させるための絶縁層１４が形成されている。この絶縁層１４は、基板１１の上面１１ａ上に形成された上面絶縁層１４ａと、基板１１の側面１１ｂ上に形成された側面絶縁層１４ｂとから形成されている。また、図示は省略するが、少なくとも階段状部分の各基板１１の側面には、絶縁膜が形成されていない。
続いて、基板ユニット１０Ａに導電層１２及び絶縁層１４を形成する配線形成方法について説明する。
まず、プリントヘッド２Ａから各基板１１の上面１１ａ及び側面１１ｂへインク滴Ｒnを着弾させて、上面絶縁層１４ａ及び側面絶縁層１４ｂを形成する絶縁層形成工程を行う。
この絶縁層形成工程は、上述した導電層形成工程と同様に行われる。つまり、基板ユニット１０Ａを基板支持部材３０に載置することでプリントヘッド２Ａのインク吐出面２１１ｃに対し傾斜させ、プリントヘッド２Ａのノズルプレート２１と対向電極３との間に静電界を生じさせた状態で、プリントヘッド２Ａを走査させながらインク滴Ｒnの吐出が行われる。そして、最上段の基板１１の電極１１２から最下段の基板１１の電極１１２まで、各基板１１の上面１１ａ及び側面１１ｂに順次インク滴Ｒnが着弾され、上面絶縁層１４ａ及び側面絶縁層１４ｂが形成される。
ここで、側面絶縁層１４ｂが形成されるときには、導電層形成工程におけると同様に、基板ユニット１０Ａを傾斜させない状態に比べて角部Ｃ1への集中が緩和された電気力線が形成される結果、インク滴Ｒnは、角部Ｃ1への偏った静電吸引力を緩和されつつ、基板１１の側面１１ｂに連続的に着弾される。
また、吐出されるインク滴Ｒnは、体積が０．００１ｐｌ以上５ｐｌ以下であることが好ましい。これにより、インク滴Ｒnに働く空気抵抗及び慣性力を抑制することができる。
また、絶縁層１４は導電層１２が形成される部分のみに形成されることが好ましい。より詳細には、上面絶縁層１４ａは上面導電層１２ａが形成される部分のみに形成され、側面絶縁層１４ｂは側面導電層１２ｂが形成される部分のみに形成されることが好ましい。こうすることで、これら上面絶縁層１４ａ及び側面絶縁層１４ｂは絶縁が必要な部分のみに形成されるので、当該上面絶縁層１４ａ及び側面絶縁層１４ｂを効率的に形成することができる。
次に、絶縁層１４の焼成を行う。
この工程では、まず、対向電極３を移動させることにより基板ユニット１０Ａを乾燥装置５１の下方に位置させる。そして、制御手段４からの制御により乾燥装置５１から下方へ向けて熱風を吐出させ、基板ユニット１０Ａの絶縁層１４を乾燥させて焼成させる。
次に、表面処理を行う。
ここでは、絶縁層１４の表面に対し、インク滴Ｒの密着性を向上させる表面処理を行う。
表面処理の方法としては、例えば「表面処理技術ハンドブック」（株式会社エヌ・ティー・エス発行，２０００．１．７）の第２編第２節及び第３節に記載のような、化学的方法と物理的方法とがある。また、両者を組み合わせて処理することも可能である。本実施の形態の変形例においては化学的方法を用いる。
化学的方法の中でも、電子デバイス作製時にはコンタクトの問題があり膜厚が薄いことが好ましいことから、カップリング剤により処理することが好ましい。このカップリング剤としては、例えば、シラン系、チタネート系、アルミニウム系、又はジルコアルミニウム系のカップリング剤等が挙げられる。カップリング剤溶液の濃度は、０．００５〜３０ｗｔ％が好ましく、更に好ましくは０．０１〜５ｗｔ％であると濡れ性もよく均一な膜が形成できる。塗布方法は、インクジェット、ディップ、スプレーコート、スピンコート等の既存の方法を用いることができる。なお、物理的方法としては、プラズマ処理、コロナ処理及びＵＶ処理等が挙げられるが、これらについては元から基板１１に形成されている絶縁膜を破壊しない程度であれば適用することができる。
このように、絶縁層１４つまり上面絶縁層１４ａ及び側面絶縁層１４ｂの表面に表面処理を行うことで、後工程で当該表面に着弾させるインク滴Ｒの密着性が向上するとともに、当該インク滴Ｒの濡れ状態を均一とすることができる。
次に、導電層形成工程を行う。この工程は、上記実施の形態と全く同様に行われる。
次に、導電層１２の焼成を行う。
この工程では、まず、対向電極３を移動させることにより基板ユニット１０Ａを乾燥装置５２の下方に位置させる。そして、制御手段４からの制御により乾燥装置５２から下方へ向けて熱風を吐出させ、基板ユニット１０Ａの導電層１２を乾燥させて焼成させる。焼成時の温度条件は上記実施の形態と同様である。
なお、インクジェット装置１Ａは、図８（ｂ）に示すように、乾燥装置５１を設けない構成としてもよい。この場合、絶縁層１４の焼成は省略する。
以上のように、本実施の形態の変形例における配線形成方法によれば、上記実施の形態と同様の効果が得られるのは勿論のこと、基板１１の側面１１ｂへ吐出されるインク滴Ｒnに作用する角部Ｃ1への偏った静電吸引力を緩和しつつ、当該インク滴Ｒnを基板１１の側面１１ｂに連続的に着弾させることができるので、基板１１の側面１１ｂに形成される側面絶縁層１４ｂの厚みや幅が不均一になるのを防止して、良好な配線を形成することができる。
また、インク滴Ｒnに対し静電吸引力を作用させることにより従来のオンデマンド型のインクジェットヘッドに比べインク滴Ｒnの飛翔距離を伸ばせるとともに、プリントヘッド２Ａのインク吐出面２１１ｃに対し基板ユニット１０Ａを傾斜させることにより当該プリントヘッド２Ａに干渉しない方向へ基板１１を積層させることができる。したがって、基板１１の高積層化を達成することができる。
また、基板ユニット１０Ａを傾斜させることにより、基板１１の側面１１ｂはより水平に近い状態でインク滴Ｒnを着弾されるので、着弾したインク滴Ｒnの垂れを抑制することができる。
また、インクＩnは、電気伝導度が０．１μＳ／ｃｍ以上、かつ比誘電率が１０以上であり、吐出されるインク滴Ｒnは、体積が０．００１ｐｌ以上５ｐｌ以下であるので、このインク滴Ｒnに働く空気抵抗及び慣性力を抑制しつつ、電気力線に沿って基板１１に着弾するのに十分な静電吸引力を当該インク滴Ｒnに作用させることができる。したがって、積層された各基板１１に対し、当該基板１１と導電層１２とを絶縁する良好な絶縁層１４を確実に形成することができる。
また、上面絶縁層１４ａ及び側面絶縁層１４ｂは絶縁が必要な部分のみに形成されるので、当該上面絶縁層１４ａ及び側面絶縁層１４ｂを効率的に形成することができる。
また、上面絶縁層１４ａ及び側面絶縁層１４ｂは、単一の樹脂組成物つまり絶縁性材料で形成されるので、上面絶縁層１４ａ及び側面絶縁層１４ｂ上に上面導電層１２ａ及び側面導電層１２ｂを形成するインク滴Ｒの下地の表面エネルギーが均一となる。したがって、積層された各基板１１を電気的に接続する高精細な配線を安定して形成することができる。
また、絶縁層１４の表面に対し、インク滴Ｒの密着性を向上させる表面処理を行うので、このインク滴Ｒの密着性が向上するとともに、当該インク滴Ｒの濡れ状態が均一となる。したがって、積層された各基板１１を電気的に接続する良好な配線を安定して形成することができる。
なお、上記実施の形態とその変形例においては、プリントヘッド２，２Ａと基板ユニット１０，１０ＡとがＸ方向へ相対的に移動すればよい。したがって、例えば、走査しないライン型のプリントヘッド２，２Ａに対し、基板ユニット１０，１０ＡがＸ方向へ走査するように構成してもよい。
また、上記以外の点についても、本発明は、上記実施の形態及びその変形例に限定されるものではなく、適宜変更可能であるのは勿論である。
以下に、実施例を挙げることにより、本発明をさらに具体的に説明する。
＜基板ユニット＞
基板ユニット１０Ａとして、基板１１が２段に積層されたものを使用した。また、基板支持部材３０を替えることにより、基板１１の側面１１ｂの法線とプリントヘッド２，２Ａのインク吐出面２１１ｃとのなす角度θを０，３０，６０，９０°と変化させ、各角度θで配線形成を行った。
＜プリントヘッド＞
プリントヘッド２，２Ａのインク吐出面２１１ｃと、最上段の基板１１の角部Ｃ1との垂直方向のギャップは１ｍｍに設定した。
＜絶縁層形成及び焼成＞
絶縁層形成用のインクＩnは、日立化成工業製のものを使用した。このインクＩnの物性は、濃度９ｗｔ％、粘度３ｍＰａ・ｓ（２５℃）、表面張力２５ｍＮ／ｍ、電気伝導度５μＳ／ｃｍ、比誘電率３１である。
プリントヘッド２Ａには静電電圧２ｋＶを印加した。この状態でプリントヘッド２Ａを走査させつつ、インク滴Ｒnの吐出を行った。このとき、上記の各角度θに対し、インク滴Ｒnの体積（着弾時の直径）を表１に示す６種類の値に変化させ、各インク滴Ｒnの体積で配線形成をいった。プリントヘッド２Ａの走査速度は、角度θ＝０のときに、基板１１の上面１１ａに着弾したインク滴Ｒnが直径の半分だけ重なる速度とした。また、プリントヘッド２Ａの圧電素子２３には２０Ｖの吐出電圧を印加した。
その後、着弾させたインク滴Ｒn（絶縁層１４）を、１８０℃で６０ｍｉｎ熱硬化させた。
＜導電層形成及び焼成＞
導電層形成用のインクＩとして、住友電気工業製のＡｇインクを使用した。このＡｇインクの物性は、濃度１５％、粘度１３ｍＰａ・ｓ（２５℃）、表面張力３０ｍＮ／ｍ、電気伝導度２７μＳ／ｃｍ、比誘電率２５である。なお、粘度については、インク滴Ｒの吐出時には、ヘッドを加熱することにより、１０ｍＰａ・ｓ以下となる。
インク滴Ｒの吐出条件・電圧印加条件等は、上記の絶縁層形成時のものと同様とした。
その後、着弾させたインク滴Ｒ（導電層１２）を、１８０℃で１００分間焼成した。
＜評価＞
基板１１の側面１１ｂに形成された側面導電層１２ｂに対し、以下の基準に従って配線状態を評価したところ、表１に示す通りとなった。
◎：導通があり、表面が滑らかで高周波での損失の影響がないもの。
○：導通があり、表面に波打ちはみられるが高周波での損失の影響がないもの。
△：導通があり、表面に波打ちがみられ高周波での損失の影響がありそうなもの。
×：導通がないもの。
Figure 0005326449
また、基板１１の角部Ｃ1，Ｃ2に形成された導電層１２に対し、以下の基準に従って目視により配線状態を評価したところ、表２に示す通りとなった。
○：他の部分と均一な厚さに形成されているもの。
△：他の部分に比べて厚さにムラがあるもの。
×：線幅が他の部分に比べて半分以下となっているもの。
また、これらの評価に加え、インク滴が角部Ｃ2に溜まってしまったものに▲を付した。
Figure 0005326449
＜まとめ＞
表１，２の結果から、０°＜角度θ＜９０°の範囲で基板ユニット１０を傾斜させることで、傾斜させていない角度θ＝０°のときに比べ、角部Ｃ1，Ｃ2を含む基板１１の側面１１ｂに対し良好な導電層１２を形成できることが分かる。より詳細には、３０°≦角度θ≦６０°の範囲で基板ユニット１０Ａを傾斜させることで、角部Ｃ1，Ｃ2を含む基板１１の側面１１ｂに対し良好な導電層１２を形成できる。
また、表２の結果から、インク滴Ｒ，Ｒnの量（体積）を０．００１ｐｌ以上５ｐｌ以下とすることで、当該インク滴Ｒ，Ｒnが角部Ｃ2に溜まることなく導電層１２を形成できることが分かる。
実施の形態におけるインクジェット装置の全体構成を示す模式図である。 実施の形態における基板ユニットの斜視図である。 基板ユニットの別例を示す斜視図である。 プリントヘッドの分解斜視図である。 プリントヘッドの側断面図である。 インク滴が基板の側面に着弾される様子を説明するための図である。 基板ユニットの段差部分に（ａ）複数のインク滴が着弾したときの図であり、（ｂ）１個のインク滴が着弾したときの図である。 実施の形態の変形例におけるインクジェット装置の全体構成の（ａ）一例を示す模式図であり、（ｂ）別例を示す模式図である。 実施の形態の変形例における基板ユニットの斜視図である。
符号の説明
２，２Ａ プリントヘッド
１０，１０Ａ 基板ユニット
１１ 基板
１１ａ 基板の上面
１１ｂ 基板の側面
１２ 導電層
１４ 絶縁層
１１２ 電極
２１１ｃ インク吐出面
Ｉ インク（導電性インク）
Ｉn インク（絶縁性材料を含有するインク）
Ｒ インク滴（導電性インクのインク滴）
Ｒn インク滴（絶縁性材料を含有するインクのインク滴）
θ 角度

Claims (11)

  1. インクジェット方式のプリントヘッドから、帯電性を有するインクのインク滴を吐出させて複数の基板へ着弾させ、当該複数の基板を連結させる配線を形成する配線形成方法であって、
    前記複数の基板として、積層されるとともに、露出面をなす各基板の上面又は側面に電極を有し、各基板の上面と側面とが略直交するものを用い、
    前記インクとして導電性材料を含有する導電性インクを用い、前記プリントヘッドと前記複数の基板との間に電圧を印加するとともに、前記プリントヘッドのインク吐出面に露出する前記基板の側面の法線と当該インク吐出面とのなす角度が３０°以上６０°以下となるよう前記複数の基板を傾斜させた状態で、前記複数の基板と当該プリントヘッドとを前記インク吐出面に対し略平行な方向へ相対移動させつつ、当該プリントヘッドから前記導電性インクのインク滴を吐出させて、前記基板間で前記電極を互いに電気的に接続させる導電層を前記露出面に配線状に形成する導電層形成工程を備えることを特徴とする配線形成方法。
  2. 前記導電性インクは、電気伝導度が０．１μＳ／ｃｍ以上、かつ比誘電率が１０以上であり、
    吐出される前記導電性インクのインク滴は、体積が０．００１ｐｌ以上５ｐｌ以下であることを特徴とする請求項１に記載の配線形成方法。
  3. 前記プリントヘッドと前記複数の基板との間に印加される電圧は、空気の絶縁破壊電圧未満であることを特徴とする請求項１又は２に記載の配線形成方法。
  4. 前記複数の基板として、端部が階段状をなすよう積層されたものを用い、
    前記導電層形成工程では、吐出される前記導電性インクのインク滴は、着弾時の最大直径が階段状部分の各段差の半分以下であることを特徴とする請求項１〜３のいずれか一項に記載の配線形成方法。
  5. 前記導電層形成工程の前に、
    前記インクとして絶縁性材料を含有するインクを用い、プリントヘッドと前記複数の基板との間に電圧を印加するとともに、当該プリントヘッドのインク吐出面に露出する前記基板の側面の法線と当該インク吐出面とのなす角度が直角未満となるよう前記複数の基板を傾斜させた状態で、前記複数の基板と当該プリントヘッドとを前記インク吐出面に対し略平行な方向へ相対移動させつつ、当該プリントヘッドから前記絶縁性材料を含有するインクのインク滴を吐出させて、前記基板と前記導電層とを絶縁させるための絶縁層を前記露出面に配線状に形成する絶縁層形成工程を備えることを特徴とする請求項１〜４のいずれか一項に記載の配線形成方法。
  6. 前記基板として、上面と側面とが略直交するものを用い、
    前記絶縁層形成工程では、前記基板の側面の法線と前記プリントヘッドのインク吐出面とのなす角度が、３０°以上６０°以下であることを特徴とする請求項５に記載の配線形成方法。
  7. 前記絶縁性材料を含有するインクは、電気伝導度が０．１μＳ／ｃｍ以上、かつ比誘電率が１０以上であり、
    吐出される前記絶縁性材料を含有するインクのインク滴は、体積が０．００１ｐｌ以上５ｐｌ以下であることを特徴とする請求項５又は６に記載の配線形成方法。
  8. 前記絶縁層は、前記導電層が形成される部分のみに形成されることを特徴とする請求項５〜７のいずれか一項に記載の配線形成方法。
  9. 前記絶縁層は、単一の絶縁性材料で形成されることを特徴とする請求項５〜８のいずれか一項に記載の配線形成方法。
  10. 前記絶縁層形成工程の後であって前記導電層形成工程の前に、
    前記絶縁層の表面に対し、前記導電性インクの密着性を向上させる表面処理を行う表面処理工程を備えることを特徴とする請求項５〜９のいずれか一項に記載の配線形成方法。
  11. 前記基板は半導体チップであることを特徴とする請求項１〜１０のいずれか一項に記載の配線形成方法。
JP2008231707A 2008-09-10 2008-09-10 配線形成方法 Expired - Fee Related JP5326449B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008231707A JP5326449B2 (ja) 2008-09-10 2008-09-10 配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008231707A JP5326449B2 (ja) 2008-09-10 2008-09-10 配線形成方法

Publications (2)

Publication Number Publication Date
JP2010067732A JP2010067732A (ja) 2010-03-25
JP5326449B2 true JP5326449B2 (ja) 2013-10-30

Family

ID=42193078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008231707A Expired - Fee Related JP5326449B2 (ja) 2008-09-10 2008-09-10 配線形成方法

Country Status (1)

Country Link
JP (1) JP5326449B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012060026A (ja) * 2010-09-10 2012-03-22 Fujikura Ltd 多層プリント配線板及びその製造方法
EP3817043A1 (en) 2019-10-31 2021-05-05 Heraeus Deutschland GmbH & Co KG Electromagnetic interference shielding in recesses of electronic modules

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61113252A (ja) * 1984-11-08 1986-05-31 Fujitsu Ltd 半導体装置
JP2001156250A (ja) * 1999-11-24 2001-06-08 Seiko Epson Corp 半導体チップ、マルチチップパッケージ，および半導体装置と、並びに、それを用いた電子機器
JP4081666B2 (ja) * 2002-09-24 2008-04-30 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006253482A (ja) * 2005-03-11 2006-09-21 Konica Minolta Holdings Inc 静電吸引型インクジェット用基板、パターン形成方法及びパターン付基板
US8125067B2 (en) * 2007-03-20 2012-02-28 Kabushiki Kaisha Nihon Micronics Method for forming terminal of stacked package element and method for forming stacked package

Also Published As

Publication number Publication date
JP2010067732A (ja) 2010-03-25

Similar Documents

Publication Publication Date Title
TWI313922B (en) Device package structure, device packaging method, droplet ejection head, connector, and semiconductor device
TWI286361B (en) An electronic device package and electronic equipment
JP5665511B2 (ja) 半導体装置の製造方法、製造プログラム、および製造装置
US8680687B2 (en) Electrical interconnect for die stacked in zig-zag configuration
JP6295684B2 (ja) インクジェットヘッド及びインクジェット記録装置
US20040155326A1 (en) Semiconductor devices, and manufacturing methods, circuit substrates and electronic equipments for the same
JP2000216330A (ja) 積層型半導体装置およびその製造方法
KR20110103413A (ko) 전기 전도성 물질의 에어로졸 응용에 의해 형성된 반도체 다이 배선
JP5447376B2 (ja) 配線形成方法
US9751301B2 (en) Substrate for ink jet recording head
CN109155194B (zh) 层叠型电子部件的制造方法
JP5326449B2 (ja) 配線形成方法
US9193163B2 (en) Liquid discharge apparatus and manufacturing method thereof
JP5088275B2 (ja) 配線形成方法
WO2010010813A1 (ja) 配線形成方法
CN102446837B (zh) 包括半导体芯片的器件的制造
TWI717042B (zh) 半導體封裝的底層填充方法和裝置
US20110193915A1 (en) Piezoelectric actuator, inkjet head including the same, and method of manufacturing piezoelectric actuator
JP5200771B2 (ja) 配線形成方法、半導体装置の製造方法及び配線形成装置
JP2010182776A (ja) 導電膜パターンおよび導電膜パターンの形成方法
TW200849497A (en) Stacked printed devices on a carrier substrate
JP2010232383A (ja) 電子装置及びその製造方法
JP5541017B2 (ja) 絶縁層形成用材料及び絶縁層
JP2006140270A (ja) 電子デバイスの実装方法、回路基板、及び電子機器
JP2016131171A (ja) 半導体装置とその半導体装置を製造する方法および製造装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130307

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130708

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees