KR20110103413A - 전기 전도성 물질의 에어로졸 응용에 의해 형성된 반도체 다이 배선 - Google Patents

전기 전도성 물질의 에어로졸 응용에 의해 형성된 반도체 다이 배선 Download PDF

Info

Publication number
KR20110103413A
KR20110103413A KR1020117015983A KR20117015983A KR20110103413A KR 20110103413 A KR20110103413 A KR 20110103413A KR 1020117015983 A KR1020117015983 A KR 1020117015983A KR 20117015983 A KR20117015983 A KR 20117015983A KR 20110103413 A KR20110103413 A KR 20110103413A
Authority
KR
South Korea
Prior art keywords
die
wiring
stack
fillet
assembly
Prior art date
Application number
KR1020117015983A
Other languages
English (en)
Other versions
KR101566573B1 (ko
Inventor
제프리 에스. 릴
스콧 맥그라스
수제트 팡글
Original Assignee
버티칼 서킷, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 버티칼 서킷, 인크. filed Critical 버티칼 서킷, 인크.
Publication of KR20110103413A publication Critical patent/KR20110103413A/ko
Application granted granted Critical
Publication of KR101566573B1 publication Critical patent/KR101566573B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/76—Apparatus for connecting with build-up interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24146—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

배선 단자가 에로로졸 형태로 전기 전도성 물질을 도포함으로써, 예를 들면 에어로졸 제트 트린팅에 의해, 반도체 다이 상에 형성된다. 또한, 스택형 다이 사이 또는 다이 및 하부 지지대(가령 패키지 기판) 내의 회로 사이의 전기 배선이 다이 또는 다이와 기판 상의 패드와 접촉하게, 에어로졸 형태로 전기 전도성 물질을 도포함으로써 그리고 개별적인 패스 사이를 지나도록 함으로써 형성된다. 일부 실시예에서, 필렛은 하부 형상물 상의 패드로부터 내측의 다이 및 표면의 내부 측벽에 의해 형성된 내부 코너에 형성되며, 전기 전도성 물질이 필렛의 표면 상부를 지난다.

Description

전기 전도성 물질의 에어로졸 응용에 의해 형성된 반도체 다이 배선{SEMICONDUCTOR DIE INTERCONNECT FORMED BY AEROSOL APPLICATION OF ELECTRICALLY CONDUCTIVE MATERIAL}
본 출원은 J. Leal의 미국 가특허 출원 제61/121,138, 발명의 명칭 "전기 전도성 물질의 에어로졸 응용에 의해 형성된 반도체 다이 배선 단자", 이는 2008년 12월 9일에 출원되었으며, 이 명세서에 참조문헌으로 포함된다. 이 출원은 또한 S. McGrath 등의 미국 가특허 출원 제61/280,584, 발명의 명칭 "감소한 스트레스 배선을 가지는 스택 형 다이 어셈블리"에 근거하여 부분적으로 우선권을 주장하며, 이 출원 2009년 11월 11일 출원되었고 이 명세서에 참조문헌으로 적절한 부분이 포함된다.
본 발명의 스택 형 다이 어셈블리 내의 다이의 전기 배선에 관한 것이다.
전형적인 반도체 다이는 전방("활성") 측면(여기에 집적 회로가 형성됨), 배면 및 측벽을 가진다. 측벽은 전방 에지에서 전방 측면 그리고 후방 에지에서 배면을 만난다. 반도체 다이에는 다이가 넓게 배치되는 디바이스 내의 다른 회로를 가지는 다이 상의 회로의 전기 배선을 위해 전방 측면에 배치된 배선 패드(다이 패드)가 제공되는 것이 전형적이다. 제공된 일부 다는 다이 마진 중 하나 이상을 따라 전방 측면 상의 다이 패드를 가지며, 주변 패드 다이라 지칭할 수 있다. 제공된 것과 같은 다른 다이가 다이의 중심 가까이에 전방 측면에 둘 이상의 로(row)에 배열된 것과 같은 다이 패드를 가지며, 이들은 중심 패드 다이라 지칭할 수 있다. 다이는 다이의 마진("배선 마진") 중 하나 이상에 또는 인접하게 배선 패드의 적합한 배열을 제공하기 위해 "리라우트(rerouted)"될 수 있다.
반도체 다이는 수 개의 수단 중 임의 것에 의해 예를 들면 패키지 기판상에 또는 리드 프레임 상에 다른 회로와 전기적으로 연결될 수 있다. 이러한 z-배선이 예를 들면 와이어 접착에 의해 또는 플립 칩 배선에 의해, 또는 탭 배선에 의해 만들어질 수 있다. 패키지 기판 또는 리드 프레임은 패키지가 사용을 위해 설치된 디바이스 내의, 인쇄 회로 보드 상의 회로와 같은, 하부 회로(제 2 레벨 배선)에 대한 패키지의 전기 배선을 위해 제공된다.
수 개의 접근법은 인쇄 회로 칩 패키지 내의 활성 반도체 회로의 밀도를 증가시키기 위해 제안되었으며, 패키지 사이즈(패키지 풋프린트, 패키지 두께)를 최소화한다. 더 작은 풋프린트를 가지는 고밀도 패키지를 만들기 위해 한가지 접근법에서, 동일한도는 서로 다른 기능성이 하나의 상부에 다른 하나가 적층되고, 패키지 기판에 연결된다.
와이어 본드(wire bond)에 의해 적층된 반도체 다이의 전기적 연결은 수 개의 도전과제를 나타낸다. 예를 들면, 스택 내 둘 이상의 다이가 기판으로부터 먼 쪽을 향하는 이들의 전방 측면들과 기판상에 장착될 수 있으며, 와이어 본드 다이-투-기판 또는 다이-투-다이에 의해 연결된다. 다이-투-다이 와이어 본드 배선은 상부 다이의 치수가 결정되거나 배치될 수 있어 상부 다이가 연결된 하부 다이의 마진을 덮지 않으며, 따라서 충분한 수평 틈(clearance)이 제공되어 와이어 본딩 도구를 수용하도록 제공된다. 오프셋이 너무 작은 경우에, 와이어 본딩 도구는 상부 다이에 충격을 주고 이를 손상시킬 수 있다. 추가로, 오프셋은 상부 다이 패드 및 하부 다이 패드 사이의 본드 와이어가 상부 다이 에지에 접촉하지 않기에 충분하게 넓어야 한다. 충분한 틈이 제공될 수 있으며, 여기서 예를 들면 상부 다이의 풋프린트가 하부 다이보다 충분히 좁다. 또는 예를 들면, 상부 다이가 배열되어 상부 다이의 풋 프린트가 하부 다이의 마진에 비하여 충분히 오프셋(offset) 된다. 본딩 도구 및 와이어 스팬(span)을 수용하기에 충분한 오프셋의 필요성은 그러나 실제로 이러한 방식으로 적층될 수 있는 다이의 스팬을 제한한다. 배선 패드는 다이의 하나의 마진 만을 따라 배치된, 다이는 스텝와이즈 오프셋 방식으로 배열될 수 있고, 여기서 모든 다이의 배선 마진이 동일한 방향으로 배향되고, 각각의 다이 상의 배선 패드는 겹쳐진 다이를 오프셋함으로써 노출된다. 접착 도구 및 와이어 스팬을 수용하기에 충분한 오프셋의 필요성은 이러한 방식으로 실제로 적층될 수 있는 다이의 수를 제한한다. 왜냐하면, 스택의 풋프린트는 다이 카운트가 증가함에 따라 현저히 증가한다.
선택적으로, 스택 내 다이는 스택이 장착된 공통 기판으로 스택을 연결함으로써 간접적으로 배선될 수 있다. 스택 내 하부 다이는 와이어 본딩된 다이-투-기판이며, 상부 다이의 풋 프린트가 하부 다이의 마진을 덮는 경우에, 스페이서는 하부 다이 상부의 와이어 루프를 수용하기 위해 상부 및 하부 다이 사이의 충분한 수직 틈(vertical clearence)을 제공하도록 삽입될 수 있다. 이러한 구성에서, 하부 다이의 와이어 본드 다이-투-기판 연결은, 스페이서 및 상부 다이가 그 상부에 적층되기 전에 완료되어야 한다. 즉, 기판상에 인 시츄(in situ)로 적층되어야 하고 다이가 직렬로 적층 및 배선되어야 한다.
미국 특허 제7,245,021호는 "수직 전도성 소자"에 의해 전기적으로 상호연결된 복수의 집적 회로를 포함하는 수직 적층형 다이 어셈블리에 대해 개시한다. 다이는 전기적 절연성 등각성(conformal) 코팅으로 덮인다. 수직 전도성 소자는 전기 전도성 폴리머-기판 물질로 형성되고, 다이의 에지에 인접하게 부가된다. 다이에는 금속성 전도성 소자가 제공되고, 각각은 다이 주변회로에 전기 연결 포인트에 부착되고, 수직 전도성 폴리머 소자에 내장된 다른 단부를 가진다. 이러한 구성에서 금속 전도성 소자 또는 배선 단자가 배선 패드(다이 패드)에 부착되고, 이는 제공된 것과 같은 다이 내의 주변 다이 패드일 수 있으며, 또는 다이 회로의 리라우팅의 결과로서 다이 주변회로에 또는 인접하게 배치될 수 있다. 배선 단자는 다이 에지를 넘어 외부로 확장되고, 이와 같이 "오프-다이" 단자라 지칭될 수 있다. 오프-다이 배선 단자는 예를 들면, 와이어(예를 들면 와이어 본드 동작 내에 형성된) 또는 탭이나 리본(예를 들면, 리본 본드 동작 내에 형성된)일 수 있다.
선택적으로, 배선 단자는 다이 패드 상에 증착된 전기 전도성 폴리머 물질의 범프 또는 글로브(glob)일 수 있다. 글로브는 다이 에지를 향해 확장하도록 형상화되 수 있고, 다이 에지로 확장되거나 다소 다이 에지를 넘어 확장할 수 있다(다이 에지는 오프-다이 단자를 구성함). 예를 들면, 이는 손톱의 모양일 수 있다. 또는, 글로브가 패드 상부에 전체적으로 형성될 수 있다. 전기 전도성 폴리머-기반 물질은 예를 들면, 전도성 에폭시와 같은 경화 가능한 전도성 폴리머 물질일 수 있다.
미국 특허 제7,245,021호에 도시된 것과 같이, 다이는 배선 마진이 수직으로 정렬되도록(이에 따라 다이가 "수직적으로 적층됨") 그리고 배선 마진에 인접한 다이 측벽이 스택 면을 구성하도록 스택 내에 배열될 수 있다. 오프-다이 단자(와이어, 탭, 리본 또는 글로브)는 스택 면에서 돌출하고 예를 들면, "수직 전도성 소자"를 형성하기 위해 스택 면에 도포된 전기 전도성 에폭시의 트레이스를 사용하여, 다양한 방법에 의한 연결을 위한 것이 가능하다. 전기 전도성 물질의 글로브가 스택 면으로 확장되는 경우에, 글로브는 다양한 방법에 의한 연결에 대해 유사하게 적용될 수 있다.
오프 다이 배선 단자를 가지는 구성 또는 다이 패드 상의 전도성 물질의 그로브를 가지는 구성에서, 다이의 전방 측면 상부에 단자가 세워지고, 스택 내 인접 다이는 단자를 수용하기 위해 다음의 겹침 다이의 배면 및 하부 다이의 전방 측면 사이의 격리 절연기(standoff)에 의해 분리된다. 선택적으로 스페이서는 인접 다이를 지원하기 위한 공간 내에 선택적으로 삽입될 수 있다. 선택적으로 스페이서는 공간을 채우기 위한 그리고 서로에 대해 다이를 붙이기 위한 적합한 두께의 필름 접착제일 수 있다. 스페이서는 배선 단자를 차단하지 않도록 위치가 정해지거나 사이즈가 정해진다.(예를 들어, 이는 다이보다 저 작게 만들어지거나 스페이서의 에지가 배선 마진을 노출하기 위한 오프셋임).
오프-다이 단자에 대한 필요성을 제거하는 것이 바람직할 수 있다. 따라서, 배선 단자는 다이의 활성 측면이 다이 측벽을 만타는 위치의 다이의 마진에 또는 이에 인접하게, 다이의 활성 측면 내에 또는 활성 측면에 형성될 수 있다. 마진에 위치한 배선 단자는 예를 들면, 다이 패드일 수 있거나 다이 패드의 확장부일 수 있다. 그리고 다이 회로의 리라우팅(rerouting)의 결과로서 다이 마진에 또는 이에 인접하게 배치될 수 있다. 또는, 예를 들면, 배선 단자가 다이 측벽 상에 형성될 수 있으며, 예를 들면, 다이 패드의 확장부 또는 리라우팅 회로에의 전도성 물질의 트레이스의 부착에 의해 다이의 통합 회로에 연결될 수 있다. 또는 예를 들면, 배선 단자는 전방 측면 다이 에지(다이의 활성 측면과 다이 측벽의 교차점에 위치함)에서 챔퍼(chamfer) 둘레를 감싸도록 형성될 수 있다. 이러한 둘레를 감싸는(wraparound) 단자는 챔퍼 상에 일부가 위치하고 다이 측벽 상에 일부가 위치한다. 유사한 둘레를 감싸는 단자는 배면 다이 에지 상부에(다이의 배면과 다이 측벽의 교차점에) 형성될 수 있다. 여기에 챔퍼가 존재하지 않을 수 있다. 또는 예를 들면, 배선 단자가 전방 측면 다이 에지 상에 형성된 챔퍼 주의를 감싸도록 그리고 배면 다이 에지에 형성된 챔퍼를 추가로 감싸도록 형성될 수 있다. 이러한 둘레를 감싸는 단자는 전방 에지 챔퍼 상에 부분적으로 존재하고 다이 측벽 상에 부분적으로 존재하며, 후방 에지 챔퍼 상에 부분적으로 존재한다. 이러한 구성들 각각에서, 배선 단자가 스택 면에 적어도 부분적으로 배치되며, 따라서 예를 들면 "수직 전도성 소자"를 형성하기 위한 스택 면에 부착된 전기 전도성 에폭시의 트레이스를 사용하는 것과 같이, 다양한 방법에 의해 스택면에서 연결을 위해 이용하는 것이 가능하다. 다양한 배선 단자 구성의 예는 예를 들면, S.J.S 맥엘리어 등의 미국 특허 출원 제12/124,077호(발명의 명칭 "전기 배선된 스택형 다이 어셈블리", 2008년 5월 20일)에 설명된다. 웨이퍼 프로세싱 레벨에서 또는 다이 어레이 프로세싱 레벨에서의 다양한 배선 단자의 형성을 위한 방법이 예를 들면, L.D. 앤드류스, 주니어 등에 의해 미국 특허 출원 제12/143,157호(발명의 명칭 "이차원 제조를 이용하여 집적 회로 디바이스에 형성된 삼차원 회로", 2008년 6우러 20일)에 설명된다.
전술한 것과 같이, 주변 패드 다이 및 리라우팅된 다이가 일반적으로 다이의 하나 이상의 마진("배선 마진")에 또는 이에 인접하게 배열된 배선 패드를 가질 수 있다. 배선 패드가 다이 에지에 매우 인접한 경우에, 스페이스가 스택 내 인접 다이 사이에 제공되는 경우에, 배선이 패드 상의 인접 다이의 사이에 밀려들어 가는 경우에, 다이의 배선은 스택 면에 위치한 수직적으로-배향된 배선에 의해 만들어질 수 있다. 예를 들어, 다이의 활성 측면에서 마진 내 패드와의 전기 배선을 만들기 위해, 도포된(가령 전기 전도성 에폭시) 것과 같은 배선 물질이 인접 다이 사이의 마진에 위치한 공급으로 흘러들어갈 능력을 가진다. 다이 사이의 공간 내의 유동성, 경화 가능한 배선 물질의 유입에 의한 다이의 배선이 예를 들면, T. 카스키 등에 의한 미국 출원 제12/124,097호(발명의 명칭 "펄스형 분산에 의해 형성된 전기 배선", 2008년 5월 20일 출원)에 도시된다. 이는 괸입을 하는데 충분한 인접 다이 사이의 분리를 제공하는 것이 필수적이다.
하나의 일반적인 태양에서, 본 발명은 복수의 다이 상의 배선 단자를 형성하기 위한 방법을 특징으로 하며, 각각의 다이는 활성 측면, 배선 마진 및 배선 에지에 인접하고 배선 마진 내에 배열된 배선 패드를 가지는 배선 측벽을 포함한다. 이 방법에서, 스택 내 연속적인 다이가 스페이서에 의해 분리되며, 배선 측벽이 다이의 활성 측면의 평면에 대한 수직인 평면에 대체로 배치되도록 다이가 배열되고, 스페이서는 배선 마진의 적어도 일 부분이 노출되도록 배선 에지에 관하여 스페이서가 이동되는 다이의 스택을 형성하고, 그리고 다이의 활성 측면의 평면으로부터 0도 초과 90도 미만의 제트 분사각으로 에어로졸화된 전도성 물질을 향하게 함으로써 배선 단자가 형성된다.
각각의 다이는 하부 공간-이격된 다이의 노출된 배선 마진이 오버행되고, 오버행은 제트 분사각 및 다이 사이의 공간에 의존하는 정도로 하부 배선 마진을 "가린다(shadows)". 즉, 지정된 제트 분산각에 대하여, 공간이 더 클수록 증착은 배선 마진 상의 더 먼 내측(inboard)에 도달하며, 다이 사이의 지정 공간에 대해, 제트 분산각이 더 작을수록 증착물은 배선 마진 상의 내측에 더 멀리 도달한다. 90도에 근접하는 제트 분산각에서(다이의 활성 측면에 대해 90도에 인접함), 마진이 겹침 다이의 그림자에 의해 완전히 폐색되며, 0도에 근접하는 제트 분산각에서(배선 측벽의 평면에 대해 거의 수직임) 배선 마진 또는 패드 상에 매우 소수의 물질 내지는 물질이 거의 증착되지 않는다. 예를 들면 약 45도의 제트 분산각에서, 증착 두께는 모든 노출 표면상에 거의 균일하게 노출되고, 증착이 하부 다이 에지에서 다이 사이의 공간과 거의 동일한 거리로 내측에 도달할 것이 예상된다.
일부 실시예에서, 다이가 분리될 수 있고 개별적으로 처리될 수 있다. 다른 실시예에서, 다이 및 스페이서가 적층된 다이 어셈블리로 추가 처리된다.
일부 실시예에서, 추가 다이는 스페이서를 구성한다. 일부 실시예에서, 추가 다이는 "더미" 다이이다; 다른 실시예에서, 추가 다이가 활성 다이이다.
다른 일반적인 태양에서, 본 발명은 적층된 다이의 어셈블리 상에 배선 단자를 형성하는 방법을 특징으로 한다. 각각의 다이는 활성 측면, 배선 마진 및 배선 에지에 인접하고 배선 마진 내에 배열된 배선 패드를 가지는 배선 측벽을 가진다. 이 방법에서, 스택 내 연속적인 다이가 스페이서에 의해 분리되고, 배선 측벽이 다이의 활성 측면의 평면에 수직인 평면에 대체로 배치되고 스페이서는 배선 마진의 적어도 일부분이 노출되도록 배선 에지에 관하여 오프셋되도록 다이 스택을 형성함으로써, 그리고 다이의 활성 측면의 평면으로부터 90도 이하 및 0도 이상의 제트 분산각으로 에어로졸화된 전도성 물질을 향하게 함으로써 배선 단자가 형성된다.
일부 실시예에서, 추가 다이는 스페이서를 구성한다. 일부 실시예에서, 추가 다이는 "더미" 다이이다. 다른 실시예에서, 추가 다이가 활성 다이이다. 추가 다이가 활성 다이인 실시예에서, 추가 다이는 이들의 배선 측벽이 다이의 활성 측면의 평면에 수직인 평면에 널리 위치하도록, 그리고 이들의 배선 마진의 적어도 일부가 노출되도록 배여될 수 있다. 그리고 또한 추가 다이는 다이의 활성 측면의 평면으로부터 90도보다 작고 0도보다 큰 제트 분산각으로 에어로졸화된 전도성 물질을 향하게 함으로써 배선 단자가 제공될 수 있다.
다른 일반적인 태양에서, 본 발명은, 위에 일반적으로 설명한 것과 같이, 스택형 다이의 어셈블리 상에 배선 단자를 형성하고, 이어서 배선 단자를 연결하기 위해 전도성 배선 물질의 트레이스를 도포함으로써, 전기적으로 배선된 스택형 다이 어셈블리를 제조하기 위함 방법을 특징으로 한다.
다른 일반적인 태양에서, 본 발명은 복수의 다이를 형성하고, 각각의 다이는 활성 측면, 배선 마진 및 배선 에지에 인접한 배선 측벽을 가지고, 배선 마진 내의 배선 패드를 가지며, 패드로부터 배선 에지로 그리고 배선 에지의 상부에, 그리고 배서 측벽 상부에 형성된 라인을 구성하는 배선 단자를 가진다.
다른 일반적인 태양에서, 본 발명은 스택형 다이의 어셈블리를 형성하고, 각각의 다이는 활성 측면, 배선 마진 및 배선 에지에 인접한 배선 측벽을 가지며, 배선 마진 내에 배열된 배선 패를 가지고, 어셈블리가 스페이서에 의해 스택 내의 연속적인 다이가 분리되며, 다이는 배선 측벽이 다이의 활성 측면의 평면에 수직인 평면에 대체로 위치하고 다이 스페이서가 배선 에지에 관하여 오프셋도록 배열되는, 다이의 스택을 포함한다. 그리고 배선 단자는 배선 패드에서 배선 에지로 그리고 배선 에지 상부에 그리고 배선 측벽 상부에 형성된 라인을 구성한다.
다른 일반적인 태양에서, 본 발명은 전기적으로 배선된 오프셋 다이 스택 어셈블리를 형성하고, 오프셋 다이 스택 어셈블리를 배선하는 방법을 특징으로 한다. 이러한 태양에 따르면, 절연 물질이 다이 측벽 그리고 필렛(fillet)을 형성하기 위한 하부 표면에 의해 형성된 내부 각도로 배치된다. 그리고 배선 트레이스가 필렛의 표면 상부를 지나도록 형성된다. 다이 측벽은 예를 들면, 하부 다이의 배선 측벽일 수 있고, 하부 표면은 예를 들면 기판의 다이 부착 측면의 영역이고, 본드 패드의 내측에 그리고 다이 측벽에 인접하게 존재한다. 또는, 예를 들어 배선 측벽이 상부 다이의 배선 측벽일 수 있고, 그리고 하부 표면은 예를 들어 하부 다이의 전방 측면의 전기 절연 영역일 수 있으며, 합부 다이 상의 다이 배드의 내측에 그리고 상부 다이 측벽에 인접하게 존재한다. 또는, 예를 들어, 다이 측벽은 기판 상에 다이-다운 배향되며 다이 풋프린트에서 기판에 전기적으로 연결된 플립 칩 다이의 측벽일 수 있으며, 하부 표면은 예를 들어, 본드 패드의 내측에 그리고 다이 측벽에 인접하게 위치한 기판의 다이 부착 측면의 전기 절연 영역일 수 있다. 또는, 예를 들어, 배선 측벽은 플립 칩 다이 상부에 스택된 다이의 배선 측벽일 수 있고, 하부 표면은 예를 들어, 하부 플립 칩 다이의 배면의 전기 절연 영역일 수 있다.
유전 물질은 횡단면(transverse section)에서 직각 삼각형 모양에 근접하는 필렛을 형성하도록 배치된다. 이러한 방식으로 보면, 삼각형 모양의 빗변이 배선 트레이스가 형성될 수 있는 경사 표면이다. 그리고 삼각형의 수직 측면은 상부 다이 배선 에지에 또는 이에 인접한 빗변과 각을 형성한다. 필렛의 경사 표면은 살짝 오목하거나 볼록할 수 있다. 또는 더 복잡한 다소 휜 표면일 수 있다. 필렛의 경사 표면은 다이에서 다이로의 또는 다이에서 기판으로의 점진적인 변환을 제공할 수 있으며, 다이의 배선 에지에서 그리고 다이 측벽의 후방 에지가 하부 표면을 만나는 내부 코너에서 갑작스러운 각도 (거의 직각) 변환을 제거할 수 있다. 일부 구성에서, 하부 다이의 측벽에 그리고 기판에 형성된 제1 필렛이 기판상의 제1 행(row) 내의 본드 패드와 하부 다이 상의 패드를 연결하는 전기 배선 트레이스의 제1 세트를 지원할 수 있다. 그리고 상부 다이 및 하부 다이의 측벽에서 제1 필렛 상의 제 1 배선 트레이스 상부에 형성된 추가 필렛이 상부 다이 상의 다이 패드로부터 제2 행(기판 상의 제1 행으로부터 외측의) 내의 본드 패드로의 배선 트레이스의 제2 세트를 지원할 수 있다.
필렛에 대한 유전 물질은 열 팽창 특성(특히, 열 팽창 계수, 또는 "CTE")(어셈블리의 다양한 컴포넌트의 다양한 CTE 사이의 어셈블리의 안전화를 돕는 절충물을 만들거나 적합함)을 가지는 것으로 선택될 수 있고, 층상 분리 효과(delamination effect)를 감소시킨다. 필렛에 대한 적합한 유전 물질은 유동 가능한 평태로 증착될 수 있고 이후에 필렛을 형성하도록 경화되거나 경화되게 할 수 있다. 이러한 물질은 다양한 폴리머 중 임의의 것, 특히 유기 폴리머를 포함하며, 이들은 필러 등과 같은, 다양한 수정 컴포넌트 중 임의의 것을 포함한다. 특히 적합한 물질은 예를 들면, 유전체 언더필 물질을 포함한다. 언더필 물질은 반도체 패키지 응용에서 공통적으로 이용되며, 이에 따라 이들은 일반적으로 알려진 기계적, 물리적 및 화학적 특성(이들로부터 필렛에 대해 받아들일 수 있는 선택이 이루어질 수 있다)을 가진다. 이들은 통상적인 도구를 사용하여 선택된 영역 상부에 직접적인 방식으로 도포될 수 있다.
배선 트레이스는 제 1 패드와 접촉하는 라인 내의 에어로졸화된 전도성 물질을 배치하고, 필렛의 상부를 통과시키며, 그리고 제 1 패드에 전기적으로 연결되도록 제 2 패드와 접촉함으로써 형성될 수 있다. 배선 트레이스에 대한 적층은 스프레이 장비의 단일 패스에서 이루어질 수 있거나, 둘 이상의 패스에서, 증착된 물질의 양을 증가시키기 위해 이루어질 수 있다. 물질이 하나 이상의 패스에 증착되는 경우에, 커(cur)가 패스들 중 하나 이상의 다음에 그리고 후속 패스에 앞서 전도될 수 있다.
본 발명에 따른 다이 및 어셈블리는 컴퓨터, 통신 장비 그리고 소비 및 산업 전자 디바이스에서 사용될 수 있다.
도 1a는 스택을 나타내는 부분 횡단면도의 도식적 스케치이다.
도 1b는 본 발명의 실시예에 따라 배선 단자를 가지는 다이의 스택을 나타내는 도 1a에서와 같은 부분 횡단면도의 도식적 스케치이다.
도 1c는 본 발명의 실시예에 따라 다이의 배선 스택을 보여 주는 도 1a에서와 같이 부분 횡단면도의 도식적 스케치이다.
도 2는 본 발명의 실시예에 다른 다이 배선 단자의 제조 시 사용하기에 적합한 에어로졸 응용 도구의 일부를 보여주는 단면의 도식적 스케이치이다.
도 3a 및 3b는 본 발명의 실시에에 따라 배선 물질의 증착 시 단계를 보여주는 평면도의 도식적인 스케치이다.
도 3d 및 3e는 본 발명의 다른 실시예에 따라 배선 물질의 증착 시 단계를 보여주는 평면도의 도식적인 스케치이다.
도 3c는 도 3b의 C-C'를 따라 취해진, 증착된 배선 물질의 횡단면의 도식적인 스케치이다.
도 4a-4c, 5a-5b, 6a-6b는 본 발명의 실시예에 따라 다이의 스택 상에 배선 단자 물질의 시 단계를 보여주는 도식적인 스케치이다. 도 4a, 5a, 6a는 부분 횡단면도이고, 도 4b는 부분 정면도이며, 도 4c는 부분 평면도이다.
도 7은 본 발명의 실시예에 따른 다이의 스택 상으로 배선 단자 물질의 증착 시 단계를 보여주는 부분 횡단면도의 도식적 스케치이다.
도 8a는 다이의 스택을 보여주는 부분 횡단면도의 도식적 스케치이다.
도 8b는 본 발명의 실시예에 따라 배선 단자를 가지는 다이의 스택을 보여주는 도 8a의 부분 횡단면도의 도식적 스케치이다.
도 8c는 본 발명의 실시예에 따라 다이의 배선 스택을 보여주는 도 8a에서와 같이 부분 횡단면도의 도식적 스케치이다.
도 9a는 본 발명의 다른 실시예에 따라 다이의 스택을 보여주는 평면도의 도식적 스케치이다.
도 9b 및 9c는 도 9a의 9B-9B에 나타낸 것과 같은 단면의 배선된 스택형 다이 어셈블리의 다른 실시예를 보여주는 도식적 스케치이다.
도 10a는 본 발명의 다른 배선에 따라 다이의 스택을 보여주는 평면도의 도식적 스케치이다.
도 10b 및 도 10c는 도 10a의 10B-10B에 나타낸 것과 같이 단면 내 배선된 스택형 다이 어셈블리의 다른 실시예를 나타내는 도식적 스케치이다.
도 11a, 11b, 11c 및 11d는 스테어스텝 구성의 오프셋 다이를 포함하는 전기 배선된 스택형 어셈블리의 예를 나타낸다.
이제 본 발명이 도면을 참조하여 더 상세히 설명될 것이며, 이는 본 발명의 선택적 실시예를 나타낸다. 도면은 도식적이고, 본 발명의 특징부 및 다른 특징부 및 구조물에 대한 이들의 관계를 보여주며, 계량을 위한 것이 아니다. 표현의 명확성을 개선하기 위해, 본 발명의 실시예를 나타내는 도면에서, 다른 도면에 도시된 요소에 대응하는 요소가 이미 도면에서 모두 식별화 되었어도, 이들을 모두 구체적으로 다시 번호 매겨지지 않는다. 또한 표현의 명확성을 위해, 소정의 형상물이 도면에 도시되지 않으며, 이는 본 발명을 이해하는데 필수적인 것이 아니다. 설명 중의 일부 포인트에서, "초과", "미만", "상부", "하부", "탑(top)", "바닥" 등과 같은 상대적인 위치 관련 용어가 도면의 배치를 참조하여, 사용될 수 있으며, 이러한 용어는 사용 시 디바이스의 배치를 제한하려는 것이 아니다.
도 1a-1c는 본 발명의 실시예에 따른 스택형 다이 어셈블리의 다이의 배선에서 2, 4 및 6의 점진적인 단계를 도시한다. 이러한 예에서, 네 개의 다이(10, 10', 10", 10"')가 서로의 상부에 적층된다. 각각의 다이는 활성("전방") 측면(12), 반대 후방측면(16) 및 측벽을 가진다. 전방 측면 다이 에지(13)가 전방 측면 및 다이 측벽의 교차점에 형성되고, 후방측면 다이 에지(15)가 다이의 후방측면과 다이 측벽의 교차점에 형성된다. 배선 패드(예, 18)는 전방 측면 다이 에지에 인접한 다이의 마진 내의 다이의 활성 측면에 위치하고, 따라서 패드가 배열된 다이 마진을 "배선 마진"이라고 지칭할 수 있다. 전방 측면 다이 에지는 "배선 에지"라 지칭할 수 있고, 배선 에지에 인접한 다이 측벽은 "배선 측벽"이라 지칭할 수 있다. 배선 패드는 다이에 제공되는 것과 같이 배열된 주변 패드일 수 있다. 또는 리라우팅(rerouting)은 다이 내의 다이 패드의 원 배열과 다른 배선 패드의 배열을 위해 제공될 수 있다. 스택 내의 인접 다이가 스페이서(11, 11', 11")에 의해 분리되고, 이는 스페이서 벽(19, 19', 19")이 다이 측벽에 관하여 움푹하게 되도록 치수가 정해지고 배열되며, 다이 패드(18)가 덮이지 않은 채 남는다. 다이는 배선 에지가 수직 방향으로 대체로(반드시 정확하게는 아니나) 서로의 상부에 배치되며, 이에 다라 배선 측벽은 다이 중 임의의 것의 활성 측면의 평면에 대체로 수직인 평면에 대체로(정확히는 아니나) 놓인다. 이러한 도면에 도시된 예에서, 각각의 다이는 등각의 전기 절연 코팅(17)에 의해 덮이고, 이는 예를 들면 파릴렌(parylene)과 같은 유기 폴리머의 형태일 수 있다.
스페이서(11, 11', 11")는 예를 들면, "더미" 다이 또는 접착 필름일 수 있다. 또는 예를 들어, 스페이서(11, 11', 11")는 이들의 개별적인 배선 측벽이 다이(10, 10', 10", 10"')의 다른 측벽 너머로 돌출하도록 배향된 추가 개재된 활성 다이일 수 있다. 이러한 스택은 다이의 "스태거 스택(stggered stack)"이라 지칭될 수 있으며, 다양한 스태거 스택 구성이 예를 들면, 위에 참조된, 미국 특허 출원 제12/124,077호에 설명된다.
스페이서가 접착제 필름인 경우에, 스페이서는 스택 내 다이를 붙이는 데 기여한다. 스페이서가 "더미" 다이인 경우에 또는 개재된 활성 다이인 경우에, 이들은 추가 접착제에 의해 스택 내에 접착될 수 있다. 추가 접착제는 예를 들면 다이 부착 접착제일 수 있고, 예를 들면, 액체로서 분산될 수 있고, 또는 박형 접착 필름으로써 도포될 수 있다. 또는 다이에 등각 유전 폴리머 코팅이 제공되는 경우에, 유전 코팅은 스택 내에서 서로에 대해 다이를 접착하는데 기여할 수 있다.
도 1b는 도 1a에 서와 같이 스택형 다이 어셈블리를 4에 도시하며, 여기서 각각의 다이는 본 발명에 따른 배선 단자(40, 40', 40", 40"')를 가진다. 배선 단자는 전기 전도성 물질로 형성되고, 이하에 설명된 것과 같이 본 발명에 따른 에어로졸로 도포된다. 배선 단자는 패드(18)의 표면과의 전기 연결을 만들 수 있고 배선 에지(13) 주위의 그리고 배선 측벽(14) 상부의 전기 절연 코팅(17) 상의 패드로부터 확장한다. 배선 단자의 물질이 에어로졸에 부가되기 때문에, 배선 단자는 표면에 대해, 즉, 118에 도시된 것과 같이 다이 패드와 동형이고, 113에 도시된 것과 같이, 배선 에지의 상부에 전기 절연 코팅의 표면과 동형이며, 114에 도시된 것과 같이 배선 측벽 상에서 동형이다. 이러한 예에서, 배선 단자는 스페이서 벽(19, 19', 19")으로 확장되지 않고, 또는 스페이서 벽으로부터 다이 외측(die outboard)의 배면으로도 확장하지 않는다. 다른 구성에서 전도성 물질은 스페이서 벽과 접촉할 수 있다. 따라서 인접한 다이 상의 배선 단자들 사이에 다이-투-다이 전기 전도성이 존재한다.
배선 단자를 형성하는 방법이 예를 들면, 도 2, 3a-3d, 4a-4c, 5를 참조하여, 이하에 더 상세히 설명된다. 배선 단자로 적합한 전기 전도성 물질은 전도성 잉크(예를 들면 다양한 나노입자 잉크 중 임의의 것 등)와 같은 에어로졸 형태로 도포될 수 있는 물질을 포함한다. 배선 단자 물질은 경화 가능한 물질일 수 있다. 적합한 배선 물질은 예를 들면, 파이브 스타 테크놀로지스(인디펜던스, 오하이오)에 의해, 잉크의 "ElectroSperse" 시리즈로서 공급된다.
도 1B에 도시된 단계에서, 스택 내 다이는 서로 전기적으로 연결되지 않는다. 이러한 단계에서, 개별적인 다이(각각의 다이에 배선 단자의 전체 세트가 제공됨)가 일부 응용에서, 다이-스페이서 인터페이스에서 분리될 수 있고 이후에 후속 처리된다. 이러한 응용에서, 스페이서는 분리 뒤에 폐기될 수 있다. 또는 스페이서가 사용 환경에서 다이 스페이서로 기능을 하기 위해 선택된 다이 상의 제위치에 남겨질 수 있다. 스페이서가 임시적인 것이든 아니든, 분리된 다이는 예를 들면 사용 환경에서 지지대 상에 개별적으로 장착되거나 회로에 전기적으로 연결될 수 있다.
선택적으로, 스페이서는 완료 및 배선된 스택형 다이 어셈블리의 일부를 구성할 수 있다. 도 1c는 6에서 도 1b에서와 같이 스택 어셈블리를 도시하며, 개별적인 배선 단자(40, 40', 40", 40"')와 접촉하는 전기 전도성 물질의 수직 전기 배선(216)을 가지며, 이로써 개별적인 다이 상의 배선 패드를 전기적으로 연결한다. 수직 배선(216)은 다이 에지의 단자 표면(113, 113', 113", 113"')과 다이 측벽의 단자 표면(113, 113', 113", 113"')의 배선과 접촉한다. 도면에서와 같이,단자가 다이 패드로부터 배선 다이 에지로 그리고 배선 다이 에지와 배선 다이 측벽 상부로 전기 연결성을 제공함에 따라, 배선 물질은 인접한 다이 사이의 공간으로 삽입될 필요가 없다.
수직 전기 배선에 적합한 전기 전도성 물질은 유동 가능한 형태로 도포되고, 실질적을 경화되거나 단단해진다. 수직 배선 물질은 전기 전도성 폴리머 또는 전도성 잉크일 수 있다. 수직 배선 물질은 예를 들면, 경화 가능한 에폭시와 같은, 경화 가능한 전도성 폴리머일 수 있고, 배선 프로세스는 규정된 패턴 내의 경화되지 않은 물질의 트레이스를 형성하는 단계 및 그 후에 전기 콘택트와 패드 및 이들 사이의 트레이스의 기계적 통합을 고정하기 위해 폴리머를 경화한다. 배선 물질은 예를 들면, 시린지 또는 노즐 또는 니들과 같은 응용 도구를 사용하여 도포된다. 물질은 대체로 측벽 표면에 위치한 리드 말단을 향하는 증착 방향으로 도구에 의해 도포되고, 이 도구는 작업 방향으로 다이 스택 면에 존재하는 다이 측벽 상부에서 이동한다. 물질은 지속적인 흐름으로 도구로부터 분출된다. 또는 물질이 도구 드롭와이즈(dropwise)를 벗어날 수 있다. 일부 실시예에서, 물질은 작은 방울(droplet)의 제트로서 도구를 벗어나고, 배선 단자 표면과의 접촉시 또는 접촉 후에 합체하는 도트로서 증착된다. 일부 실시예에서, 증착 방향은 대체로 다이 측벽 표면에 수직이고, 다른 실시예에서, 증착 방향은 스택 면 표면에 수직인 각도에서 벗어난 각도로 존재한다. 도구는 대체로, 연결될 다양한 패드의 기판 상 및 다이 상의 위치에 따라 선형 작업 방향으로 또는 지그-재그 작업 방향으로 이동될 수 있다.
선택적으로, 복수의 증착 도구가 도구의 동시 작동(ganged) 어셈블리 또는 어레이에 고정될 수 있으며, 단일 패스에서 물질의 하나 이상의 트레이스를 증착하도록 동작할 수 있다.
선택적으로, 물질은 핀 이동 또는 패드 이동에 의해 증착될 수 있고, 핀이나 패드 또는, 핀이나 패드의 동시 작동 어셈블리 또는 어레이를 이용할 수 있다.
수직 배선용 물질의 도포가 자동화될 수 있다. 즉, 도구 또는 도구의 동시 작동 어셈블리나 어레이의 이동 및 물질의 증착이 로보트에 의해 오퍼레이터에 의해 적절히 프로그램된 대로 제어될 수 있다.
선택적으로, 수직 배선용 물질은 예를 들면, 인쇄 헤드(이는 노즐의 적합한 어레이를 가질 수 있음)를 사용하는 인쇄에 의해, 또는 예를 들면 스크린 인쇄에 의해 또는 마스크를 사용하여 도포될 수 있다. 수직 전기 배선을 형성하는 다양한 방법이, 예를 들면, 위에 참조된 미국 특허 출원 제12/124,097호에 설명된다.
위에 설명된 것과 같이, 배선 단자 물질은 에어로졸로 부가된다. 바람직하게, 단자 물질이 에어로졸 제트 인쇄에 의해 도포된다. 에어로졸 제트 인쇄에서, 물질이 에어로졸화되고 이후에 타깃 표면으로 노즐을 통해 이동될 수 있는 공기역학적으로 집중된 소형 방울 스트림으로서 캐리어에 혼입된다. 적합한 에어로졸 제트 장치는 예를 들어, M3D 시스템(옵토멕, 아이엔씨(알부쿼크, 뉴 멕시코)에서 입수할 수 있음)을 포함한다. 도 2는 노즐 축을 통과하는 도식적 단면으로, 적합한 에어로졸 제트 장치의 예의 노즐을 도시한다. 노즐(8)은 대체로 튜블러 벽(20)의 내부 표면(22)에 의해 정의된 루멘(24)을 가진다. 에어로졸 제트 헤드(도면에 도시되지 않음)가 에어로졸화된 물질(23)의 흐름을 둘러싸는 시스 가스(25)의 흐름을 형성한다. 시스 가스 및 혼입된 에어로졸화된 물질의 흐름이 흐름 축(27)을 따라 노즐의 팁(26)으로부터 뿜어져 나온다. 프로파일(즉, 횡단면의 모양)이 에어로졸화된 물질의 제트의 치수가 노즐 루멘의 치수를 선택함으로써 그리고 흐름 축 주위의 다양한 포인트에서 흐름을 제어함으로써 제어될 수 있다. 제트 프로파일은 대체로 예를 들면 원형, 또는 달걀 모양(oval)일 수 있다. 장비는 타깃 표면을 향해 제트를 배치하기 위해 조작될 수 있고, 타깃 및 노즐이 타깃 표면상의 물질의 라인을 형성하기 위해 화살표(29)에 의해 지시된 것과 같이 서로에 관하여 이동될 수 있다.
도 3a-3c는 물질의 최종 라인을 도시한다. 내용 중에 도시된 예에서, 제트의 프로파일은 신장된 둥근 모양을 가지며, 따라서 임의의 순간에 도 3의 32에 도시된 것과 같은 대응하는 모양으로 물질을 증착하는 것으로 예상될 수 있다. 도 3a의 화살표(39)에 의해 도시된 것과 같은 방향으로 타깃 표면 상부에 노즐 팁의 이동이 도 3b에 도시된 것과 같은, 라인(34)을 형성하며, 제트 프로파일의 폭에 대체로 대응하는 폭(w)을 가진다. 도 3c는 타깃 표면(35) 상의 물질(34)의 증착된 라인의 횡단면도를 나타내며, 이는 폭(w)과 두께(t)를 가진다.
제트의 프로파일은 신장된 라운드 모양과 다른 모양을 가질 수 있다. 도 3d 및 3e는 제트가 일반적인 원형 모양을 가지는 실시예에서 물질의 최종 라인을 도시하며, 이에 따라 임의의 순간에 도 3d에 도시된 것과 대응하는 모양으로 물질을 증착하는 것이 예상될 것이다. 도 3d의 화살표(39)에 의해 도시된 것과 같은 방향으로 타깃 표면 상부에 노즐 팁의 이동은 도 3e에 도시된 것과 같은 라인(38)을 형성하고, 제트 프로파일의 폭(지름)에 대체로 대응하는 폭(w)을 가진다.
물질의 증착된 라인의 두께는 일부 실시예에서는 보통 약 10nm 미만의 얇은 두께에서 약 40 um 이상의 범위일 수 있으며, 일부 특정한 실시예에서는 약 10um일 수 있다. 물질의 증착된 라인의 폭이 일부 실시예에서 약 1um 이하에서 약 150um 이상의 범위일 수 있다.
도 1a에 도시된 것과 같은 다이의 스택 상에 배선 단자를 형성하기 위한 본 발명에 따른 절차의 단계(도 1b에 도시된 것과 같은 결과를 가짐)가 도 4a, 4b, 4c; 5a, 5b; 및 6a, 6b에 도시된다. 도면은 도 2를 참조하여 일반적으로 도시된 것과 같은 노즐(8)을 도시하며, 노즐 팁(26)으로부터 도 1a에 도시된 것과 같은 다이의 스택(2)을 향해 제트 축(27)을 따라 에어로졸화된 물질(23)의 제트를 이동시킨다. 노즐은 화살표(49)에 의해 지시된 방향으로 이동되고, 이에 따라 이는 물질의 라인을 다이의 타깃 표면으로 증착된다. 노즐은, 제트 축(27)이 다이의 활성 측면에 관하여 각도(θ)에 존재하도록 배치된다. 도 4a는, 이동하는 제트가 다이(10) 상의 증착된 물질(440)의 라인을 남기는 단계를 도시한다. 라린은 다이 패드(18) 상의 418에서 시작하고, 배선 에지(13) 상부의 413을 통과하며, 배선 측벽(14) 상부의 어느 정도까지 414를 통과한다. 절연 등각 코팅(17)은 패드(18)에서, 코팅이 패드를 노출하도록 개방되는 곳을 제외하고 다이와 물질의 접촉을 방지한다. 다이(10)의 배선 마진은 도 4c의 부분 평면도에 도시되며, 다이(10, 10', 10", 10"')의 스택의 면이 도 4b의 부분 정면도에 도시된다. 도 4c 및 4b에서, 배선 단자의 열(column)이 완전히 도시되고, 배선 단자의 후속 열이 도 4a에 도시된 스테이지로 개시되었다. 라인 A-A'는 도 4A의 단면을 나타낸다.
후에, 도 5a에 도시된 것과 같이, 노즐이 궤도(49)를 따라 추가로 이동됨에 따라, 제트가 배면 다이 에지(15)를 통과하고 다이(10') 상의 노출된 패드(19') 상의 418'에 도시된 것과 같이 물질의 증착을 시작한다. 다이(10)의 오버행은 "그림자(shadow)"를 제공하며 스팟(418')의 내측 포인트에서 하부 다이(10') 상의 물질의 증착을 방지한다. 이해할 수 있는 것과 같이, 증착이 하부 다이 상에서 시작하는 스팟의 위치가 각도(θ)와, 스페이서의 두께 또는 이들 사이의 다이에 의해 설정된 것과 같이, 스택 내 인접 다이 사이의 거리에 의해 결정될 것이다.
도 5b는 도 5a의 스택을 부분 정면도로 도시한다. 다이(10) 상의 배선 단자(440)가 이 단계에서 완료되고, 다이(10') 상의 배선 단자는 이러한 도면에 아직 나타나지 않는다.
이후에, 도 6a에 도시된 것과 같이, 노즐이 다이(10') 및 다이(10")의 노출 타깃 표면 상부에서 이동하며, 다이(10"') 상으로 노출된 패드(18",) 상의 418"'에 도시된 것과 같이 물질의 증착을 시작한다. 스택 내의 각 다이의 오버행은 "그림자"를 제공하고, 시작 스팟의 내측 포인트에서 개별적인 인접한 하부 다이 상의 물질의 증착을 막는다.
도 6b는 부분 정면도로 도 6a의 스택을 도시한다. 다이(10) 상의 배선 단자(440), 다이(10') 상의 단자(440') 및 다이(10") 상의 단자(440")는 이 단계에서 완료되고, 다이(10"') 상의 배선 단자가 이러한 도면에 아직 나타나지 않는다.
도 7은, 도 5a 및 5b에 도시된 것과 유사한 증착 절차에서의 하나의 단계에서, 보다 두꺼운 스페이서(51, 51', 51")에 의해 분리된 다이(0, 10', 10", 10"')의 스택(52)을 도시한다. 도 7은 이동하는 제트가 다이(10) 상의 증착된 물질(540)의 라인을 남기는 단계를 도시하며, 라인은 다이 패드(18) 상의 518에서 시작하고, 배선 에지(13) 상부의 513을 통과하며, 배선 측벽(14) 상부의 514를 통과한다. 제트는 배면 다이 에지(15)를 통과하고 다이(10') 상의 노출된 패드(18') 상의 518'의 내측 포인트에 하부 다이(10') 상의 물질 증착을 막는다. 전술한 것과 같이, 이들 사이의 스페이서의 두께에 의해 설정된 것과 같이, 증착이 하부 다이 상에서 시작하는 스팟의 위치가 각도(θ)에 의해 그리고 스택 내 인접 다이 상의 거리에 의해 결정될 것이다. 여기에서 스택 내 인접 다이 사이의 거리가 위에 도시된 예에서보다 작기 때문에, 노즐은 다이의 활성 측면에 관하여 더 작은 각도로 축을 따라 제트를 이동시키도록 배치되어야 한다.
전술한 예에서, 노즐이 다이의 활성 측면의 평면에 대체로 평행한 궤도를 따라 이동한다. 다른 실시예에서, 노즐은 다이의 활성 측면의 평면에 대체로 수직인 궤도를 따라 이동한다. 또 다른 실시예에서, 노즐은 다이의 활성 측면의 평면에 관하여 일부 다른 각도로 위치한 궤도를 따라 이동된다.
위에 참조된 미국 특허 출원 제12/124,077호는 다양한 스택 구성을 가지는 다양한 실시예로 스택형 다이 유닛 및 스택형 다이 어셈블리를 설명한다. 일부 실시예에서, 예를 들면, 각각의 다이가 적어도 제 1 다이 에지를 따라 마진에 배치된 배선 패드를 가지고, 스택 내 계속되는 다이는, 이들의 개별적인 제 1 다이 에지가 스택의 동일 면을 향하도록 배열될 수 있다. 이러한 구성은 "스테어스텝" 다이 스택으로 제시되고, 각각의 다이는 적어도 제 1 다이 에지를 따라 배선 마진을 가지나 스택 내 이어지는 다이는 이들의 개별적인 제 1 다이 에지가 스택의 다른(예, 반대) 면을 향하도록 배열된다. 제 1 다이 에지가 반대 스택 면을 향하는 경우에, 이러한 구성은 "스태거" 다이 스택으로 표현되고, 여기서 (스택의 바닥으로부터 순차적으로 다이를 넘버링(번호매김)하는 경우에) 홀수 다이 면의 제 1 다이 에지가 하나의 스택 면을 향하고, 짝수 다이의 제 1 다이 에지가 반대 스택 면을 향한다. 스태거 스택에서, 홀수 다이의 제 1 다이 에지는 하나의 스택 면에 수직으로 정렬되고, 대응하는 하부 패드는 수직 배선에 의해 연결될 수 있다. 그리고, 짝수 다이가 반대 스택 면에서 수직으로 정렬되며, 대응하는 상부 패드가 다른 수직 배선에 의해 연결될 수 있다. 스태거 스택 구성에서, 짝수 다이는 홀수 다이 사이의 스페이서로서의 기능을 하고, 홀수 다이는 짝수 다이 사이의 스페이서로서 기능을 한다. 다이 사이의 스페이스가 상대적으로 높기 때문에(거의 개재된 다이의 두께), 배선 트레이스는 지지되지 않는 배선 거리의 일부를 횡단하도록 형성된다. 또 다른 실시예에서, 스택 내의 이어지는 다이가 하부 또는 상부 다이에 수직방향으로 인접한 다이에 관하여 90도로 배향된 채, 예를 들면, Y-치수보다 큰 X-치수를 가지는 다이가 스택된다. 이러한 실시예에서, 각각의 다이는 적어도 제 1 협폭 다이 에지를 따라 (일반적으로 양자 모두 협폭 다이 에지를 따라) 마진에 배치된 배선 패드를 가지고, (스택의 바닥으로부터 순차적으로 다이를 넘버링하는 경우에) 짝수 다이의 제 1 다이 에지가 스택의 일 면을 향할 수 있으며, 홀수 다이의 제 1 다이 에지가 제 1 스택 면에 대해 90도로, 제 2 스택 면을 향할 수 있다. 이러한 실시예 중 임의의 예에서, 각각의 다이는 추가로 제 1 다이에 더하여 제 2 다이 에지를 따라 마진 내에 위치한 배선 패드를 가지고, 제 2 다이 에지는 반대 에지 또는 인접한 (90도) 다이 에지일 수 있다.
도 8a-8c는 본 발명의 다른 실시예에 따른 스택형 다이 어셈블리 내의 다이의 배선 시 진행 단계들을 82, 84 및 86에 도시한다. 이러한 예에서, 7개의 다이(10, 81, 10',81', 10", 81" 및 10"')가 서로의 상부에 스택된다. 도 1a-1c에 도시된 예에서와 같이, 각각의 다이(10, 10', 10", 10"')는 활성 ("전방") 측면(12), 반대 배면(16) 및 측벽(14)을 가진다. 전면 다이 에지(13)가 다이의 전면(12)과 다이 측벽(14)의 교차점에 형성된다. 배선 패드(예, 18)는 전면 다이 에지에 인접하 다이의 마진에 다이(10, 10', 10", 10"')의 활성 측면에 위치한다. 따라서 다이 마진(패드가 배열됨)이 "배선 마진"이라 지칭될 수 있고, 배선 에지에 인접한 다이 측벽이 "배선 측벽"이라 지칭될 수 있다. 배선 패드는 주변 패드일 수 있고, 제공된 것과 같이 다이 내의 배선 마진에 적절히 배열될 수 있다. 또는, 제공된 다이가 중심 패드인 경우에 또는 바람직하지 않은 배열의 주변 패들 가지는 경우에, 리라우팅 회로가 다이상에 제공되어 바람직한 배선 마진 내의 배선 패드의 적합한 배열을 제공할 수 있다. 스택 내 다이(10, 10', 10", 10"')가 개재된 다이(81, 81', 81")에 의해 분리되고, 개재된 다이는 더미 다이일 수 있거나 이들의 개별적인 배선 측벽이 이 실시예에 도시된 도면에 나타나지 않도록 다이(10, 10', 10", 10"')로부터 다르게 배향된 추가적인 활성 다이일 수 있다. 즉, 배선된 다이가 활성 다이인 경우에, 이들은 다이(10, 10', 10", 10"')에 관하여 회전될 수 있다(예를 들면, 90도 또는 180도 회전됨). 개재된 다이는, 측벽(89, 89', 89")이 다이(10, 10', 10", 10"')의 배선 측벽에 관하여 움푹 꺼지도록 치수가 정해지고 배열되며, 덮이지 않은 다이 패드(18)를 남긴다. 개재된 다이가 활성 다이인 경우의 실시예에서, 개재된 다이(81, 81', 81")의 배선 마진, 배선 에지 및 배선 측벽은 이러한 도면에서 보이지 않는다. 다이는, 다이(10, 10', 10", 10"')의 배선 에지(13)가 서로의 상부에 수직방향으로 대체로( 반드시 정확할 필요는 없으나) 배치되도록, 그리고 배선 측벽(14)이 다이 중 임의의 하나의 활성 측면의 평면에 대체로 수직인 평면에 대체로(정확하게는 아님) 놓이도록 스택 내에 배열된다.
이러한 스택은 다이의 "스태거 스택"으로 지칭될 수 있고, 다양한 스태거 스택 구성이 예를 들면, 위에 참조된 미국 특허 출원 제12/124,077호에 설명되며, 본 명세서에 참조로 포함된다. 명확히 알 수 있는 것과 같이, "스태거 스택" 구성 내 개재된 다이가 유사한 방식으로 본 발명에 따라 배선될 수 있다. 도 9a, 9b, 9c는 스태거 스택 배열을 도시한다. 도 9a, 9b는 스택형 다이 어셈블리의 실시예를 도시하며, 여기서 개별적인 배선 에지가 수직으로 정렬되도록 스택 내 교대되는 다이가 하나의 상부에 다른 하나가 배치된다. 스택 내 다이에 인접한 이러한 구성에서, 예를 들면 배선 마진(93 및 94)이 스택의 반대 측면에 위치한다. 배열은 도 9c에 더 상세히 도시된다. 도 9c를 참조하면, 다이(91)가 다이(92) 상부에 스택된다. 다이의 배선 마진(93)이 도면의 우측을 향해 배향되고, 다이(92)의 배선 마진(94)이 좌측을 향해 배향된다. 다이는 배선 마진(94)의 배선 단자가 노출되도록 이동된다. 배선 패드(95, 96)에는 각각 전술한 것과 같이 형성된 배선 단자(930, 940)가 제공되고, 측면에 형성된 배선 물질의 트레이스 또는 열(916, 926)에 대한 콘택트 접속을 제공한다.
도 9c가 도시하는 바와 같이, 다이(91, 92)의 제 1 쌍의 각각의 배선 마진(93, 94)이 한 쌍의 다이의 배선 마진을 하부로 돌출시킨다. 따라서, 예를 들면 다이(91, 92)의 배선 마진(93, 94)은 다음 쌍의 다이(91', 92')의 배선 마진(93', 94')을 돌출시킨다. 각 세트의 마진(도면에서 좌측 또는 우측)에서의 구성이 도 8c에 도시된 구조의 구성과 유사하며, 여기서 (짝수) 다이(92, 92' 등)는 (홀수) 다이(91, 91') 등을 위한 스페이스의 기능을 한다. 따라서, 배선 트레이스(926)는 다이(92, 92', 92", 92"') 사이의 전기적 연속성을 제공하고, 배선 트레이스(916)는 다이(91, 91', 91", 91"') 사이의 전기적 연속성을 제공한다.
이러한 도면에 도시된 예에서, 각각의 다이는 등각 전기 절연 코팅(97)에 의해 덮이고, 이는, 예를 들면 파릴렌과 같은 유기 폴리머의 형태일 수 있다.
전술한 것과 같이, 제공된 일부 다이가 다이 마진의 하나 이상을 따라 전면 상에 다이 패드를 가지며, 이들은 주변 다이 패드라 지칭될 수 있다. 제공된 다른 다이는 다이의 중심 부근의 전면에서 하나 또는 두 개의 행에 배열된 다이 패드를 가지며, 이들은 중심 패드 다이라 지칭될 수 있다. 제공된 다이가 중심 패드를 가지거나 바람직하지 않은 배열의 주변 패드를 가지는 경우에, 리라우팅 회로가 하나 이상의 바람직한 배선 마진 내의 배선 패드의 적합한 배열을 제공하기 위해, 다이 상에 제공될 수 있다. 도 9a - 9c에 도시된 예에서, 예를 들면, 각각의 다이 상의 배선 패드는 하나의 다이 에지를 따라 다이 마진에 배열된다. 필수적인 경우에 제공된 다이가 이러한 배열을 제공하기 위해 리라우팅될 수 있다.
위에 참조한, 미국 특허 출원 제12/124,077호가 다양한 스택 구성을 가지는 스택형 다이 유닛 또는 스택형 다이 어셈블리의 실시예를 도시한다. 일부 실시예에서, 예를 들면, 각각의 다이는 적어도 제 1 다이 에지를 따라 마진에 위치한 배선 패드를 가지며, 스택 내의 이어지는 다이는 이들의 개별적인 제 1 다이 에지가 스택의 동일한 면을 향하도록 배열될 수 있다. 이러한 구성은 스테어스텝 다이 스택으로 제시되며, 단계들에서 배선이 만들어진다.
도 10a, 10b, 10c는 스태거 구성을 가지는 스택형 다이 어셈블리의 예를 도시한다. 여기서 각각의 다이, 예를 들면 다이(101) 상의 배선 패드가 두 개의 상반된 다이 에지를 따라 다이 마진(103, 104)에 배열되며, 그리고 이 예에서 또한 제공된 다이가 이러한 배열을 제공하기 위해 리라우트될 수 있다. 이러한 예에서, 다이(101, 101', 101", 101'") 모두가 스택 내에서 동일한 배향을 가지며, 이에 따라 배선 마진(103, 104)이 스택의 반대 측면에 위치한다. 다이는 이들의 배선 에지가 수직으로 정렬되도록 그리고 다이가 스페이서(102, 102', 102")에 의해 분리되도록 적층된다. 배열은 도 10c에 추가로 상세히 도시된다. 이제 도 10c를 참조하면, 배선 패드(105, 106)는 위에 설명된 것과 같이 형성된, 배선 단자(1030, 1040)가 제공되어 이러한 측면에 형성된 배선 물질의 트레이스 또는 컬럼(1016, 1026)에 대한 콘택트 접속을 제공한다.
스페이서(102, 102', 102")가 예를 들면, 스페이스를 채우고 다이를 다른 다이에 접착하기 위해 적합한 두께의 필름 접착제일 수 있다. 또는 예를 들어, 스페이서가 개재된 다이이거나, 다이들의 개별적인 배선 측벽이 이 실시예에 관해 도시된 도면에 나타나지 않도록, 다이(101, 101', 101", 101'")로부터 다르게 배향된 추가 활성 다이일 수 있다. 개재된 다이는 스택 내 다양한 다이 상의 다이 패드가 덮이지 않은 채로 남도록 치수가 결정된다. 즉, 배선된 다이가 활성 다이인 경우에, 이들은 다이(101, 101', 101", 101'")에 관하여 90도 회전될 수 있고, 이러한 실시예에서, 개재된 다이(102, 102', 102")의 배선 마진, 배선 에지 및 배선 측벽이 이러한 도면에 도시되지 않는다. 이해할 수 있는 것과 같이, 스택의 이러한 개별적인 측면에 형성된 배선 물질의 트레이스 또는 열로 콘택트 접속을 제공하기 위해, 개재된 다이 상의 배선 패드에 전술한 것과 같이 형성된 배선 단자가 제공된다. 개재된 다이는 도 10c에 설명된 것과 같은, 박형 유전 필름으로 선택적으로 덮일 수 있다.
전술한 예에서, 스택형 다이 어셈블리는 배선 단자의 형성에 뒤이어 하나를 다른 하나에 전기적으로 배선(상호 연결)하는 것으로 도시된다. 이해할 수 있는 것과 같이, 다른 실시예에서, 다이는 배선 단자를 형성하는 프로세스를 위해 임시로 스택될 수 있고, 단자의 완료 후에, 스택이 분해될 수 있으며, 결과적으로 각각에 배선 단자가 제공되는 복수 개의 개별 다이가 형성된다. 개별 다이는 이후에 예를 들면, 이들을 개별적으로 지지대에 장착하고 전기적으로 연결함으로써 추가로 처리될 수 있다. 또는 예를 들면, 이들을 임의의 바람직한 스택형 다이 구성에 쌓아 올리고 스택 내 다이를 전기적으로 배선하며 및/또는 지지대에 스택을 전기적으로 연결함으로서 추가로 처리될 수 있다.
전술한 예에서, 에어로졸 스프레이 폭은 배선 단자의 폭을 구성하고, 에어로졸 스프레이에 의해 증착된 각각의 라인이 배선 단자(또는 수직 방향으로의 일련의 배선 단자)를 구성한다. 다른 예에서, 스프레이 프로파일이 충분히 넓은 경우에, 마스-앤드-스프레이 접근법이 스프레이 도구의 각 패스에서 둘 이상의 배선 단자를 증착하는데 사용될 수 있다. 이러한 접근법에서, 스프레이 프로파일 폭은 다이 상의 둘 이상의 인접한 배선 패드에 걸치고, 패턴된 마스트가 인접 패드 사이의 바람직하지 않은 전기 전도를 일으킬 수 있는 물질의 임의의 증착을 막는데 사용된다. 도구의 각 패스에 형성될 수 있는 배선 단자의 수가 최대 실용가능한 스프레이 폭에 의해 그리고 배선 패드의 피치에 대해 제한된다. 원리적으로, 도구의 단일 패스 내의 다이 에지의 전체 길이를 따라 배선 단자를 형성하는 것이 가능할 수 있다.
이전 예에서, 배선 단자는 전기 전도성 물질의 에어로졸 스프레이 증착을 이용하여 다이에 형성된다. 이러한 다이의 스택이, 스택의 배선 면을 구성하는 수직방향으로 정렬된 배선 측벽으로 구성될 수 있고, 배선 단자와의 접촉 시, 다이 스택의 배선 면에서 전기 전도성 배선 물질의 트레이스 또는 열을 형성함으로써 전기적으로 배선될 수 있다. 유사하게, 기판 상의 회로에 대한 다이의 또는 다이의 스택의 전기 연결이, 배선 단자 및 기판 상의 사이트와 접촉된, 전기 전도성 배선 물질의 트레이스 또는 열을 형성함으로써 만들어질 수 있다.
스테어스텝 구성 내의 오프셋 스택형 다이를 포함하는 스택 내의 다이를 가지는 어셈블리를 보여주는 다음의 예에서, 전기 배선은 배선될 다이 패드 사이에 접촉 및 이어지는 배선 트레이스를 형성하기 위해 에어로졸 스프레이 증착을 사용함으로써 만들어진다. 이러한 실시예에서, 유전 물질은 하부 형상물(예를 들면, 하부 다이 또는 기판)의 다이 측벽 및 표면에 의해 형성된 내부 각도("내부 코너")에 필렛을 형성하도록 증착되고, 배선 트레이스가 필렛 상부에 형성된다.
어셈블리를 안정화하는 것을 돕기 위해 어셈블리(다이, 기판, 다이 부착 필름 등)의 다양한 컴포넌트의 열 팽창 특성 사이에서 근접하거나 절충적인 열 팽창 특성을 가지는 것으로 필렛에 대한 유전 물질이 선택될 수 있다. 필렛에 대한 적합한 유전 물질은 유동 가능한 형태로 증착될 수 있고, 이후에 필렛을 형성하기 위해 경화되거나 경화되게 한다. 이러한 물질은 다양한 폴리머 중 임의의 것, 구체적으로 유기 폴리머를 포함하며, 이들은 다양한 수정 컴포넌트 중 임의의 것, 가령 필러 등을 포함할 수 있다. 특히 적합한 물질은 예를 들면 유전 언더필 물질을 포함한다. 언더필 물질은 반도체 패키징 응용에서 공통적으로 사용되고, 이에 따라 이들은 필렛에 대한 수용가능한 선택이 만들어질 수 있는, 일반적으로 알려진 기계적, 물리적 및 화학적 특성이 있다. 이들은 통상적인 도구를 사용하여 선택된 영역에 대해 직접적이 방식으로 적용될 수 있다. 설명에서, 다음의 물질은 언더필 물질로 설명되고, 임의의 적합한 절연 물질이 사용될 수 있다는 것을 이해할 것이다.
도 11a는 다이 측벽이 상부 다이(1153)의 배선 측벽(1104)이고, 하부 표면은 하부 다이 상의 다이 패드에 내측이며 상부 다이 측벽에 인접한, 하부 다이(1152)의 전방 측면의 전기 절연 영역(1196)이다. 증착된 유전 물질(예, 언더필 물질)은 상부 다이 배선 에지로부터 다이 패드의 내측의 하부 다이 표면으로 확장하는 점진적인 경사 표면을 제공하는 필렛(1190)을 형성한다. 여기에 전기 배선 트레이스(1191)가 형성될 수 있고, 기판(1500) 내 회로로 상부 다이(1153) 및 하부 다이(1152) 상의 패드를 전기적으로 연결 한다(그리고 추가 다이, 예를 들면 다이(1151)을 적절히 연결함). 이러한 예에서 전기 배선 트레이스는 전술한 바와 같이, 전기 전도성 물질의 에어로졸 스프레이 증착에 의해 형성된다.
유전(예, 언더필) 물질은 횡단면에서 직각 삼각형 모양에 근접하는 필렛을 형성하도록 증착될 수 있다. 이러한 관점에서 볼 때, 삼각형 모양의 빗변이 배선 트레이스가 형성될 수 있는 곳 상부의 경사 표면이다. 그리고 삼각형의 수직 측면은 하부 다이 배선 에지에 도는 이에 인접한 빗면과 하나의 각을 형성한다. 필렛의 경사 표면이 살짝 오목하거나 볼록할 수 있으며, 또는 더 복잡한 역간 휘어진 표면일 수 있다. 언더필 물질은 어셈블리를 안정화하는 것을 돕기 위해 어셈블리 내의 다양한 다른 컴포넌트의 CTE 사이에 상당히 좋은 절충물을 구성하거나 근접하는 CTE를 가지 수 있으며, 층상 분리 효과를 줄인다. 나아가, 전술한 바와 같은 모양의 필렛이 다이-투-다이 또는 다이-투-기판으로부터 점진적인 변환을 제공할 수 있고, 다이의 배선 에지에서의 경사각의(abrupt angular) (거의 직각) 변환을 방지한다. 일부 구성에서, 하부 다이 및 기판의 측벽에 형성된 제 1 필렛은 기판 상의 제 1 열 내의 본드 패드와 하부 다이 상의 패드를 연결하는 전기 배선 트레이스의 제 1 세트를 지지할 수 있다. 그리고 상부 다이 및 하부 다이의 측벽에 위치한 제 1 필렛 상의 제 1 배선 트레이스 상부에 형성된 추가 필렛이, 다이 패드로부터 기판 상에 제 1 행의 외측에 위치한 제 2 행 내의 본드 패드로 배선 트레이스의 제 2 세트를 지지할 수 있다.
표준 언더필 물질은 필렛을 형성하는데 사용될 수 있으며, 이는 언더필을 도포하기 위한 표준 장비를 사용하여 증착될 수 있다. 바람직한 언더필 물질은 고 모듈러스 물질일 수 있으며, 어셈블리 내의 다른 물질의 특성과 호환될 수 있는 열적 특성을 가진다. 예로서, 하나의 적합한 표준 언더필 물질은 명칭 Namics U8439-1로 시판된다.
배선 트레이스는 실질적으로 배선 물질이 에어로졸 스프레이에 의해 증착되는 표면에 실질적으로 등각이다. 필렛이 제공되지 않는 경우에, 예를 들면 트레이스가 하부 형상물의 다이 에지, 다이 측벽 및 인접 표면의 뒤에 이어진다. 배선이 매우 가는 일부 구성에서, 배선 내의 크랙 또는 브레이크는, 스택 내 다이의 배면 에지가 하부 물질의 표면을 만나는 "내부 코너"에 열 스트레스 후에 나타날 수 있다.
도면에 도시된 것과 같이, 필렛 상부에 배선 트레이스가 형성되는 경우에, 급격한 코너가 배선 트레이스가 형성되는 곳 상부의 표면에서 방지된다. 구체적으로, 예를 들면, 필렛의 표면(예를 들면, 도 11a의 필렛(1190))은 하부 형상물(예를 들면, 도 11a 내의 하부 다이(1152)의 표면(1196))의 표면으로 점진적으로 경사진다. 그리고, 이러한 예에서, 필렛은 상부 다이 측벽(예를 들면, 도 11a의 다이(1153)의 측벽(1104)의 상부면에서 배선 에지를 만나고, 따라서 배선 트레이스가 상부 다이의 배선 에지를 지나는 위치 상부의 외부 코너가 직각보다 현저히 작다. 이러한 점진적인 윤곽을 가지는 표면 상부에 형성된 배선 트레이스가 경사각을 가진 표면 상부에 형성된 트레이스 보다 견고하고 신뢰성일 수 있으며, 특히 여기서 트레이스가 매우 가늘다.
도 11b는 추가 예를 도시하고, 여기서 필렛(1932)은 다이(1153)의 배선 측벽 및 하부 다이(1152)의 표면 사이에 형성된 내각에 형성된다. 그리고 필렛(1934)은 하부 다이(1151)의 배선 측벽과 하부 기판(1150)의 표면 사이에 형성된 내각에 형성된다. 이러한 배열에서, 배선 트레이스(1931)는 기판(1550) 상의 본드 패드의 제 1 행에 하부 다이(1151)를 연결하기 위해 필렛(1934) 상에 증착되고, 그리고 그 후에 필렛(1936)이 필렛(1934) 및 트레이스(1931) 상부에 형성된다. 그 후에 배선 트레이스(1941)가 필렛(1932)과 필렛(1936)의 상부에, 상부 다이(1153)를 다이(1152)에 그리고 기판(1550) 상의 본드 패드의 제 2의 외측 행에 연결하도록 형성된다.
도 11c는 기판(1555) 상에 다이-다운 방향으로 장착된 플립-칩 다이(1161) 상부에 다이(1151, 1152)가 다이-업 방향으로 탑재되며, 필렛(1900)이 다이(1151) 및 플립 칩 다이(1161)의 측벽(1914, 1924)에 의해 형성된 내각에 그리고 본드 패드로부터 내측의 하부 기판(1555)의 표면(1916)에 형성된다. 이러한 예에서, 추가 필렛(1902)은 다이(1152)의 배선 측벽 및 본드 패드로부터 내측인 하부 다이(1151)의 표면에 의해 형성된 내각에 형성된다. 필렛(1900, 1902)은 상부 다이(1152) 배선 에지로부터 다이 패드의 내측의 하부 다이 표면으로, 그리고 이어서 다이(1151) 배선 에지로부터 본드 패드의 내측의 하부 기판 표면으로, 확장하는 점진적인 경사 표면을 제공하고, 본드 패드 상에는 전기 배선 트레이스(1911)가 형성될 수 있고, 이는 상부 다이(1152) 및 하부 다이(1151)상의 패드를 기판(1555) 내의 회로에 전기적으로 연결한다.
도 11c의 예에서, 다이(1151)의 배선 측벽(1914)은 하부(아래에 놓인) 플립-칩 다이(1161)의 하부 측벽(1924)과 수직으로 정렬된 것으로 도시된다. 다른 실시예에서, 이러한 형상물은 수직으로 정렬되지 않는다. 예로서 도 11d는 상부(위에 놓인) 다이(1151)의 측벽(1914)을 넘어 플립 칩 다이(1171)의 측벽(1964)이 돌출하는 실시예를 도시한다. 제 1 필렛(1962)은 다이(1152)의 배선 측벽과 하부 다이(1151)의 표면 사이에 형성돤 내각에 형성된다. 제 2 필렛(1966)은 다이(1151)의 배선 측벽(1914)과 플립 칩 다이(1171)의 돌출 표면 사이에, 그리고 플립칩 다이(1171)의 측벽(1964) 및 하부 기판(1565)의 표면 사이에 형성된 내각을 채우도록 형성된다. 필렛(1966, 1962)은 상부 다이(1152) 배선 에지로부터 보드 패드의 내측의 기판 표면으로 확장된 점진적인 경사 표면을 제공한다. 본드 패드에는 전기 배선 트레이스(1961)가 형성될 수 있으며, 상부 다이(1152) 및 하부 다이(1151) 상의 패드를 기판(1555) 내 회로에 전기적으로 연결한다.
전술한 것과 같이, 에어로졸 스프레이 증측된 배선 물질은 이것이 증착된 표면과 실질적으로 등각이다. 임의의 이러한 표면은 표면은 전기적으로 절연되는 곳을 제외하고 전도성 트레이스와 전기 접촉을 이룰 수 있다. 따라서, 배선 트레이스와 접촉할 수 있는 그리고 전기 접촉이 바람직하지 않은 다이의 표면이 전기적으로 절연되어야한다는 것을 이해할 것이다. 이는 예를 들면, 표면 상부에 등각의 유전 필름을 도포하고, 이어서 전기 접촉이 바람직한 필름 내의 개구부를 형성함으로써 얻어질 수 있다. 절연 필름은 도 11a-11d 어디에도 도시되지 않는다. 이 실시예에서, 적합한 필름은 다른 도면에도 도시된다. 특히 적합한 절연 필름은 파릴렌 필름이고, 이 필름은 스택 내 어셈블리 전에, 또는 에셈블리 후에 하나 이상의 필름의 형성하기 전에, 또는 하나 이상의 배선 트레이스를 형성하기 전 임의의 시간에 다이에 도포될 수 있다.
이해할 수 있는 것과 같이, 제어 방식으로 유전 물질은 하부 형상물 상의 패드로부터 내측의 표면 상부에 우수한 필렛 표면 프로파일을 가능하게 하며, 동시에 전기 연결을 위한 패드의 노출을 보장하기 위해 필렛 물질을 통해 개구부를 형성할 필요성을 제거한다.
에어로졸 스프레이에 의한 배선 단자 또는 배선 트레이스의 형성 시, 충분한 양의 물질이 스프레이 도구의 단일 패스에 도포될 수 있다. 충분한 양으로 키우기 위해, (배선 물질의 속성 및 스프레이 파라미터 자체에 따라) 둘 이상의 패스 내에 물질을 증착하는 것이 바람직하거나 또는 필수적이다. 스프레이 도구는 제 1 패스로서 제 1 방샹으로 이동될 수 있고, 이어서 제 2 패스로 반대 방향으로 이동될 수 있다. 또는 도구가 동일한 경로 상부에 동일한 방향으로 반복적으로 통과될 수 있다. 예를 들면, 10개 정도의 패스가 필요할 수 있다.
물질의 물리적 특성에 따라 반복된 패스가 만들어지는 경우에, 후속 패스는 증착물이 물질이 흘러감에 따 폭이 넓어질 수 있다. 이러한 경우에, 하나 이상의 패스 뒤에 그리고 후속 패스 전제 물질을 경화하거나 부분적으로 경화는 것이 바람직하다. 경화 또는 부분적인 경화는 각 패스 뒤에 또는 특정한 수의 패스 뒹 수행될 수 있다. 이러한 경화 또는 부분 경화는 최종 물질 증착물의 폭을 제한하는 것을 도울 수 있다. 여러 패스로부터 형성된 트레이스의 횡단 프로파일이 에지보다는 중심부 가까이에서 더 두꺼울 수 잇다.
반복된 패스가 만들어지는 경우에, 물질의 보다 큰 매스가 시작 및 종료 포인에 증착될 수 있고, 물질은 이러한 포인트에서 더 큰 트레이스 폭으로 퍼질 수 있다- 즉, 트레이스는 이러한 포인트에서 불룩할 수 있다. 너무 넓게 퍼지거나 불룩해진 트레이스가 인접 트레이스가 서로 접촉할 가능성을 증가시킬 수 있다. 이러한 퍼짐(spread)의 정도를 줄이기 위해, 다중 패스가 지정 트레이스에 만들어지는 경우에, 패스의 시작 및 종료 포인트가 스태거될 수 있다. 즉, 모든 패스가 트레이스르 따라 동일한 포인트에서 시작 및 종료될 필요가 없다. 결과적으로, 하나의 큰 중배(bulge)보다는 둘 이상의 더 작은 중배가 완성된 트레이스의 말단 가까이에 존재할 수 있다. 그리고 더 작은 중배가 이러한 포인트에서 너무 큰 트레이스 폭을 만들 수 있다. 패스는 패드의 중심부에 또는 중심부 가까이에서 시작될 필요가 없다. 패드가 트레이스의 방향으로 신장되는 경우에, 다양한 패스가 패드 길이 방향을 따라 다양한 포인트에서 시작할 수 있다. 나아가, 패스는 패드에서 시작될 필요가 없다. 이들은 패드의 내측(예를 들면 다이 상에) 또는 패드의 외측(예를 들면 기판 상에)에서 시작할 수 있다.
또는 반복된 패스가 만들어지는 경우에, 인접한 트레이스 상의 시작 및 종료 포인트가 스태거될 수 있고, 이에 따라 하나의 트레이스 상의 중배(들) 또는 스프레드(들)이 인접 트레이스의 중배(들) 또는 스프레드(들)의 외측이나 내측에 배치된다. 간단한 예에서, 각각의 트레이스에 대한 패스가 트레이스의 말단에서 시작 및 종료할 수 있다. 그리고 트레이스의 시작 및 종료는 인접한 트레이스의 시작 및 종료부분의 내측 또는 외측에 존재할 수 있다. 이해할 수 있는 것과 같이, 엇갈리는(staggering) 증착 패스의 시작 및 종료 포인트의 일부 조합 및 엇갈리는 완료된 트레이스의 시작 및 종료 포인가 사용될 수 있다.
도 11c 및 11d에 도시된 예에서, 통상적인 언더필은 플립 칩 다이 및 기판 사이에 추가로 제공된 것으로 도시된다. 필렛(들) 및 통상적인 언더필 내에 사용된 다양한 유전 물질(존재하는 경우에)이 동일한 물질일 수 있거나, 또는 이들이 다른 물질을 구성할 수 있다. 이러한 통상적인 언더필은 별개의 언더필 분산 절차에 선택적으로 제공될 수 있다. 또는 선택적으로, 플립 칩 다이 다음의 필렛이 통상적인 언더필과 동일한 물질인 경우에, 언더필 및 필렛은 하부 언더필 필렛(도 11c의 1900, 도 11d의 1966)이 형성됨으로써 언더필 분산 절차에서 선택적으로 형성될 수 있다.
스택 내 다이는 동일하거나 유사한 기능성을 가질 수 있다. 또는 이들 중 하나 이상이 나머지와 다른 기능성을 가질 수 있다. 예를 들어, 도 11c 및 11d를 참조하면, 플립 칩 다이는 프로세서 기능성을 포함할 수 있으며, 그 상부에 스택된 다이는 메모리 다이일 수 있다. 다른 다이 조합이 고려된다.
추가 다이가 스택될 수 있고, 필렛이 제공될 수 있으며 전술한 것과 같이 배선될 수 있다.
이해할 수 있는 것과 같이, 배선 트레이스가 상부에 형성될 수 있는 완만하게 굴곡진 표면을 제공하기 위한 필렛의 사용은 도 11a-11d의 예로서 설명된 것 이외의 다이 스택 배열과 함께 사용될 수 있다. 예를 들어, 스택 내의 최하위 다이 상부에 스택된 하나 이상의 다이가 스택 내 최하위 다이오 다르게 배향될 수 있으며, 최하위 다이 상부에 스택된 다른 다이와 다르게 배향될 수 있다.
내용 중에 참조된 모든 특허 출원은 참조로서 본 명세서에 포함된다.
다른 실시예가 다음의 청구항에 포함된다.

Claims (41)

  1. 복수의 다이 상에 배선 단자를 형성하는 방법으로서, 각각의 다이는 활성 측면, 배선 마진 및 배선 에지에 인접한 배선 측벽을 가지고, 배선 마진 내에 배열된 배선 패드를 가지며, 상기 방법은:
    스택 내 연속적인 다이가 스페이서에 의해 분리되고, 그리고 배선 측벽이 다이의 활성 측면의 평면에 수직인 평면에 널리 배치되도록 그리고 스페이서가 배선 에지에 관하여 이동되어 배선 마진의 적어도 일부가 노출되도록 다이가 배열되는, 다이의 스택을 형성하는 단계; 그리고
    다이의 활성 측면의 평면으로부터 0도 초과 90도 미만인 제트 각도로 에어로졸화된 전도성 물질을 배치하는 단계
    를 포함하는 것을 특징으로 하는 배선 단자 형성 방법.
  2. 제 1 항에 있어서,
    배선 단자의 형성 후에, 다이가 분리되어 별개로 처리되는 것을 특징으로 하는 배선 단자 형성 방법.
  3. 제 1 항에 있어서,
    다이 및 스페이서는 스택형 다이 어셈블리로서 추가 처리되는 것을 특징으로 하는 배선 단자 형성 방법.
  4. 제 1 항에 있어서,
    추가 다이는 스페이서를 구성하는 것을 특징으로 하는 배선 단자 형성 방법.
  5. 제 4 항에 있어서,
    추가 다이는 "더미" 다이인 것을 특징으로 하는 배선 단자 형성 방법.
  6. 제 4 항에 있어서,
    추가 다이가 활성 다이인 것을 특징으로 하는 배선 단자 형성 방법.
  7. 스택형 다이의 어셈블리 상에 배선 단자를 형성하는 방법으로서, 각각의 다이는 활성 측면, 배선 마진 및 배선 에지에 인접한 배선 측벽을 가지고, 배선 마진 내에 배열된 배선 패드를 가지며, 상기 방법은:
    스택 내 연속적인 다이가 스페이서에 의해 분리되고, 그리고 배선 측벽이 다이의 활성 측면의 평면에 수직인 평면에 널리 배치되도록 그리고 스페이서가 배선 에지에 관하여 이동되어 배선 마진의 적어도 일부가 노출되도록 다이가 배열되는, 다이의 스택을 형성하는 단계; 그리고
    다이의 활성 측면의 평면으로부터 0도 초과 90도 미만인 제트 각도로 에어로졸화된 전도성 물질을 배치하는 단계
    를 포함하는 것을 특징으로 하는 배선 단자 형성 방법.
  8. 제 7 항에 있어서,
    추가 다이는 스페이서를 구성하는 것을 특징으로 하는 배선 단자 형성 방법.
  9. 제 7 항에 있어서,
    추가 다이는 "더미" 다이인 것을 특징으로 하는 배선 단자 형성 방법.
  10. 제 7 항에 있어서,
    추가 다이는 활성 다이인 것을 특징으로 하는 배선 단자 형성 방법.
  11. 제 10 항에 있어서,
    추가 다이는 이들의 배선 측벽이 다이의 활성 측면의 평면에 수직인 평면에 널리 위치하도록 배열되는 것을 특징으로 하는 배선 단자 형성 방법.
  12. 제 10 항에 있어서,
    추가 다이에는, 추가 다이의 활성 측면의 평면으로부터 0도 초과 90도 미만인 제트 각도로 에어로졸화된 전도성 물질을 배치함으로써 배선 단자가 제공되는 것을 특징으로 하는 배선 단자 형성 방법.
  13. 전기 배선된 스택형 다이 어셈블리를 제조하는 방법으로서, 상기 방법은:
    제 7 항에 따라 스택형 다이의 어셈블리 상에 배선 단자를 형성하는 단계; 그리고
    배선 단자를 연결하기 위해 전기 전도성 배선 물질의 트레이스를 도포하는 단계
    를 포함하는 것을 특징으로 하는 배선 단자 형성 방법.
  14. 스택 내 복수의 다이로서, 각각의 다이는 활성 측면, 배선 마진 및 배선 에지에 인접한 배선 측벽을 가지며, 배선 마진 내의 배선 패드를 가지며, 패드로부터 배선 에지로 그리고 배선 에지의 상부에 그리고 배선 측벽의 상부에 형성된 라인을 구성하는 배선 단자를 가지는 것을 특징으로 하는 배선 단자 형성 방법.
  15. 스택형 다이의 어셈블리로서, 각각의 다이는 활성 다이, 배선 마진 및 배선 에지에 인접한 배선 측벽을 가지며, 배선 마진에 배열된 배선 패드를 가지고, 상기 어셈블리는:
    스택 내 연속적인 다이가 스페이서에 의해 분리되며, 그리고 배선 측벽이 다이의 활성 측면의 평면에 수직인 평면에 널리 배치되도록 그리고 스페이서가 배선 에지에 관하여 이동되도록 다이가 배열되는, 다이의 스택; 그리고
    배선 패드로부터 배선 에지로 그리고 배선 에지 상부에 그리고 배선 측벽 상부에 형성된 라인을 구성하는 배선 단자
    를 포함하는 것을 특징으로 하는 스택형 다이의 어셈블리.
  16. 오프셋 다이 스택 어셈블리를 배선하는 방법으로서, 상기 방법은:
    필렛을 형성하기 위해 다이 측벽 및 하부 표면에 의해 형성된 내각에 유전 물질을 증착하는 단계; 그리고
    필렛의 표면 상부를 지나는 배선 트레이스를 형성하는 단계
    를 포함하는 것을 특징으로 하는 오프셋 다이 스택 어셈블리의 배선 방법.
  17. 제 16 항에 있어서,
    필렛을 형성하기 위해 유전 물질을 증착하는 단계는, 경사 표면을 가지는 필렛을 형성하도록 언더필 물질을 증착하는 단계를 포함하고,
    배선 트레이스를 형성하는 단계는 필렛의 경사 표면 상부에 라인을 형성하기 위해 에어로졸화된 전도성 물질을 배치하는 단계를 포함하는 것을 특징으로 하는 오프셋 다이 스택 어셈블리의 배선 방법.
  18. 제 17 항에 있어서,
    유전 물질을 증착하는 단계는 평평한 경사 표면을 형성하는 단계를 포함하는 것을 특징으로 하는 오프셋 다이 스택 어셈블리의 배선 방법.
  19. 제 17 항에 있어서,
    유전 물질을 증착하는 단계는 볼록한 경사 표면을 형성하는 단계를 포함하는 것을 특징으로 하는 오프셋 다이 스택 어셈블리의 배선 방법.
  20. 제 17 항에 있어서,
    유전 물질을 증착하는 단계는 오목한 경사 표면을 형성하는 단계를 포함하는 것을 특징으로 하는 오프셋 다이 스택 어셈블리의 배선 방법.
  21. 제 17 항에 있어서,
    유전 물질을 증착하는 단계는 휘어진 경사 표면을 형성하는 단계를 포함하는 것을 특징으로 하는 오프셋 다이 스택 어셈블리의 배선 방법.
  22. 제 16 항에 있어서,
    배선 트레이스를 형성하는 단계는, 제 1 패드와 접촉하는 라인 내에 에어로졸화된 전도성 물질을 배치하는 단계, 필렛의 표면 상부를 지나도록 단계, 및 제 1 패드에 전기적으로 연결되도록 제 2 패드에 접촉시키는 단계를 포함하는 것을 특징으로 하는 오프셋 다이 스택 어셈블리의 배선 방법.
  23. 제 22 항에 있어서,
    배선 트레이스를 형성하는 단계는 단일 패스에 라인을 형성하는 단계를 포함하는 것을 특징으로 하는 오프셋 다이 스택 어셈블리의 배선 방법.
  24. 제 22 항에 있어서,
    배선 트레이스를 형성하는 단계는 둘 이상의 패스에 라인을 형성하는 단계를 포함하는 것을 특징으로 하는 오프셋 다이 스택 어셈블리의 배선 방법.
  25. 전기적으로 배선된 오프셋 스택형 다이 어셈블리로서, 상기 어셈블리는:
    다이 및 하부 형상물로서, 다이는 배선 측벽, 다이 측벽 및 내각을 형성하는 하부 형상물에 배선 패드를 가지는 다이 및 하부 형상물;
    다이 측벽 및 하부 형상물의 표면에 의해 형성된 내각에 위치하며, 경사 표면을 가지는 필렛; 그리고
    패드에 접촉하며 필렛의 표면 상부를 지나는 배선 트레이스
    를 포함하는 것을 특징으로 하는 오프셋 스텍형 다이 어셈블리.
  26. 제 25 항에 있어서,
    필렛의 슬로핑 표면은 평평한 것을 특징으로 하는 오프셋 스텍형 다이 어셈블리.
  27. 제 25 항에 있어서,
    필렛의 슬로핑 표면은 볼록한 것을 특징으로 하는 오프셋 스텍형 다이 어셈블리.
  28. 제 25 항에 있어서,
    필렛의 슬로핑 표면은 오목한 것을 특징으로 하는 오프셋 스텍형 다이 어셈블리.
  29. 제 25 항에 있어서,
    필렛 물질의 CTE는 어셈블리 컴포넌트의 하나 이상의 물질의 CTE 사이의 우수한 절충물과 유사하거나 이를 구성하는 것을 특징으로 하는 오프셋 스텍형 다이 어셈블리.
  30. 전기 배선된 오프셋 스택형 다이 어셈블리로서, 상기 어셈블리는:
    기판, 기판 상에 탑재된 하부 다이, 및 제 1 상부 다이;
    하부 다이의 측벽 및 기판의 표면에 의해 형성된 제 1 내각에 형성된 제 1 필렛;
    제 1 언더필의 슬로핑 표면 상부를 지나며 그리고 기판 상의 제 1 행 내의 본드 패드와 하부 다이상의 패드를 연결하는 전기 배선 트레이스의 제 1 세트; 그리고
    제 1 필릿 상의 제 1 배선 트레이스 상부에, 하부 다이 상의 패드로부터 내측의 하부 다이의 표면과 제 1 상부 다이의 측벽에 의해 형성된 제 2 각도로 형성된 제 2 필렛; 그리고
    기판 상의 제 1 행의 외측의, 제 2 행 내의 본드 패드로 제 1 상부 다이 상의 다이 패드를 연결하는 전기 배선 트레이스의 제 2 세트
    를 포함하는 것을 특징으로 하는 오프셋 스택형 다이 어셈블리.
  31. 제 30 항에 있어서,
    하부 다이 측벽은 하부 다이의 배선 측벽을 포함하는 것을 특징으로 하는 오프셋 스택형 다이 어셈블리.
  32. 제 30 항에 있어서,
    기판의 표면은 본드 패드의 내측 및 다이 측벽에 인접한, 기판의 다이 부착 측면의 영역을 포함하는 것을 특징으로 하는 오프셋 스택형 다이 어셈블리.
  33. 전기 배선된 오프셋 스택형 다이 어셈블리로서, 상기 어셈블리는:
    측벽을 가지는 제 1 다이, 그리고 표면, 다이 측벽 및 제 1 내각에서 만나는 표면을 가지는 하부 형상물;
    제 1 내각에 형성된 제 1 필릿; 그리고
    제 1 다이 상의 패드와 접촉하고 제 1 필렛의 슬로핑 표면 상부를 지나는 전기 배선 트레이스의 제 1 세트
    를 포함하는 것을 특징으로 하는 오프셋 스택형 다이 어셈블리.
  34. 제 33 항에 있어서,
    제 1 다이 측벽은 배선 측벽을 포함하는 것을 특징으로 하는 오프셋 스택형 다이 어셈블리.
  35. 제 33 항에 있어서,
    제 1 다이 측벽은 상부 다이의 배선 측벽을 포함하는 것을 특징으로 하는 오프셋 스택형 다이 어셈블리.
  36. 제 33 항에 있어서,
    하부 형상물 상의 표면은, 하부 다이 상의 다이 패드의 내측 및 제 1 다이 측벽에 인접한, 하부 다이의 전방 측면의 전기 절연 영역을 포함하는 것을 특징으로 하는 오프셋 스택형 다이 어셈블리.
  37. 제 33 항에 있어서,
    하부 형상물은 기판을 포함하고, 제 1 다이 측벽은 기판 상의 플립 칩 다이 배향된 다이-다운의 측벽을 포함하며, 플립 칩 다이는 다이 풋프린트 내의 기판 내의 회로에 전기적으로 연결되는 것을 특징으로 하는 오프셋 스택형 다이 어셈블리.
  38. 제 37 항에 있어서,
    하부 형상물은 기판 상의 본드 패드의 내측에 그리고 다이 측벽에 인접한, 기판의 다이 부착 측면의 전기 절연 영역을 포함하는 것을 특징으로 하는 오프셋 스택형 다이 어셈블리.
  39. 제 33 항에 있어서,
    하부 형상물은 플립 칩 다이를 포함하고, 제 1 배선 측벽은 플립 칩 다이 상부에 스택된 다이의 배선 측벽을 포함하는 것을 특징으로 하는 오프셋 스택형 다이 어셈블리.
  40. 제 33 항에 있어서,
    하부 형상물은 플립 칩을 포함하고, 하부 형상물의 표면은 하부 플립 칩 다이의 후방 측면의 전기 절연 영역을 포함하는 것을 특징으로 하는 오프셋 스택형 다이 어셈블리.
  41. 제 33 항에 있어서,
    배선 트레이스는 제 1 다이 상의 패드와 접촉하는 라인 내에 에어로졸화된 전도성 물질을 배치하고, 필렛의 표면을 통과시키며, 그리고 제 1 패드에 전기적으로 연결되도록 제 2 패드를 접촉시킴으로써 형성되는 것을 특징으로 하는 오프셋 스택형 다이 어셈블리.
KR1020117015983A 2008-12-09 2009-12-09 전기 전도성 물질의 에어로졸 응용에 의해 형성된 반도체 다이 인터커넥트 KR101566573B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US12113808P 2008-12-09 2008-12-09
US61/121,138 2008-12-09
US28058409P 2009-11-04 2009-11-04
US61/280,584 2009-11-04

Publications (2)

Publication Number Publication Date
KR20110103413A true KR20110103413A (ko) 2011-09-20
KR101566573B1 KR101566573B1 (ko) 2015-11-05

Family

ID=42230183

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117015983A KR101566573B1 (ko) 2008-12-09 2009-12-09 전기 전도성 물질의 에어로졸 응용에 의해 형성된 반도체 다이 인터커넥트

Country Status (5)

Country Link
US (1) US20100140811A1 (ko)
JP (1) JP5631328B2 (ko)
KR (1) KR101566573B1 (ko)
CN (1) CN102246298A (ko)
WO (1) WO2010068699A2 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9159705B2 (en) 2013-07-11 2015-10-13 Samsung Electronics Co., Ltd. Semiconductor chip connecting semiconductor package
US9196607B2 (en) 2013-06-11 2015-11-24 SK Hynix Inc. Stack packages and methods of manufacturing the same
KR20200113372A (ko) * 2019-03-25 2020-10-07 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009035849A2 (en) 2007-09-10 2009-03-19 Vertical Circuits, Inc. Semiconductor die mount by conformal die coating
US8178978B2 (en) * 2008-03-12 2012-05-15 Vertical Circuits, Inc. Support mounted electrically interconnected die assembly
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
TWI520213B (zh) 2009-10-27 2016-02-01 英維瑟斯公司 加成法製程之選擇性晶粒電絕緣
EP3062343B1 (de) * 2010-02-22 2022-08-17 Swiss Technology Enterprise GmbH Verfahren zum herstellen eines halbleitermoduls
US8587088B2 (en) 2011-02-17 2013-11-19 Apple Inc. Side-mounted controller and methods for making the same
KR20120135626A (ko) * 2011-06-07 2012-12-17 삼성전자주식회사 반도체 칩 패키지의 제조 방법
US10388584B2 (en) * 2011-09-06 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming Fo-WLCSP with recessed interconnect area in peripheral region of semiconductor die
US10109606B2 (en) 2011-10-27 2018-10-23 Global Circuit Innovations, Inc. Remapped packaged extracted die
US9935028B2 (en) 2013-03-05 2018-04-03 Global Circuit Innovations Incorporated Method and apparatus for printing integrated circuit bond connections
US10177054B2 (en) 2011-10-27 2019-01-08 Global Circuit Innovations, Inc. Method for remapping a packaged extracted die
US10002846B2 (en) 2011-10-27 2018-06-19 Global Circuit Innovations Incorporated Method for remapping a packaged extracted die with 3D printed bond connections
US9966319B1 (en) * 2011-10-27 2018-05-08 Global Circuit Innovations Incorporated Environmental hardening integrated circuit method and apparatus
US10128161B2 (en) 2011-10-27 2018-11-13 Global Circuit Innovations, Inc. 3D printed hermetic package assembly and method
US10147660B2 (en) 2011-10-27 2018-12-04 Global Circuits Innovations, Inc. Remapped packaged extracted die with 3D printed bond connections
US9870968B2 (en) 2011-10-27 2018-01-16 Global Circuit Innovations Incorporated Repackaged integrated circuit and assembly method
TWI467731B (zh) * 2012-05-03 2015-01-01 矽品精密工業股份有限公司 半導體封裝件及其製法
US9190390B2 (en) 2012-08-22 2015-11-17 Freescale Semiconductor Inc. Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
US9064977B2 (en) 2012-08-22 2015-06-23 Freescale Semiconductor Inc. Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
US9093457B2 (en) 2012-08-22 2015-07-28 Freescale Semiconductor Inc. Stacked microelectronic packages having patterned sidewall conductors and methods for the fabrication thereof
WO2014063287A1 (en) 2012-10-22 2014-05-01 Sandisk Information Technology (Shanghai) Co., Ltd. Wire tail connector for a semiconductor device
KR102190382B1 (ko) 2012-12-20 2020-12-11 삼성전자주식회사 반도체 패키지
US9299670B2 (en) 2013-03-14 2016-03-29 Freescale Semiconductor, Inc. Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
US9524950B2 (en) 2013-05-31 2016-12-20 Freescale Semiconductor, Inc. Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
US9036363B2 (en) 2013-09-30 2015-05-19 Freescale Semiconductor, Inc. Devices and stacked microelectronic packages with parallel conductors and intra-conductor isolator structures and methods of their fabrication
US9025340B2 (en) 2013-09-30 2015-05-05 Freescale Semiconductor, Inc. Devices and stacked microelectronic packages with in-trench package surface conductors and methods of their fabrication
US9305911B2 (en) 2013-12-05 2016-04-05 Freescale Semiconductor, Inc. Devices and stacked microelectronic packages with package surface conductors and adjacent trenches and methods of their fabrication
US9263420B2 (en) 2013-12-05 2016-02-16 Freescale Semiconductor, Inc. Devices and stacked microelectronic packages with package surface conductors and methods of their fabrication
US9876152B2 (en) 2014-05-27 2018-01-23 Epistar Corporation Light emitting device with an adhered heat-dissipating structure
US10388607B2 (en) 2014-12-17 2019-08-20 Nxp Usa, Inc. Microelectronic devices with multi-layer package surface conductors and methods of their fabrication
CN107548346B (zh) * 2015-02-10 2021-01-05 奥普托美克公司 通过气溶胶的飞行中固化制造三维结构
US20170348903A1 (en) * 2015-02-10 2017-12-07 Optomec, Inc. Fabrication of Three-Dimensional Materials Gradient Structures by In-Flight Curing of Aerosols
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10636767B2 (en) * 2016-02-29 2020-04-28 Invensas Corporation Correction die for wafer/die stack
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
US10373932B2 (en) * 2017-04-20 2019-08-06 Nanya Technology Corporation Stacked semiconductor structure
CN111655382B (zh) 2017-11-13 2022-05-31 奥普托美克公司 气溶胶流的阻挡
US10115645B1 (en) 2018-01-09 2018-10-30 Global Circuit Innovations, Inc. Repackaged reconditioned die method and assembly
JP7001482B2 (ja) 2018-01-22 2022-01-19 日鉄建材株式会社 集水井における水位計測センサ取付構造、及び水位計測センサ取付方法
US10790172B2 (en) * 2018-08-17 2020-09-29 Jabil Inc. Apparatus, system, and method of providing a ramped interconnect for semiconductor fabrication
US10903153B2 (en) 2018-11-18 2021-01-26 International Business Machines Corporation Thinned die stack
WO2020118558A1 (en) * 2018-12-12 2020-06-18 Intel Corporation Interconnect structure fabricated using lithographic and deposition processes
CN110349933A (zh) * 2019-07-23 2019-10-18 上海先方半导体有限公司 一种晶圆键合堆叠芯片的封装结构及制备方法
US11171109B2 (en) * 2019-09-23 2021-11-09 Micron Technology, Inc. Techniques for forming semiconductor device packages and related packages, intermediate products, and methods
US11939905B2 (en) 2020-05-20 2024-03-26 Board Of Trustees Of Michigan State University Internal combustion engine including multiple fuel injections external to a pre-chamber
US11508680B2 (en) 2020-11-13 2022-11-22 Global Circuit Innovations Inc. Solder ball application for singular die
KR20230023852A (ko) * 2021-08-10 2023-02-20 삼성전자주식회사 반도체 패키지 및 그의 제조 방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5466634A (en) * 1994-12-20 1995-11-14 International Business Machines Corporation Electronic modules with interconnected surface metallization layers and fabrication methods therefore
US5880530A (en) * 1996-03-29 1999-03-09 Intel Corporation Multiregion solder interconnection structure
KR100533673B1 (ko) * 1999-09-03 2005-12-05 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
US20030006493A1 (en) * 2001-07-04 2003-01-09 Matsushita Electric Industrial Co., Ltd. Semiconductor device and manufacturing method thereof
US6747348B2 (en) * 2001-10-16 2004-06-08 Micron Technology, Inc. Apparatus and method for leadless packaging of semiconductor devices
US6750547B2 (en) * 2001-12-26 2004-06-15 Micron Technology, Inc. Multi-substrate microelectronic packages and methods for manufacture
US6756252B2 (en) * 2002-07-17 2004-06-29 Texas Instrument Incorporated Multilayer laser trim interconnect method
JP2004063569A (ja) * 2002-07-25 2004-02-26 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP4081666B2 (ja) * 2002-09-24 2008-04-30 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
KR100499289B1 (ko) * 2003-02-07 2005-07-04 삼성전자주식회사 패턴 리드를 갖는 반도체 패키지 및 그 제조 방법
JP2004281538A (ja) * 2003-03-13 2004-10-07 Seiko Epson Corp 電子装置及びその製造方法、回路基板並びに電子機器
JP3772984B2 (ja) * 2003-03-13 2006-05-10 セイコーエプソン株式会社 電子装置及びその製造方法、回路基板並びに電子機器
KR20050009036A (ko) * 2003-07-15 2005-01-24 삼성전자주식회사 적층 패키지 및 그 제조 방법
DE102004008135A1 (de) * 2004-02-18 2005-09-22 Infineon Technologies Ag Halbleiterbauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
JP2005302763A (ja) * 2004-04-06 2005-10-27 Seiko Epson Corp 半導体装置及びその製造方法並びに電子機器
US7215018B2 (en) * 2004-04-13 2007-05-08 Vertical Circuits, Inc. Stacked die BGA or LGA component assembly
JP2007073803A (ja) * 2005-09-08 2007-03-22 Toshiba Corp 半導体装置及びその製造方法
KR100813624B1 (ko) * 2006-10-25 2008-03-17 삼성전자주식회사 반도체 패키지 및 그 제조방법
JP5018024B2 (ja) * 2006-11-08 2012-09-05 セイコーエプソン株式会社 電子部品の実装方法、電子基板、及び電子機器
US8154881B2 (en) * 2006-11-13 2012-04-10 Telecommunication Systems, Inc. Radiation-shielded semiconductor assembly
JP5080295B2 (ja) * 2007-01-26 2012-11-21 帝人株式会社 放熱性実装基板およびその製造方法
JP5110995B2 (ja) * 2007-07-20 2012-12-26 新光電気工業株式会社 積層型半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9196607B2 (en) 2013-06-11 2015-11-24 SK Hynix Inc. Stack packages and methods of manufacturing the same
US9159705B2 (en) 2013-07-11 2015-10-13 Samsung Electronics Co., Ltd. Semiconductor chip connecting semiconductor package
KR20200113372A (ko) * 2019-03-25 2020-10-07 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법

Also Published As

Publication number Publication date
WO2010068699A2 (en) 2010-06-17
JP5631328B2 (ja) 2014-11-26
CN102246298A (zh) 2011-11-16
KR101566573B1 (ko) 2015-11-05
WO2010068699A3 (en) 2010-08-26
US20100140811A1 (en) 2010-06-10
JP2012511835A (ja) 2012-05-24

Similar Documents

Publication Publication Date Title
KR20110103413A (ko) 전기 전도성 물질의 에어로졸 응용에 의해 형성된 반도체 다이 배선
US8178978B2 (en) Support mounted electrically interconnected die assembly
TWI570879B (zh) 半導體總成及晶粒堆疊總成
US8404520B1 (en) Package-on-package assembly with wire bond vias
US8723332B2 (en) Electrically interconnected stacked die assemblies
TWI491007B (zh) 藉由脈衝式分配所形成之電互連
TWI520213B (zh) 加成法製程之選擇性晶粒電絕緣
US8912661B2 (en) Stacked die assembly having reduced stress electrical interconnects
US7854366B2 (en) Method of mounting conductive ball and conductive ball mounting apparatus
TWI611485B (zh) 覆晶底部填充
TWI514543B (zh) 由導電材料的氣溶膠施加所形成的半導體晶粒互連線
JP2011155173A (ja) 膜形成方法、膜形成用基板、回路配線形成方法、及び回路配線形成用基板

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right