TWI717042B - 半導體封裝的底層填充方法和裝置 - Google Patents

半導體封裝的底層填充方法和裝置 Download PDF

Info

Publication number
TWI717042B
TWI717042B TW108135592A TW108135592A TWI717042B TW I717042 B TWI717042 B TW I717042B TW 108135592 A TW108135592 A TW 108135592A TW 108135592 A TW108135592 A TW 108135592A TW I717042 B TWI717042 B TW I717042B
Authority
TW
Taiwan
Prior art keywords
filler
substrate
nozzle
semiconductor package
underfill
Prior art date
Application number
TW108135592A
Other languages
English (en)
Other versions
TW202042318A (zh
Inventor
邊渡泳
武達特 恩古耶
張用熙
Original Assignee
南韓商恩傑特股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商恩傑特股份有限公司 filed Critical 南韓商恩傑特股份有限公司
Publication of TW202042318A publication Critical patent/TW202042318A/zh
Application granted granted Critical
Publication of TWI717042B publication Critical patent/TWI717042B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本發明涉及一種半導體封裝的底層填充方法和裝置，本發明的半導體封裝的底層填充方法，包括：載入基板的步驟；使基板和元件之間填充的填充劑帶電的步驟；在基板上塗覆填充劑的步驟；及對塗覆的填充劑形成電場的步驟。

Description

半導體封裝的底層填充方法和裝置
本發明涉及一種半導體封裝的底層填充方法和裝置，更為詳細地，涉及一種在基板上覆晶接合（flip chip bonding）半導體元件後，由填充劑底層填充（underfill）元件和基板之間空隙的半導體封裝的底層填充方法和裝置。
一般來講，已知應用於半導體元件（semiconductor device）的接合技術中有打線接合（wire bonding）、卷帶式自動接合（TAB，Tape Automated Bonding）、覆晶接合（flip chip bonding）及異方性導電膜（ACF，Anisotropic Conductive Film）接合等。
尤其，如今電子工業的趨勢是廉價製備及提供具有輕量化、小型化、高速化、多功能化、高性能化及高可靠性的產品，因此廣泛應用在基板上直接安裝半導體元件的技術，即覆晶接合技術。
覆晶接合技術為在半導體元件的電極焊墊（electrode pad）上形成凸塊（bump），並且以直接連接凸塊和基板的方式安裝半導體元件的技術。
通過覆晶接合方法在基板上安裝半導體元件後，為了防止因半導體元件和基板之間的熱膨脹係數之差異而導致膨脹不良，進行由填充劑（例如，環氧樹脂）填充經覆晶接合的部分即基板和半導體元件之間的底層填充製程（underfill process）。此時，底層填充方法廣泛使用通過分配器塗覆填充劑後通過毛細管力填充半導體元件和基板之間的毛細管底部填充（capillary underfill）。
然而，利用毛細管力的方法是由半導體元件和基板之間的表面張力（surface tension）和黏性力的關係來決定填充，因此根據溶液的特性，填充時間較長且也有可能導致不完整的填充。尤其，當凸塊的高度較低時，填充劑液面的面積較少，會降低表面張力，相反作用於組件及基板表面的黏性力則會相同，因此可能會導致填充速度的下降及不完整填充。不完整填充會在基板和半導體元件之間產生空隙（void），會導致致命的缺陷。
在水平毛細管流動（Horizontal capillary flow）中的液體的滲透流動可由以下公式來說明。
Figure 02_image001
在此，l表示液體滲透的毛細管的長度，t表示時間，r表示毛細管的半徑，η表示黏度，γ表示表面張力，θ表示接觸角。上述公式意味著，液體滲透長度和時間之比與毛細管的大小和表面張力成正比，且滲透長度與黏度成反比。從上式中可知，當凸塊變低而間隙高度變低時，即使具有相同的表面張力和黏度特性的液體，也可能會在滲透上出現問題。
在如手機等設備上設置有半導體元件的狀態下，隨著設備的操作而在半導體元件產生熱量，因此當產生空隙時，在產生空隙的部位會產生膨脹現象，由此會產生用於電連接半導體元件和基板的凸塊脫落的不良現象。
另外，當為了遏制產生空隙現象的目的，沿半導體元件的邊緣一次性大量塗覆填充劑時，塗覆的填充劑會溢出（over flow），從而會污染半導體元件的上表面，因此還產生無法層壓半導體元件的問題。
本發明的目的是為了解決如上所述的以往的問題而提供一種半導體封裝的底層填充方法和裝置，該半導體封裝的底層填充方法和裝置根據電濕潤的原理使填充劑帶電後塗覆在基板和半導體之間，然後施加電場並通過作用於填充劑的電力來控制填充劑的濕潤性，從而提高填充效率。
本發明所要解決的問題並不局限於上述所提的問題，對於未提到的其他問題，本領域之通常知識者應能從下面的記載中清楚地理解。
前述目的可通過本發明的半導體封裝的底層填充（underfill）方法來實現，本發明之方法包括：加載基板的步驟；使填充在基板和元件之間的填充劑帶電的步驟；在基板上塗覆填充劑的步驟；及對塗覆的填充劑形成電場的步驟。
在此，使填充劑帶電的步驟可通過將電極連接到填充劑並施加電壓來使填充劑帶電。
在此，對填充劑形成電場的步驟可通過用於塗覆填充劑的噴射設備的噴嘴與載臺之間的電位差來形成電場。
在此，可進一步包括：使填充劑固化的步驟；及卸載所述基板的步驟。
此外，前述目的可通過本發明的半導體封裝的底層填充（underfill）方法來實現，本發明的方法包括：加載基板的步驟；使填充在基板和元件之間的填充劑帶電的步驟；及在對將被塗覆填充劑的區域施加電場的狀態下，在基板上塗覆填充劑的步驟。
在此，所述填充劑帶電的步驟可通過將電極連接到填充劑並施加電壓來使填充劑帶電。
在此，所述填充劑形成電場的步驟可通過用於塗覆填充劑的噴射設備的噴嘴與載臺之間的電位差來形成電場。
在此，可進一步包括：使填充劑固化的步驟；及卸載基板的步驟。
此外，前述目的可通過本發明的半導體封裝的底層填充（underfill）方法來實現，本發明的方法包括：加載基板的步驟；及利用通過電流體動力學方式噴射液滴的噴射設備，在基板上塗覆將被填充在基板和元件之間的填充劑的步驟。
在此，可進一步包括：使填充劑固化的步驟；及卸載基板的步驟。
此外，前述目的通過本發明的半導體封裝的底層填充（underfill）裝置來實現，本發明的裝置包括：載臺，用於加載基板；帶電部，用於使填充在基板和元件之間的填充劑帶電；噴射設備，用於通過噴射帶電的填充劑來在基板上塗覆填充劑；及電場形成部，用於對塗覆的填充劑形成電場。
在此，噴射設備的噴嘴可以傾斜來噴射填充劑。
在此，載臺可為加熱載臺。
在此，載臺能夠旋轉。
在此，可進一步包括：變位感測器，用於檢測噴射設備的噴嘴和基板之間的距離。
在此，可進一步包括：相機，用於放大將被塗覆填充劑的部位。
在此，可進一步包括：機械臂，用於在載臺上自動加載或卸載基板。
在此，電場形成部可通過形成於噴射設備的噴嘴內的電極與載臺之間的電位差來形成電場。
所述電場形成部可通過形成於噴射設備的噴嘴上的電極和形成於載臺上的電極之間的電位差來形成電場。
此外，前述目的可通過本發明的半導體封裝的底層填充（underfill）裝置來實現，該裝置包括：載臺，用於加載基板；及適用電流體動力學方式的噴射設備，用於使將被填充在基板和元件之間的填充劑帶電，且通過電場力來在基板上塗覆填充劑。
在此，噴射設備的噴嘴可傾斜來噴射填充劑。
在此，載臺可為加熱載臺。
在此，載臺能夠旋轉。
在此，可進一步包括：變位感測器，用於檢測噴射設備的噴嘴和基板之間的距離。
在此，可進一步包括：相機，用於放大將被塗覆填充劑的部位。
在此，可進一步包括：機械臂，用於在載臺上自動加載或卸載基板。
在此，適用電流體動力學方式的噴射設備可包括：噴嘴，用於向相對的基板配設被供給的填充劑；主電極，通過絕緣體與噴嘴內的填充劑分離而不接觸；及電壓供給部，用於對主電極施加電壓。
在此，可在主電極上塗覆有絕緣體並被內插於噴嘴的內部。
在此，適用電流體動力學方式的噴射設備可進一步包括：感應輔助電極，由導電性材料塗覆在所述噴嘴的內側壁面，感應輔助電極不被電連接或被施加與主電極不同的電壓或被接地。
在此，噴嘴可由絕緣體來形成，且在噴嘴的外壁上、或在噴嘴的外側與噴嘴隔開的位置上形成主電極。
在此，噴嘴可由主電極部和絕緣部來形成，主電極部由導電性材料來形成主體，絕緣部由絕緣體塗覆於主電極部上，電壓供給部用於對主電極部施加電壓。
在此，適用電流體動力學方式的噴射設備可進一步包括：感應輔助電極，由導電性材料形成且被內插在噴嘴的內部，感應輔助電極不被電連接或被施加與主電極不同的電壓或被接地。
在此，可進一步包括：感應輔助電極，由導電性材料形成且被內插在噴嘴的內部，感應輔助電極不被電連接或被施加與主電極不同的電壓或被接地。
根據如上所述的本發明的半導體封裝的底層填充方法和裝置，具有如下的優點：即基於電濕潤的原理，對帶電的填充劑施加電場來控制填充劑的濕潤性，從而能夠提高填充效率。
在具體實施方式及附圖中包括實施例的具體內容。
參照下面的結合附圖詳細描述的實施例能夠清楚地理解本發明的優點和特點以及實現二者的方法。但本發明並不局限於下面公開的實施例，可通過不同的多種方式實現。本實施例只是用於完整地公開本發明，且為了向本領域技術人員完整地告知發明的範疇而提供的，本發明應由申請專利範圍的範疇來定義。在整個說明書中相同的附圖標記表示相同的結構要素。
下面，通過本發明的實施例，並參照用於說明半導體封裝的底層填充方法和裝置的附圖，對本發明進行說明。
圖1為根據本發明的一實施例的半導體封裝的底層填充方法的順序圖。圖2為根據本發明的另一實施例的半導體封裝的底層填充方法的順序圖。圖3為用於說明本發明的基本原理即電濕潤原理的圖。圖4A及圖4B為在基板上塗覆液滴後，對液滴未施加電場情況和施加電場情況下液滴變化的照片。圖5為根據本發明的一實施例的半導體封裝的底層填充裝置。圖6為圖5的變形例。圖7為根據本發明的另一實施例的半導體封裝的底層填充裝置。圖8A及圖8B分別為在根據本發明塗覆帶電的填充劑後施加電場情況和未施加電場情況下對按時間的填充過程進行實驗的照片。
首先，參照圖1及圖5，對根據本發明的一實施例的半導體封裝的底層填充方法及用於該方法的裝置進行說明。
本發明的一實施例的半導體封裝的底層填充方法可包括：加載基板S的步驟（S110）；使填充在基板S和半導體元件500之間的填充劑帶電的步驟（S120）；用於在基板S上塗覆填充劑的步驟（S130）；對塗覆的填充劑形成電場的步驟（S140）。此外，可進一步包括使填充劑固化的步驟（S150）及卸載基板S的步驟（S160）。
首先，在載臺410上加載由絕緣體形成的基板S（S110）。在載臺410上加載基板S時，可使用機械臂，該機械臂用於從外部輸送基板S並安裝在載臺410上。此時，在基板S中可通過覆晶接合方法預先安裝有形成凸塊510的半導體元件500，也可根據情況，加載在載臺410上後，通過覆晶接合方法在基板S上安裝半導體元件500。
雖然未在圖5中表示，但也可將包括載臺410及用於塗覆填充劑的噴射設備430等的裝置配置在腔室（未圖示）內，該腔室能夠調節內部壓力。
接下來，在帶電部420中通過覆晶接合方法，使填充在被安裝的半導體元件500和基板S之間的填充劑帶電（S120）。當通過覆晶接合方法於基板S上安裝半導體元件500的凸塊510的情況下，為了防止因半導體元件500和基板S之間的熱膨脹係數的差異導致的膨脹不良，如本發明，應由填充劑填充覆晶接合的部分，即填充基板S和半導體元件500之間。填充劑可使用環氧樹脂，但並不局限於此。
此時，在本發明中，可通過對填充劑注入電荷的方法使填充劑帶電。例如，帶電部420可在收容有填充劑的殼體內配置電極（未圖示），並通過對電極施加電壓的方法使填充劑帶電。
接下來，將帶電的填充劑供給到用於通過噴嘴噴射液滴的分配器或印表機等的噴射設備430，通過噴射設備430沿基板S和半導體元件500之間的邊緣塗覆於基板S上（S130）。如此在基板S和半導體元件500之間的邊緣塗覆填充劑後，填充劑可通過毛細管力流入基板S和半導體元件500之間的空間內。
此時，噴射設備430可包括通常的加壓式分配器及利用致動器的噴射式分配器。利用致動器的噴射式分配器可有利用空壓或電磁閥的噴射式分配器，也可有利用壓電致動器（piezoelectric actuator）的噴射式分配器。在加壓式分配器和利用致動器形式的以往的分配器的情況下，也能夠構造帶電部來使填充劑帶電。例如，帶電部可為包括能夠對填充劑的腔室或流路中間施加電壓的電極的結構，通過該結構來使填充劑帶電。或者，帶電部也可為在腔室或流路配置有外部由絕緣體絕緣的電極的結構，利用對電極施加電壓時感應（induced）的電荷來使填充劑帶電。
或者，帶電部也可為包括配置在用於分配液體或噴射液滴的分配器或印表機的噴嘴部周圍並被施加電壓的電極的結構，通過該結構感應電荷。例如，可將電極配置在噴嘴的外部，從而對所噴射的液滴感應電荷。
此時，可在輸送噴射設備430的同時塗覆填充劑，或在輸送載臺410的同時塗覆填充劑。或者，可在一併輸送噴射設備430和載臺410的同時塗覆填充劑。例如，可形成有用於將噴射設備430在XYZ方向上輸送的驅動部（未圖示），也可形成有將載臺410在XYZ方向上輸送的驅動部（未圖示）。此外，也可對載臺410形成Z方向驅動部（未圖示），且對噴射設備430形成XY方向驅動部（未圖示），或對載臺410形成XY方向驅動部（未圖示），且對噴射設備430形成Z方向驅動部（未圖示）的方法來構成驅動部。此外，載臺410也可具有可水平旋轉的構造。
噴射設備430的噴嘴可向基板S方向垂直配置，從而向半導體元件500的側面部位垂直噴射填充劑，但也可如圖6所示，將噴嘴傾斜配置，從而向半導體元件500的側面壁面方向噴射填充劑。
接下來，對塗覆在基板S上的填充劑周圍形成電場（S140）。此時，也可同時進行塗覆填充劑的過程和形成電場的過程。即，也可對將被塗覆填充劑的區域形成電場的狀態下塗覆帶電的填充劑。
此時，電場形成部可將電極（未圖示）配置在用於塗覆填充劑的分配器或印表機等的噴射設備430內，並在電極和載臺410之間形成電位差來形成電場。此時，優選電極配置在分配器或印表機的噴嘴內，但並不局限於此。例如，也可在印表機的載臺上部或噴嘴外側的特定位置上形成電極。可對該電極施加電壓，在載臺及基板周圍形成電場。
電濕潤（electrowetting）的原理是眾所周知的，電濕潤用於靜電控制液體和固體之間的接觸角，可通過對液體施加電來改變液體的濕潤性。如圖3所示，施加於導電性液體和位於絕緣體330下面的第一電極310之間的電壓差會降低導電性液體的表面能量，這會增加液體對基板S的濕潤程度。嚴格來講，因存在於液體表面上的電荷及形成於表面周圍的電場而產生靜電力，而降低表面能量。可以說，通過施加外力而不是改變液體的表面張力係數來改變最終的表面張力。電濕潤可用於移動液體且塑造液體體積例如，當疏水性表面上存在水滴時，如圖4A所示，兩者間的接觸面積最小化。但是，當存在於疏水性表面下面的第一電極310和配置於水滴內的第二電極320之間施加合適的電壓差時，如圖4B所示，水滴呈現出在疏水性表面上接觸角變小的擴散性。此時，去除第一電極310和第二電極320的電壓差，則水滴恢復至其原狀。即，可根據施加的電壓，改變液體的濕潤性。
用於說明根據電濕潤原理相對於從外部施加電壓的接觸角變化的楊-李普曼(Lippmann-Young)式如下。
Figure 02_image003
上式中，
Figure 02_image005
為絕緣體的介電常數，
Figure 02_image007
為絕緣體的厚度，
Figure 02_image009
為流體-液滴表面的表面張力，
Figure 02_image011
為在沒有電場時在流體、液滴及絕緣體所接觸的三相接點（three-phase contact line，TCL）上的由各自的表面張力決定的接觸角。
在楊-李普曼(Lippmann-Young)式中，對電濕潤的現象為由對液滴施加電壓進行了說明，但具體來看，上述現象為作用於在三相接點上的表面電荷的電力起到減小液體接觸角的作用的原理。
即，在液體的表面上存在電荷，且在液體的周邊存在電場時，可通過作用於液體的電力來控制液體的濕潤性（表面張力）。
因此，在本發明中通過使填充劑帶電，在基板S和半導體元件500之間的邊緣上塗覆填充劑，在塗覆的填充劑周邊形成電場來控制填充劑的濕潤性，從而提高填充效率。因通過施加的電場來減小液體的接觸角（表面張力），因此能夠更為容易地在基板S和半導體之間的空間填充填充劑。
圖8A及圖8B分別為根據如本發明塗覆帶電的填充劑後通過1kV的電壓形成電場的情況和通過一般的分配方式塗覆不帶電的填充劑而沒有形成電場的情況下，對填充劑在基板S和半導體元件500之間按時間的擴散分佈進行實驗的結果。圖像右側的深色部分表示在基板S上塗覆的液滴，並顯示填充劑在以直線部為邊界向左側滲透（penetration）。在圖8A中可知，根據本發明形成電場時，填充劑在基板S和半導體元件500之間的空間擴散速度非常快。因此，在按照本發明噴射帶電的填充劑並施加電場時，提高填充劑的濕潤性，從而能夠更為容易地使填充劑流入到基板S和半導體元件500之間的空間。
接下來，經過規定的時間後固化填充劑（S150）。此時，用於加載基板S的載臺410可由可控制溫度的加熱載臺410來形成。因此，可通過控制載臺410的溫度來控制塗覆在基板S上的填充劑的黏度，進一步在固化填充劑時，能夠將溫度控制為適當的溫度。
最後，完成填充劑的固化後，通過機械臂卸載基板S（S160）。
下面，參照圖2及圖7，對本發明的另一實施例的半導體封裝的底層填充方法和用於該方法的裝置進行說明。在以下說明中，以與前述方法及用於該方法的裝置的不同之處進行說明。
本發明的另一實施例的半導體封裝的底層填充方法可包括加載基板S的步驟（S210）；及使用通過電流體動力學方式分配液滴的噴射設備440，在基板S上塗覆將被填充在基板S和元件500之間的填充劑的步驟（S220）。此外，可進一步包括固化填充劑的步驟（S230）及卸載基板S的步驟（S240）。
以往，已知有利用電流體動力學（electrohydrodynamics，EHD）的印表機及分配器。電流體動力學(EHD)噴射技術為通過對噴射的液體施加電，利用作用於液面的電力來噴射液體的技術。該方法與其他噴墨印表機或分配液滴的技術相比具有能夠噴射很小的液滴的特徵，進一步，在噴射過程中能夠對液滴施加電荷。
一般來講，如電流體動力學(EHD)印表機的適用電流體動力學方式的噴射設備在噴嘴內形成電極，通過施加的高電壓來使供給於噴嘴內的液滴帶電，通過由噴嘴內形成的電極和在噴嘴外側位於基板S下面的電極之間的電位差來形成的電場力來噴射液滴。
該技術還可以與其他噴墨印表機或分配液滴的技術以混合形式結合。例如，可在以往的空壓式或壓電式噴墨印表機或分配器的噴嘴內部或周圍形成電極後，通過施加高電壓來使液滴帶電，從而改善液滴噴射性能。由於本發明的目的是使用帶電的填充劑來改善以往底層填充的問題，因此，本發明中的適用電流體動力學方式的噴射設備可以意味著包括只利用電流體動力學(EHD)的噴射設備和應用電流體動力學(EHD)技術的混合式噴射設備。
因此，在本發明的底層填充製程中，當使用利用電流體動力學的噴射設備440時，能夠同時進行對填充劑注入電荷的步驟、塗覆帶電的填充劑的步驟及對塗覆的填充劑施加電場的步驟。在適用電流體動力學方式的噴射設備中，當為了帶電而對形成在噴嘴內部的電極施加電壓時，會在噴嘴內部使填充劑帶電的同時在噴嘴和基板S之間形成電場。因此，對電極施加電壓時，能夠同時進行使填充劑帶電的步驟、用於底層填充的液滴噴射步驟及形成電場的步驟。
雖然未於圖中表示，但在圖5至圖7的底層填充裝置中，還可進一步包括用於使填充劑固化的光固化器或熱固化器。
此外，為了在基板S和半導體元件500之間準確地塗覆填充劑，或為了精密地監控塗覆的填充劑，還可進一步包括用於放大顯示塗覆部位的相機。
此外，為了保持噴射設備430及440的噴嘴和基板S之間的距離，還可包括用於檢測噴嘴和基板S之間的距離的變位感測器。
此外，還可進一步安裝有機械臂，該機械臂用於在載臺410上加載基板S以及卸載完成底層填充的基板S。
此外，為了在封閉的環境中進行作業，還可形成用於區分作業空間和加載及卸載空間的卷簾門。
下面，參照圖9至圖11，關於能夠使用於本發明的半導體封裝的底層填充裝置的適用電流體動力學方式的噴射設備進行詳細說明。
圖9表示可用於本發明的半導體封裝底層填充裝置的適用電流體動力學方式的噴射設備的一實施例，圖10為圖9的另一實施例，圖11為圖9的又一實施例。
如圖9所示，按照本發明的一實施例用於半導體封裝底層填充裝置的適用電流體動力學方式的噴射設備440可包括噴嘴441、主電極442及電壓供給部。此外，可進一步包括感應輔助電極445。
噴嘴441從填充劑供給部接收填充劑，並且借助感應後的靜電力，通過形成於下端的噴嘴孔噴出填充劑。
填充劑供給部用於通過規定的壓力向噴嘴441內部供給填充劑，可由泵及閥門等來構成。
主電極442插入於噴嘴441內部的中心，從電壓供給部接收直流或交流電壓。如圖9所示，主電極442可形成為針（needle）狀。
此時，在本實施例中，由絕緣體塗覆主電極442的外部而形成絕緣層443。因此，主電極442和噴嘴441內部的填充劑之間被絕緣層443分離而不直接接觸。由於可通過絕緣層443來分離噴嘴441內的填充劑和主電極442，因此在對主電極442施加高電壓時，能夠防止填充劑和主電極442之間產生的氧化還原反應，且能解決因氧化還原反應引起的發熱、填充劑的性質改變、泡沫產生及噴嘴441的堵塞等的問題。
電壓供給部用於對位於噴嘴441內的主電極442施加直流或交流電壓。此時，通過電壓供給部施加的電壓的波形可為正弦波（sinusoidal）、三角波及方波等的各種波形。
此時，當對由絕緣層443來分離的填充劑和主電極442之間施加交流電壓時，可通過與對電容施加電壓時產生位移電流同樣的原理，對填充劑產生感應電荷。
此時，在噴嘴441內可進一步包括感應輔助電極445。更為詳細地，感應輔助電極445可通過由導電性材料塗覆於噴嘴441內側面的方法來形成。或者，可由導電性材料來形成噴嘴。此時，感應輔助電極445不被單獨電連接或被施加與主電極442的電壓不同的電壓或被接地。
如此在噴嘴441內部除了主電極442外，另外形成感應輔助電極445，在對主電極442施加交流電壓而在填充劑內產生感應電流時，能夠更加強化電場，因此能夠提高噴射特性。
此時，感應輔助電極445的表面也由絕緣體來塗覆，因此能夠防止感應輔助電極445與噴嘴441內的填充劑直接接觸。
此外，在由電壓供給部對主電極442施加直流電壓的情況下，也在液面上形成感應電荷，因此能夠通過感應電力噴出填充劑。
如圖10所示，本發明的另一實施例的適用電流體動力學方式的噴射設備440可包括噴嘴451、主電極452及電壓供給部。此外，可進一步包括感應輔助電極455。在以下說明中，與參照圖9說明的前述實施例進行比較並以不同之處進行說明。
本實施例的主電極452形成在噴嘴451的外側面，或在噴嘴451的外側配置在與該噴嘴451隔開規定距離的位置上，並從電壓供給部接收直流或交流電壓。此時，可通過在噴嘴451的外側面上塗覆導電物質的方法來形成主電極452。
因此，在本實施例中，由絕緣體來形成噴嘴451，且在噴嘴451的外側形成主電極452，從而如前述的圖9的實施例，噴嘴451內的填充劑和主電極452之間被由絕緣體形成的噴嘴451分離。此時，當從電壓供給部對主電極452施加交流電壓，感應電流流過噴嘴451內部的填充劑，從而可通過感應的電場力，通過噴嘴孔噴出填充劑。或者，當從電壓供給部對主電極452施加直流電壓時，在噴嘴451的末端的填充劑的液面上形成感應電荷，從而可通過感應的電力噴出填充劑。
此時，在本實施例中也跟前述的實施例同樣地可形成感應輔助電極455。如圖10所示，感應輔助電極455可由導電性材料來形成，並以針狀內插於噴嘴451內部，且該感應輔助電極455為不被單獨電連接或被施加與主電極452不同的電壓或被接地。或者，該感應輔助電極455可由導電性材料來形成，並以管狀內插於噴嘴451內部，且不被單獨電連接或被施加與主電極452不同的電壓或被接地。或者，該感應輔助電極455可由導電性材料來形成，並以平板狀內插於噴嘴451內部，且不被單獨電連接或被施加與主電極452不同的電壓或被接地。
感應輔助電極455與前述實施例同樣，對主電極452施加交流電壓而產生感應電流時強化感應電場來進一步提高噴射特性。在本實施例中，感應輔助電極455的外部也可由絕緣體來塗覆。
如圖11所示，本發明的另一實施例的適用電流體動力學方式的噴射設備440可包括噴嘴及電壓供給部。此外，可進一步包括感應輔助電極465。在以下說明中，也跟前述實施例進行比較並以不同之處進行說明。
本實施例的噴嘴由主電極部461及絕緣部463來形成。主電極部461由導電性材料來形成噴嘴的主體。絕緣部463通過由絕緣體塗覆於主電極部461的外側面來形成。此時，絕緣部463可以僅設置於噴嘴內徑的側面上，但如圖11所示，也可設置在噴嘴主體的整個主電極部461的外側面上。
因此，在本實施例中，由導電性材料形成之噴嘴主體的主電極部461能夠起到前述實施例的主電極442及452的作用。噴嘴內的填充劑和主電極部461之間被形成於主電極部461外側面上的絕緣部463分離而不直接接觸。因此，當電壓供給部對主電極部461施加交流電壓時，感應電流會流過噴嘴內部的填充劑，從而可通過感應的電場力，經由噴嘴孔噴出填充劑。此外，當電壓供給部對主電極部461施加直流電壓時，也在液面上形成感應電荷，從而可通過感應電力噴出填充劑。
感應輔助電極465可以與圖10的實施例相同的形狀來形成。
本發明的權利範圍並不限於上述實施例，在所附的申請專利範圍的範圍內可由多種形式的實施例實現。在不脫離申請專利範圍所要求保護的本發明精神的範圍內，本發明所屬技術領域具有通常知識者均能變形的各種範圍也屬於本發明的申請專利範圍所記載的範圍內。
310:第一電極 320:第二電極 330:絕緣體 410:載臺 420:帶電部 430:噴射設備 440:噴射設備 441:噴嘴 442:主電極 443:絕緣層 445:感應輔助電極 451:噴嘴 452:主電極 455:感應輔助電極 461:主電極部 463:絕緣部 465:感應輔助電極 500:半導體元件 510:凸塊 S:基板
Figure 02_image013
:流體-液滴表面的表面張力 D:絕緣體的厚度 V:電壓差 S110、S120、S130、S140、S150、S160:步驟 S210、S220、S230、S240:步驟
圖1為本發明的一實施例的半導體封裝的底層填充方法的流程圖。 圖2為本發明的另一實施例的半導體封裝的底層填充方法的流程圖。 圖3為本發明一實施例之電濕潤原理的示意圖。 圖4A及圖4B為依據一些實施例，在基板上塗覆液滴後對液滴未施加電場情況和施加電場情況下的液滴變化示意圖。 圖5為本發明的一實施例的半導體封裝的底層填充裝置。 圖6為本發明的一實施例的半導體封裝的底層填充裝置。 圖7為本發明的另一實施例的半導體封裝的底層填充裝置。 圖8A及圖8B分別為依據一些實施例塗覆帶電的填充劑後施加電場情況和未施加電場情況下對按時間的填充過程進行實驗的示意圖。 圖9為依據一些實施例，半導體封裝底層填充裝置的適用電流體動力學方式的噴射設備的一實施例。 圖10為依據一些實施例，半導體封裝底層填充裝置的適用電流體動力學方式的噴射設備的另一實施例。 圖11為依據一些實施例，半導體封裝底層填充裝置的適用電流體動力學方式的噴射設備的另一實施例。
S110、S120、S130、S140、S150、S160:步驟

Claims (23)

  1. 一種半導體封裝的底層填充方法，包括：使填充在一基板和一元件之間的一填充劑帶電的步驟；沿著該基板和該元件之間的邊緣而在設置有該元件的該基板上塗覆該填充劑的步驟；及對塗覆的該填充劑形成一電場，以使塗覆的該填充劑流入至該基板和該元件之間的一空間的步驟。
  2. 一種半導體封裝的底層填充方法，包括：使填充在一基板和一元件之間的一填充劑帶電的步驟；及在對將被塗覆該填充劑的區域施加一電場的狀態下，沿著該基板和該元件之間的邊緣而在設置有該元件的該基板上塗覆該填充劑，以使塗覆的該填充劑流入至該基板和該元件之間的一空間的步驟。
  3. 一種半導體封裝的底層填充方法，包括：利用通過電流體動力學方式噴射液滴的一噴射設備，沿著該基板和該元件之間的邊緣而在設置有該元件的該基板上塗覆將被填充在該基板和一元件之間的一填充劑，以使塗覆的該填充劑流入至該基板和該元件之間的一空間的步驟。
  4. 如請求項1或2所述之半導體封裝的底層填充方法，其中，所述填充劑帶電的步驟是通過將一電極連接到該填充劑並施加一電壓來使該填充劑帶電。
  5. 如請求項1或2所述之半導體封裝的底層填充方法，其中，所述塗覆的該填充劑形成一電場的步驟是通過用於塗覆該填充劑的一噴射設備的一噴嘴和加載該基板的一載臺之間的電位差來形成該電場。
  6. 如請求項1至3中的任一項所述之半導體封裝的底層填充方法，進一步包括：固化填充於該基板和該元件之間的該填充劑的步驟。
  7. 一種半導體封裝的底層填充裝置，包括：一載臺，用於加載一基板；一帶電部，用於使填充在該基板和一元件之間的一填充劑帶電；一噴射設備，用於通過噴射帶電的該填充劑以在該基板上塗覆該填充劑；以及一電場形成部，用於對塗覆的該填充劑形成一電場。
  8. 一種半導體封裝的底層填充裝置，包括：一載臺，用於加載一基板；以及一適用電流體動力學方式的噴射設備，用於使將被填充在該基板和多個元件之間的一填充劑帶電，且通過一電場力來在該基板上塗覆該填充劑。
  9. 如請求項7或8所述之半導體封裝的底層填充裝置，其中，該噴射設備的一噴嘴傾斜以噴射該填充劑。
  10. 如請求項7或8所述之半導體封裝的底層填充裝置，其中，該載臺為一加熱載臺。
  11. 如請求項7或8所述之半導體封裝的底層填充裝置，其中，該載臺能夠旋轉。
  12. 如請求項7或8所述之半導體封裝的底層填充裝置，進一步包括：一變位感測器，用於檢測該噴射設備的一噴嘴與該基板之間的距離。
  13. 如請求項7或8所述之半導體封裝的底層填充裝置，進一步包括：一相機，用於放大將被塗覆該填充劑的部位。
  14. 如請求項7或8所述之半導體封裝的底層填充裝置，進一步包括：一機械臂，用於在該載臺上自動加載或卸載該基板。
  15. 如請求項7所述之半導體封裝的底層填充裝置，其中，該電場形成部通過形成於該噴射設備的一噴嘴內的一電極與該載臺之間的電位差來形成該電場。
  16. 如請求項7所述之半導體封裝的底層填充裝置，其中，該電場形成部通過形成於該噴射設備的一噴嘴上的一電極和形成於該載臺上的一電極之間的電位差來形成該電場。
  17. 如請求項8所述之半導體封裝的底層填充裝置，其中，該適用電流體動力學方式的噴射設備包括：一噴嘴，用於向相對的該基板噴射被供給的該填充劑；一主電極，通過一絕緣體與該噴嘴內的該填充劑隔離而不接觸；以及一電壓供給部，用於對該主電極施加一電壓。
  18. 如請求項17所述之半導體封裝的底層填充裝置，其中，該主電極上塗覆有該絕緣體並被內插於該噴嘴的內部。
  19. 如請求項18所述之半導體封裝的底層填充裝置，其中，該適用電流體動力學方式的噴射設備進一步包括： 一感應輔助電極，是由導電性材料塗覆在該噴嘴的一內側壁面，該感應輔助電極不被電連接或被施加與該主電極不同的該電壓或被接地。
  20. 如請求項17所述之半導體封裝的底層填充裝置，其中，該噴嘴由該絕緣體來形成，在該噴嘴的一外壁上、或在該噴嘴的外側的與該噴嘴隔開的位置上形成有該主電極。
  21. 如請求項17所述之半導體封裝的底層填充裝置，其中，該噴嘴可由一主電極部和一絕緣部來形成，該主電極部由導電性材料來形成該噴嘴的一主體，該絕緣部由該絕緣體塗覆於該主電極部上，該電壓供給部用於對該主電極部施加一電壓。
  22. 如請求項20所述之半導體封裝的底層填充裝置，其中，該適用電流體動力學方式的噴射設備進一步包括：一感應輔助電極，由導電性材料形成且插入在該噴嘴的內部，該感應輔助電極不被電連接或被施加與該主電極不同的該電壓或被接地。
  23. 如請求項21所述之半導體封裝的底層填充裝置，其中，該適用電流體動力學方式的噴射設備進一步包括：一感應輔助電極，由導電性材料形成且插入在該噴嘴的內部，該感應輔助電極不被電連接或被施加與該主電極不同的該電壓或被接地。
TW108135592A 2019-05-07 2019-10-01 半導體封裝的底層填充方法和裝置 TWI717042B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190052762A KR102047025B1 (ko) 2019-05-07 2019-05-07 반도체 패키지의 언더필 방법 및 장치
KR10-2019-0052762 2019-05-07

Publications (2)

Publication Number Publication Date
TW202042318A TW202042318A (zh) 2020-11-16
TWI717042B true TWI717042B (zh) 2021-01-21

Family

ID=68847842

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108135592A TWI717042B (zh) 2019-05-07 2019-10-01 半導體封裝的底層填充方法和裝置

Country Status (3)

Country Link
US (1) US11355360B2 (zh)
KR (1) KR102047025B1 (zh)
TW (1) TWI717042B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112742631B (zh) * 2020-12-24 2021-12-28 厦门天马微电子有限公司 喷头组件、喷印装置及喷印方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1710832A2 (en) * 2005-04-05 2006-10-11 Delphi Technologies, Inc. Electronic assembly with a noflow underfill
US20070048900A1 (en) * 2003-02-03 2007-03-01 Micron Technology, Inc. Underfill compounds including electrically charged filler elements, microelectronic devices having underfill compounds including electrically charged filler elements, and methods of underfilling microelectronic devices
KR20080074589A (ko) * 2007-02-09 2008-08-13 주식회사 엘에스 전자기장을 이용한 반도체 패키징 방법 및 이 방법에 의한반도체 패키지
US20120168956A1 (en) * 2011-01-04 2012-07-05 International Business Machines Corporation Controlling density of particles within underfill surrounding solder bump contacts
US20130062789A1 (en) * 2011-09-08 2013-03-14 International Business Machines Corporation Manufacturing a filling of a gap region
US20140177149A1 (en) * 2012-12-20 2014-06-26 Suriyakala Ramalingam Reduction of underfill filler settling in integrated circuit packages
US20140377916A1 (en) * 2013-06-25 2014-12-25 Manish Dubey Methods to prevent filler entrapment in microelectronic device to microelectronic substrate interconnection structures

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6756062B2 (en) * 2000-11-03 2004-06-29 Board Of Regents University Of Texas System Preparation of drug particles using evaporation precipitation into aqueous solutions
KR20120050277A (ko) * 2010-11-10 2012-05-18 주식회사 디엠케이 근접장 전기방사법을 이용한 절연성 기판 위의 용액 패턴 형성방법 및 장치
US8895365B2 (en) * 2012-08-31 2014-11-25 Intel Corporation Techniques and configurations for surface treatment of an integrated circuit substrate
KR101625714B1 (ko) * 2013-08-27 2016-05-30 엔젯 주식회사 정전기력을 이용하는 분무식 패터닝 장치
KR20170072748A (ko) * 2015-12-17 2017-06-27 엔젯 주식회사 미세 액적 토출이 가능한 잉크분사장치 및 방법
KR101977203B1 (ko) 2017-04-19 2019-05-13 에이엠티 주식회사 반도체 패키지의 언더필 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070048900A1 (en) * 2003-02-03 2007-03-01 Micron Technology, Inc. Underfill compounds including electrically charged filler elements, microelectronic devices having underfill compounds including electrically charged filler elements, and methods of underfilling microelectronic devices
EP1710832A2 (en) * 2005-04-05 2006-10-11 Delphi Technologies, Inc. Electronic assembly with a noflow underfill
KR20080074589A (ko) * 2007-02-09 2008-08-13 주식회사 엘에스 전자기장을 이용한 반도체 패키징 방법 및 이 방법에 의한반도체 패키지
US20120168956A1 (en) * 2011-01-04 2012-07-05 International Business Machines Corporation Controlling density of particles within underfill surrounding solder bump contacts
US20130062789A1 (en) * 2011-09-08 2013-03-14 International Business Machines Corporation Manufacturing a filling of a gap region
US20140177149A1 (en) * 2012-12-20 2014-06-26 Suriyakala Ramalingam Reduction of underfill filler settling in integrated circuit packages
US20140377916A1 (en) * 2013-06-25 2014-12-25 Manish Dubey Methods to prevent filler entrapment in microelectronic device to microelectronic substrate interconnection structures
US20150179479A1 (en) * 2013-06-25 2015-06-25 Intel Corporation Methods to prevent filler entrapment in microelectronic device to microelectronic substrate interconnection structures

Also Published As

Publication number Publication date
TW202042318A (zh) 2020-11-16
US20200357661A1 (en) 2020-11-12
US11355360B2 (en) 2022-06-07
KR102047025B1 (ko) 2019-12-02

Similar Documents

Publication Publication Date Title
US8393718B2 (en) Inkjet head and image forming apparatus having the same
KR20090106546A (ko) 본딩 장치 및 본딩 방법
TWI717042B (zh) 半導體封裝的底層填充方法和裝置
JP4096868B2 (ja) 膜形成方法、デバイス製造方法および電気光学装置
TWI404575B (zh) A method for filling a liquid material, a device, and a recording medium on which a program is recorded
WO1997022994A1 (fr) Procede et dispositif de montage de pieces electroniques et distributeur employe a cet effet
TW202039091A (zh) 感應電流體動力學噴射打印裝置
US6527159B2 (en) Surface mounting to an irregular surface
TWI404577B (zh) A method for filling a liquid material, a device, and a recording medium on which a program is recorded
KR101899239B1 (ko) 반도체 패키지의 전자파 차폐막 형성 장치 및 반도체 패키지의 전자파 차폐막 형성 방법
RU2617703C2 (ru) Способ и установка для переноса электропроводящего материала в текучей форме на подложку для печати
JP7291117B2 (ja) エネルギ出力装置を伴う噴射装置およびその制御方法
US20080246810A1 (en) Ink jet recording head, and method for manufacturing ink jet recording head
WO2020079744A1 (ja) 回路形成方法
JP5447376B2 (ja) 配線形成方法
TW592983B (en) Film-forming device, liquid filling method thereof, device manufacturing method, device manufacturing apparatus, and device
US20050287377A1 (en) Method for making layers and wiring board made thereby
US8985744B2 (en) Liquid-ejection recording head and method of manufacturing liquid-ejection recording head
JP2004174401A (ja) 液状体の吐出装置と液状体の吐出方法、及び電子機器
JP5326449B2 (ja) 配線形成方法
JP3693923B2 (ja) 液滴噴射装置
CN102069641A (zh) 液体喷射记录头及其制造方法
JP6013862B2 (ja) 塗布ユニットおよび塗布装置
US8425012B2 (en) Liquid ejection recording head including an element generating energy used to eject liquid and method of manufacturing the same
JP2010098156A (ja) 半導体装置、半導体装置の製造方法、電子機器