KR19990070625A - 반도체 패키지 및 그 제조방법 - Google Patents

Abstract

본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 종래에는 히트싱크용 리드프레임에 다층배선기판을 부착하는 과정에서 오정렬이 발생되어 패키지 불량을 초래하거나, 또는 반도체 칩을 리드프레임에 몰딩하는 인캡슐레이션 공정에서 통상 에폭시 주사기를 이용하여 하나씩 몰딩하므로 생산성이 낮게 되는 문제점이 있었던 바, 본 발명에서는 다층배선기판의 저면에 양면접착부재를 부착하여 스트립 형태로 형성하고, 그 다층배선기판의 캐비티에 반도체 칩을 삽입 부착하며, 소정형상의 금형에 넣고 몰딩부를 형성하고, 별도의 히트싱크를 양면접착부재의 저면에 부착하며, 상기 다층배선기판의 랜드에 솔더볼을 부착하고 나서 각 타이바를 절단하여 단품의 패키지를 완성함으로써, 리드프레임에 다층배선기판을 일체화하는 과정에서의 패키지 불량을 미연에 방지할 수 있고, 반도체 칩의 인캡슐레이션 공정을 용이하게 하여 생산성을 향상시킬 수 있는 효과가 있다.

Description

반도체 패키지 및 그 제조방법

본 발명은 반도체 패키지에 관한 것으로, 특히 디바이스의 열방출성이 우수하고 인캡슐레이션 공정이 용이한 반도체 패키지 및 그 제조방법에 관한 것이다.

일반적인 비지에이(BGA : Ball Gride Package)는 주어진 면적에서 다핀을 실현할 수 있고, 외부단자가 짧아서 외부충격으로부터 휨발생이 방지되며, 전기적인 신호의 전달은 물론 패키지의 실장이 용이하여 널리 이용되고 있는 바, 도 1은 이러한 비지에이 패키지의 일례를 보인 종단면도이다.

이에 도시된 바와 같이 종래의 비지에이 패키지는, 상면 중앙부에는 캐비티(1a)가 형성되고 그 캐비티를 제외한 상면에 다수개의 랜드(미도시)가 형성된 다층회로기판(1b)이 부착되는 히트싱크(heat sink)용 리드프레임(1)과, 그 리드프레임(1)의 캐비티(1a)에 부착되는 반도체 칩(2)과, 그 반도체 칩(2)의 상면에 형성된 패드(미도시)를 리드프레임(1)의 인너리드(혹은, 패턴)(미도시)를 전기적으로 연결하는 금속와이어(3)와, 상기 칩(2) 및 금속와이어(3)를 감싸는 몰딩부(4)와, 상기 리드프레임(1)의 랜드에 부착되는 외부단자용 솔더볼(5)로 구성되어 있다.

도면중 미설명 부호인 6은 절연접착제이다.

상기와 같은 종래의 비지에이 패키지를 제조하는 과정은 다음과 같다.

즉, 소정의 소잉공정을 통해 히트싱크용 리드프레임(1)을 제작하고 중앙부의 캐비티(1a)를 제외한 상면에 비 스테이지 에폭시(B-stage epoxy)를 이용하여 다층배선기판(1b)을 부착하며, 그 리드프레임(1)의 캐비티(1a)에 반도체 칩(2)을 부착하는 다이본딩을 실시하고, 그 반도체 칩(2)의 패드와 다층배선기판(1b)의 인너리드(미도시)를 금속와이어(3)로 연결하는 와이어본딩을 실시하며, 그 반도체 칩(2)과 와이어(3)를 외부로부터 보호하기 위하여 에폭시 주사기(미도시)를 이용하여 리드프레임(1)의 캐비티(1a)를 몰딩하는 인캡슐레이션(encapsulation)을 실시하고, 상기 다층배선기판(1b)의 랜드(미도시)에 점적기(點的器)를 이용하여 융매제(미도시)를 바른 후 솔더볼(Sn/Pb ; 63/37)(5)을 올려놓는 공정을 실시하며, 상기 솔더볼(5)을 리플로우 오븐(약 210℃)(미도시)에 놓고 다층배선기판(1b)의 랜드에 열압착을 실시하고, 상기 히트싱크용 리드프레임(1)의 타이바(tie bar)(미도시)를 절단하여 단품의 패키지를 완성하는 것이었다.

그러나, 상기와 같은 종래의 비지에이 패키지는, 히트싱크용 리드프레임(1)에 다층배선기판(1a)을 부착하는 과정에서 오정렬이 발생되어 패키지 불량을 초래하거나, 또는 반도체 칩(2)을 리드프레임(1)에 몰딩하는 인캡슐레이션 공정에서 통상 에폭시 주사기(미도시)를 이용하여 하나씩 몰딩하므로 생산성이 낮게 되는 문제점이 있었다.

따라서, 본 발명은 상기와 같은 종래의 비지에이 패키지가 가지는 문제점을 감안하여 안출한 것으로, 리드프레임에 다층배선기판을 일체화하는 과정에서의 패키지 불량을 미연에 방지할 수 있고, 반도체 칩의 인캡슐레이션 공정을 용이하게 하여 생산성을 향상시킬 수 있는 반도체 패키지 및 그 제조방법을 제공하려는데 본 발명의 목적이 있다.

도 1은 종래 비지에이형 패키지를 보인 종단면도.

도 2는 본 발명에 의한 비지에이 패키지를 보인 종단면도.

도 3a 내지 도 3f는 본 발명에 의한 비지에이 패키지를 제조과정을 보인 평면도 및 종단면도.

*도면의 주요 부분에 대한 부호의 설명*

11 : 다층배선기판 11a : 캐비티

11b : 인너리드 11c : 랜드

11d : 인덱스 홀 11e : 타이바

12 : 양면접착용 테이프 13 : 반도체 칩

14 : 금속와이어 15 : 몰딩부

16 : 솔더볼 17 : 히트싱크

이와 같은 본 발명의 목적을 달성하기 위하여, 다층배선기판의 저면에 양면접착부재를 부착하여 스트립 형태로 형성하고, 그 다층배선기판의 캐비티에 반도체 칩을 삽입 부착하며, 소정형상의 금형에 넣고 몰딩부를 형성하고, 별도의 히트싱크를 양면접착부재의 저면에 부착하며, 상기 다층배선기판의 랜드에 솔더볼을 부착하고 나서 각 타이바를 절단하여 단품으로 완성하는 반도체 패키지 및 그 제조방법이 제공된다.

이하, 본 발명에 의한 반도체 패키지 및 그 제조방법을 첨부도면에 도시된 일실시예에 의거하여 상세하게 설명한다.

도 2는 본 발명에 의한 비지에이 패키지를 보인 종단면도이고, 도 3a 내지 도 3f는 본 발명에 의한 비지에이 패키지를 제조과정을 보인 평면도 및 종단면도이다.

이에 도시된 바와 같이 본 발명에 의한 비지에이 패키지는 통상적인 스트립 형태로 형성됨과 아울러 그 상면에 수개의 캐비티(11a)가 형성되는 다층배선기판(11)과, 그 다층배선기판(11)의 저면에 부착되는 양면접착용 테이프(12)와, 상기 다층배선기판(11)의 각 캐비티(11a)에 삽입되어 양면접착용 테이프(12)의 상면에 부착되는 반도체 칩(13)과, 그 반도체 칩(12)의 패드(미도시)와 다층배선기판(11)의 인너리드(11b)를 전기적으로 연결하는 금속와이어(14)와, 그 금속와이어(14) 및 반도체 칩(13)을 보호하기 위하여 에폭시로 감싸는 몰딩부(15)와, 상기 다층배선기판(11)의 각 랜드(11c)에 부착되는 솔더볼(16)과, 상기 반도체 칩(13)에서 발생되는 열을 방출시키기 위하여 양면접착용 테이프(12)의 저면에 부착되는 히트싱크(17)로 구성된다.

상기 솔더볼(16)은 일반적으로 사용되고 있는 주석(Sn)과 납(Pb)의 공융 혼합물로 그 비율은 주석이 63%이고 납이 37%이다.

도면중 미설명 부호인 11d는 인덱스 홀, 11e는 타이바, 11f는 솔더마스크, 11g는 메탈라인이다.

상기와 같이 구성되는 본 발명에 의한 비지에이 패키지를 제조하는 과정은 다음과 같다.

즉, 통상적인 소잉공정을 통해 그 저면에 양면접착용 테이프(12)가 부착된 다층배선기판(11)을 스트립 형태로 형성하고, 그 다층배선기판(11)의 캐비티(11a)내에 반도체 칩(13)을 삽입하여 양면접착용 테이프(12)의 상면에 부착하며, 이렇게 부착된 반도체 칩(13)의 패드(미도시)를 다층배선기판(11)의 인너리드(11b)에 금속와이어(14)로 연결한 이후에, 상기 반도체 칩(13)이 부착 연결된 다층배선기판(11)을 소정형상의 금형(미도시)에 뒤집어 넣고 그 반도체 칩(13)과 금속와이어(14)를 에폭시(15)로 몰딩하여 인캡슐레이션을 수행한다.

다음, 소정시간을 경과시켜 에폭시(15)를 경화시킨 다음에 상기 금형(미도시)을 제거하고 양면접착용 테이프(12)의 저면에 히트싱크(17)를 부착한 이후에, 상기 다층배선기판(11)의 상면에 형성된 각 랜드(11c)에 융매제를 바른 후 통상적인 솔더볼(16)을 얹고, 약 210℃의 리플로우 오븐(미도시)을 이용하여 각 솔더볼(16)을 랜드(11c)에 열압착시킨다.

이후, 상기 융매제를 제거하고 다층배선기판(11)의 타이바(11e)를 절단하여 단품의 패키지를 완성하는 단계로 수행하는 것이다.

이상에서 설명한 바와 같이 본 발명에 의한 반도체 패키지 및 그 제조방법은, 다층배선기판의 저면에 양면접착부재를 부착하여 스트립 형태로 형성하고, 그 다층배선기판의 캐비티에 반도체 칩을 삽입 부착하며, 소정형상의 금형에 넣고 몰딩부를 형성하고, 별도의 히트싱크를 양면접착부재의 저면에 부착하며, 상기 다층배선기판의 랜드에 솔더볼을 부착하고 나서 각 타이바를 절단하여 단품의 패키지를 완성함으로써, 리드프레임에 다층배선기판을 일체화하는 과정에서의 패키지 불량을 미연에 방지할 수 있고, 반도체 칩의 인캡슐레이션 공정을 용이하게 하여 생산성을 향상시킬 수 있는 효과가 있다.

Claims (2)

1. 통상적인 스트립 형태로 형성됨과 아울러 그 상면에 수개의 캐비티가 형성되는 다층배선기판과, 그 다층배선기판의 저면에 부착되는 접착부재와, 상기 다층배선기판의 각 캐비티에 삽입되어 접착부재의 상면에 부착되는 반도체 칩과, 그 반도체 칩의 패드와 다층배선기판의 인너리드를 전기적으로 연결하는 금속와이어와, 그 금속와이어 및 반도체 칩을 보호하기 위하여 감싸는 몰딩부와, 상기 다층배선기판의 각 랜드에 부착되는 솔더볼과, 상기 반도체 칩에서 발생되는 열을 방출시키기 위하여 접착부재의 저면에 부착되는 히트싱크로 구성함을 특징으로 하는 반도체 패키지.
2. 소잉공정을 통해 그 저면에 양면접착용 테이프가 부착된 다층배선기판을 스트립 형태로 형성하는 단계와,

   그 다층배선기판의 캐비티내에 반도체 칩을 삽입하여 양면접착용 테이프의 상면에 부착하는 단계와,

   상기 반도체 칩의 패드를 다층배선기판의 인너리드에 금속와이어로 연결하는 단계와,

   상기 반도체 칩이 부착 연결된 다층배선기판을 금형에 뒤집어 넣고 그 반도체 칩과 금속와이어를 몰딩하는 단계와,

   상기 금형을 제거하고 양면접착용 테이프의 저면에 히트싱크를 부착하는 단계와,

   상기 다층배선기판의 상면에 형성된 각 랜드에 융매제를 바른 후 솔더볼을 얹는 단계와,

   통상적인 리플로우 오븐을 이용하여 상기 솔더볼을 다층배선기판의 각 랜드에 열압착시키는 단계와,

   상기 융매제를 제거하고 다층배선기판의 타이바(tie bar)를 절단하여 단품의 패키지를 완성하는 단계로 수행함을 특징으로 하는 반도체 패키지의 제조방법.