JPS5867035A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5867035A JPS5867035A JP56166716A JP16671681A JPS5867035A JP S5867035 A JPS5867035 A JP S5867035A JP 56166716 A JP56166716 A JP 56166716A JP 16671681 A JP16671681 A JP 16671681A JP S5867035 A JPS5867035 A JP S5867035A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor pellet
- section
- island
- bonding
- pellet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/787—Means for aligning
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体装置の製造方法に係り、峙にリードフ
レームを用いた半導体装置の組立方法に関すゐ。
レームを用いた半導体装置の組立方法に関すゐ。
第1図はリードフレームを用〜・た従来の半導体装置の
組立方法を示すための図である。リードフレームlのア
イランド部2上に半導体ペレットJが塔載されており、
半導体ペレット3上の上部電極(図示せず)とリードフ
レームlのインナ一部とがIIIAIIa&で接続され
ている。半導体ペレット3とアイラントコとはグイボン
ディング材参によって接着されていゐ。
組立方法を示すための図である。リードフレームlのア
イランド部2上に半導体ペレットJが塔載されており、
半導体ペレット3上の上部電極(図示せず)とリードフ
レームlのインナ一部とがIIIAIIa&で接続され
ている。半導体ペレット3とアイラントコとはグイボン
ディング材参によって接着されていゐ。
このようKして、グイボンディング、ワイヤボンディン
グの終了した後に、モールド樹脂3等によって、パッケ
ージングされている。このような従来のリードフレーム
においては、アイラントコの寸法は半導体ペレット3の
寸法より大きくなるよ5に設計されており1両者の接着
はエポキシ、ムw−81共晶、中日その他のグイボンデ
ィング材参によってしっかりと固定されるのが一般的で
あった。
グの終了した後に、モールド樹脂3等によって、パッケ
ージングされている。このような従来のリードフレーム
においては、アイラントコの寸法は半導体ペレット3の
寸法より大きくなるよ5に設計されており1両者の接着
はエポキシ、ムw−81共晶、中日その他のグイボンデ
ィング材参によってしっかりと固定されるのが一般的で
あった。
ところが、このような従来の組立方法においては、機械
的、電気的、熱的特性は一般には棗好であゐが、次のよ
うな場金、種々の欠点を有していゐ。
的、電気的、熱的特性は一般には棗好であゐが、次のよ
うな場金、種々の欠点を有していゐ。
即ち、一般にリードフレームlは種々の半導体ペレット
3のサイズKかかわらず、同一の形状のものを使用する
場合が多いが、このような共通化したリードフレームl
を使用した場合、小さい寸法サイズの半導体ペレット3
をアイランド部コ上に固定した場合には第二図に示すよ
うに、ボンディングワイヤ6の垂れ下がりを生じてリー
ドフレームlのアイランド部−と短絡を起こす恐れがあ
る。
3のサイズKかかわらず、同一の形状のものを使用する
場合が多いが、このような共通化したリードフレームl
を使用した場合、小さい寸法サイズの半導体ペレット3
をアイランド部コ上に固定した場合には第二図に示すよ
うに、ボンディングワイヤ6の垂れ下がりを生じてリー
ドフレームlのアイランド部−と短絡を起こす恐れがあ
る。
また、ペレットサイズの大きい半導体ペレット3を使用
する場合には、ペレット裏面全面を均一にアイランド部
コと接着することが困離となり、第3図に示すように、
片持張り状に固定されてしまうことがある。
する場合には、ペレット裏面全面を均一にアイランド部
コと接着することが困離となり、第3図に示すように、
片持張り状に固定されてしまうことがある。
このような状態で、半導体ペレット3とリードフレーム
lのインナ一部との間にワイヤボンデングを行なうと、
ワイヤボンデング時の機械的衝撃力によって半導体ペレ
ット3の内部にクラック7を生じさせることがある。さ
らに、リードフレーム材料として熱樹脂係数の大幹い鋼
、鉄その他の材料を用いた場合、半導体ペレット3との
熱樹脂ットJのサイズがある大きさ以上になると、この
熱樹脂係数の違いによる半導体ペレット3内へのクツツ
クの発生や、半導体ペレット3の剥離による故障が生ず
るとい5欠点があった。
lのインナ一部との間にワイヤボンデングを行なうと、
ワイヤボンデング時の機械的衝撃力によって半導体ペレ
ット3の内部にクラック7を生じさせることがある。さ
らに、リードフレーム材料として熱樹脂係数の大幹い鋼
、鉄その他の材料を用いた場合、半導体ペレット3との
熱樹脂ットJのサイズがある大きさ以上になると、この
熱樹脂係数の違いによる半導体ペレット3内へのクツツ
クの発生や、半導体ペレット3の剥離による故障が生ず
るとい5欠点があった。
この発明は1以上のような従来の欠点を除去するためk
なされたものであって、半導体チップにクツツクを発生
させたり、ボンデングワイヤとアイランド部との短絡等
を生じさせたりすゐことのないようにするための半導体
装置の製造方法を提供することを目的とする。
なされたものであって、半導体チップにクツツクを発生
させたり、ボンデングワイヤとアイランド部との短絡等
を生じさせたりすゐことのないようにするための半導体
装置の製造方法を提供することを目的とする。
この目的を達成するため、この発明は、塔載され為半導
体ペレットの両横よりも小さなアイランド部に牟導体ベ
レッシを搭載して、この半導体ペレットの中央部を前記
アイランド部に接着した後に、前記半導体ペレットの周
辺部に当接して舵記半導体ペレットのワイヤボンデング
時の衝撃を支える支持台上に前記半導体ベレットを載置
して、ワイヤボンディングを行なうようにしている。
体ペレットの両横よりも小さなアイランド部に牟導体ベ
レッシを搭載して、この半導体ペレットの中央部を前記
アイランド部に接着した後に、前記半導体ペレットの周
辺部に当接して舵記半導体ペレットのワイヤボンデング
時の衝撃を支える支持台上に前記半導体ベレットを載置
して、ワイヤボンディングを行なうようにしている。
以下、この発明の実施例を第41因、第3図に基づいて
説明する。
説明する。
第ダ図は、この実施例に係る半導体装置の製造方法を説
明するための図である。なお、以下の図μsの説1jl
iにおいて、前記第1図乃至第3図までに説明したと同
一部分け、同一符号を付しである。
明するための図である。なお、以下の図μsの説1jl
iにおいて、前記第1図乃至第3図までに説明したと同
一部分け、同一符号を付しである。
第参図に示すように、リードフレームlのアイランド部
λの寸法は、半導体ペレット3のサイズより小さくなっ
ており、グイボンディングでは半導体ペレット3の中央
部のみでアイラントコに接着されている。
λの寸法は、半導体ペレット3のサイズより小さくなっ
ており、グイボンディングでは半導体ペレット3の中央
部のみでアイラントコに接着されている。
次に、このようKしてグイボンディングの終了したリー
ドフレームlのワイヤボンディングに!しては、凸部を
有するヒータブロックを上に半導体ペレットJを載置し
てその牛導体ペレッ)Jの周辺部分がヒータブロックt
の凸部に直接尚たるようkする。
ドフレームlのワイヤボンディングに!しては、凸部を
有するヒータブロックを上に半導体ペレットJを載置し
てその牛導体ペレッ)Jの周辺部分がヒータブロックt
の凸部に直接尚たるようkする。
このようにして、半導体ペレットJの周辺部をヒータブ
ロックIにより支えた状態でワイヤボンディングを行な
えば、ワイヤボンディング時の機械的衝撃に対して半導
体ペレットJ内にクラック等の歪みを発生させることは
ない。また、アイランド部コは必らず半導体ペレット3
の裏面下にあゐので、ボンディングワイヤふとアイラン
ド部−とが直接接触するということはない。
ロックIにより支えた状態でワイヤボンディングを行な
えば、ワイヤボンディング時の機械的衝撃に対して半導
体ペレットJ内にクラック等の歪みを発生させることは
ない。また、アイランド部コは必らず半導体ペレット3
の裏面下にあゐので、ボンディングワイヤふとアイラン
ド部−とが直接接触するということはない。
なお、ワイヤボンディング以降の工程は、従来の方法と
変らない。
変らない。
第5図は、この発明の他の実施例を示すものであって、
ディプレスフレームを用いた場合の説明図である。ディ
プレスフレームの場合には、ヒータブロックtを凸状に
形成すゐ必要はなく、平面上のブ冒ツクの一部に溝部を
役けて、この溝部にアイランド部コが入るように構成す
ればよい。
ディプレスフレームを用いた場合の説明図である。ディ
プレスフレームの場合には、ヒータブロックtを凸状に
形成すゐ必要はなく、平面上のブ冒ツクの一部に溝部を
役けて、この溝部にアイランド部コが入るように構成す
ればよい。
なお、以上説明した実施例においては、半導体ペレット
Jの周辺部を支殿る支持具としてヒータブロックtを用
いたが、ワイヤボンディング時に半導体ペレットを加熱
する必要のない場合には、ピークブロックを用いゐ必要
はない。
Jの周辺部を支殿る支持具としてヒータブロックtを用
いたが、ワイヤボンディング時に半導体ペレットを加熱
する必要のない場合には、ピークブロックを用いゐ必要
はない。
この発明によ為半導体装置の製造方法は、以上のように
構成されるので、ボンディングワイヤの重れ下りによみ
アイランド部とワイヤとの短絡事故を皆無にすることか
で館るという利点がある。
構成されるので、ボンディングワイヤの重れ下りによみ
アイランド部とワイヤとの短絡事故を皆無にすることか
で館るという利点がある。
また、半導体ペレットのサイズの大tさに関係なく、リ
ードフレームの同一のものを使用することができるので
、経済的に有利である。さらに、リードフレーム材料と
して、線 張係数の大きい材料を用いた場合でも、半導
体ペレットとアイランド部との接触面積は、アイランド
の面積のみKよって定まるので、従来半導体ベレットの
サイズがある大きさ以上になると問題となっていた内部
応力の発生も無視することかできる。さらにまた、一般
にアイランド部は、金または銀のメッキ処理により構成
されるのが普通であるから、この発明のようにアイラン
ド部の面積を小さくすると、貴金属の使用量が少なくな
り、コストダウンを計ることかで幹、同様にグイボンデ
ィング材についてもコストダウン効果が期待できる。
ードフレームの同一のものを使用することができるので
、経済的に有利である。さらに、リードフレーム材料と
して、線 張係数の大きい材料を用いた場合でも、半導
体ペレットとアイランド部との接触面積は、アイランド
の面積のみKよって定まるので、従来半導体ベレットの
サイズがある大きさ以上になると問題となっていた内部
応力の発生も無視することかできる。さらにまた、一般
にアイランド部は、金または銀のメッキ処理により構成
されるのが普通であるから、この発明のようにアイラン
ド部の面積を小さくすると、貴金属の使用量が少なくな
り、コストダウンを計ることかで幹、同様にグイボンデ
ィング材についてもコストダウン効果が期待できる。
第1図はリードフレームを用いた従来の半導体装置の組
立方法を示すための図、第1図は従来の組立方法におけ
るワイヤの喬れ下りを示した図、第2図は従来の組立方
法におけるダイボンディングの状態を示す図、第参図は
この発明の実施例を示す図、第3図はこの発男の他の実
施例を示す図である。 l・−リードフレーム、コ・・・アイランド部、J・・
・半導体ペレット、6−・ポンディングワイヤ、t・・
・ヒータプ曹ツク。 出願人代理人 猪 股 清
立方法を示すための図、第1図は従来の組立方法におけ
るワイヤの喬れ下りを示した図、第2図は従来の組立方
法におけるダイボンディングの状態を示す図、第参図は
この発明の実施例を示す図、第3図はこの発男の他の実
施例を示す図である。 l・−リードフレーム、コ・・・アイランド部、J・・
・半導体ペレット、6−・ポンディングワイヤ、t・・
・ヒータプ曹ツク。 出願人代理人 猪 股 清
Claims (1)
- l 搭載される半導体ペレットの面積よりも小さなアイ
ランド部を有するリードフレームの前記アイランド部に
半導体ペレットを塔載して、前記半導体ペレットのほぼ
一中央部を前記アイランドに接着した後に、前記半導体
ベレットの周辺部に当接し前記半導体ペレットのワイヤ
ボンデング時の領撃を支える支持台上に錬記半導体ベレ
ットを載置して、ワイヤボンディングを行なうことを特
徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56166716A JPS5867035A (ja) | 1981-10-19 | 1981-10-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56166716A JPS5867035A (ja) | 1981-10-19 | 1981-10-19 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5867035A true JPS5867035A (ja) | 1983-04-21 |
Family
ID=15836428
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56166716A Pending JPS5867035A (ja) | 1981-10-19 | 1981-10-19 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5867035A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0332048A (ja) * | 1989-06-29 | 1991-02-12 | Seiko Epson Corp | 半導体装置 |
US5202288A (en) * | 1990-06-01 | 1993-04-13 | Robert Bosch Gmbh | Method of manufacturing an electronic circuit component incorporating a heat sink |
EP0628997A3 (en) * | 1993-06-10 | 1995-09-06 | Texas Instruments Inc | Semiconductor device with a thin support and method of manufacturing it. |
JP2001244292A (ja) * | 2000-03-01 | 2001-09-07 | Mitsubishi Electric Corp | 半導体装置のワイヤボンデイング装置およびワイヤボンデイング方法 |
-
1981
- 1981-10-19 JP JP56166716A patent/JPS5867035A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0332048A (ja) * | 1989-06-29 | 1991-02-12 | Seiko Epson Corp | 半導体装置 |
US5202288A (en) * | 1990-06-01 | 1993-04-13 | Robert Bosch Gmbh | Method of manufacturing an electronic circuit component incorporating a heat sink |
US5345106A (en) * | 1990-06-01 | 1994-09-06 | Robert Bosch Gmbh | Electronic circuit component with heat sink mounted on a lead frame |
EP0628997A3 (en) * | 1993-06-10 | 1995-09-06 | Texas Instruments Inc | Semiconductor device with a thin support and method of manufacturing it. |
JP2001244292A (ja) * | 2000-03-01 | 2001-09-07 | Mitsubishi Electric Corp | 半導体装置のワイヤボンデイング装置およびワイヤボンデイング方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6222258B1 (en) | Semiconductor device and method for producing a semiconductor device | |
US20030030131A1 (en) | Semiconductor package apparatus and method | |
JPS6151933A (ja) | 半導体装置の製法 | |
JPS5867035A (ja) | 半導体装置の製造方法 | |
JP3153197B2 (ja) | 半導体装置 | |
CA1219684A (en) | Semiconductor package | |
JPS60120543A (ja) | 半導体装置およびそれに用いるリ−ドフレ−ム | |
JPH05144865A (ja) | 半導体装置の製造方法と製造装置 | |
JPH11145369A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
JPH03278451A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JPH0582573A (ja) | 樹脂封止型半導体装置用金型 | |
JP2002026192A (ja) | リードフレーム | |
JPH02197158A (ja) | リードフレームの製造方法 | |
EP0698922B1 (en) | Leadframe for supporting integrated semiconductor devices | |
JPH0735403Y2 (ja) | リードフレーム | |
JPH0855856A (ja) | 半導体装置とその製造方法 | |
JPS59155159A (ja) | 半導体装置用リ−ドフレ−ム | |
JPH01278757A (ja) | リードフレーム | |
JP2002057244A (ja) | 半導体装置およびその製造方法 | |
JP2005158771A (ja) | 半導体装置およびその製造方法 | |
JPS5961154A (ja) | 半導体装置 | |
JPS5867053A (ja) | リ−ドフレ−ム | |
JPH0823062A (ja) | 樹脂封止型半導体装置の製造方法 | |
JPS6228764Y2 (ja) | ||
JP2005259819A (ja) | 半導体装置およびその製造方法 |