JPS59155159A - 半導体装置用リ−ドフレ−ム - Google Patents
半導体装置用リ−ドフレ−ムInfo
- Publication number
- JPS59155159A JPS59155159A JP58029725A JP2972583A JPS59155159A JP S59155159 A JPS59155159 A JP S59155159A JP 58029725 A JP58029725 A JP 58029725A JP 2972583 A JP2972583 A JP 2972583A JP S59155159 A JPS59155159 A JP S59155159A
- Authority
- JP
- Japan
- Prior art keywords
- island
- lead frame
- resin
- semiconductor device
- thermal stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は樹脂封止型半導体装置の製造に用いられるリー
ドフレームの改良に関する。
ドフレームの改良に関する。
第１図は従来のリードフレームの・要部を示す平面図で
ある。同図において、ノは半導体チップがマウントされ
るアイランドである。該アイランドＪはタイバー２を介
して図示しない外枠に連結されている。また、アイラン
ド１の周囲には多数のインナーリード３・・・がアイラ
ンド１を取り囲んで配設され、これらインナーリード３
・・・は図示しない外部リードを介して前記図示しない
外枠に連結されている。この従来のリードフレームは全
体がＦｅ −Ｎｉの合金で形成されておシ、一枚の平板
を打抜き加工することによシ製造されている。
ある。同図において、ノは半導体チップがマウントされ
るアイランドである。該アイランドＪはタイバー２を介
して図示しない外枠に連結されている。また、アイラン
ド１の周囲には多数のインナーリード３・・・がアイラ
ンド１を取り囲んで配設され、これらインナーリード３
・・・は図示しない外部リードを介して前記図示しない
外枠に連結されている。この従来のリードフレームは全
体がＦｅ −Ｎｉの合金で形成されておシ、一枚の平板
を打抜き加工することによシ製造されている。
第２図は上記従来のリードフレームを用いて製造された
樹脂封止型半導体装置の断面図である。その製造に際し
ては、まず半導体チップ４をアイランドｌ上にマウント
し、続いて半導体チップ４の内部端子とインナーリード
３・・・の間をボンディングワイヤ５を介して接続する
。次いで、エポキシ樹脂あるいはシリコーン樹脂等のト
ランスファーモールドを行ない、図示のように樹脂モー
ルド層６により所要領域を樹脂封止するものである。
樹脂封止型半導体装置の断面図である。その製造に際し
ては、まず半導体チップ４をアイランドｌ上にマウント
し、続いて半導体チップ４の内部端子とインナーリード
３・・・の間をボンディングワイヤ５を介して接続する
。次いで、エポキシ樹脂あるいはシリコーン樹脂等のト
ランスファーモールドを行ない、図示のように樹脂モー
ルド層６により所要領域を樹脂封止するものである。
ところで、従来のリードフレームの材質としては通常Ｆ
ｅ −Ｎｉ系の４２合金（４２Ａ１１ｏｙ ）が用いら
れている。そして、下記第１表に示すように、このリー
ドフレーム材料の線膨張係数は半導体チップ材料（シリ
コン）や封止樹脂（エポキシ樹脂１脂またはシリコーン
樹脂）の線膨張係数との間にかなり大きな差がある。
ｅ −Ｎｉ系の４２合金（４２Ａ１１ｏｙ ）が用いら
れている。そして、下記第１表に示すように、このリー
ドフレーム材料の線膨張係数は半導体チップ材料（シリ
コン）や封止樹脂（エポキシ樹脂１脂またはシリコーン
樹脂）の線膨張係数との間にかなり大きな差がある。
このだめ、従来のリードフレームを用いて樹脂封止型半
導体装置を製造すると、樹脂封止時の熱ストレスあるい
は封止後の熱ストレス試験によシ、半導体ペレット４や
モールド樹脂Ｍ６に割れ智が発生するという問題があっ
た。
導体装置を製造すると、樹脂封止時の熱ストレスあるい
は封止後の熱ストレス試験によシ、半導体ペレット４や
モールド樹脂Ｍ６に割れ智が発生するという問題があっ
た。
このうち、半導体ペレット４の割れは主としてアイラン
ド１との間の線膨張率差によるもので、この問題は両者
の中間の線膨張率を有するマウント剤を介して半導体チ
ップをダイボン・ディングすることによシかなり改善さ
れている。
ド１との間の線膨張率差によるもので、この問題は両者
の中間の線膨張率を有するマウント剤を介して半導体チ
ップをダイボン・ディングすることによシかなり改善さ
れている。
従って、現在最も問題になっているのは衝折モールド層
６に生じる割れであり、これは一般にアイランド１の周
縁に沿って発生する。
６に生じる割れであり、これは一般にアイランド１の周
縁に沿って発生する。
本発明は上記事情に鑑みてなされたもので、樹脂封止型
半導体装置の製造に用いてその樹脂モールド層の割れを
回避することができる半導体装置用リードフレームを提
供するものである。
半導体装置の製造に用いてその樹脂モールド層の割れを
回避することができる半導体装置用リードフレームを提
供するものである。
本発明による半導体装置用リードフレームは、アイラン
ド部のみを銅系材料で形成し、アイランド部以外の部分
はＦｅ −Ｎ１合金等の従来のリードフレーム材料で形
成し７たことを特徴とするものである。
ド部のみを銅系材料で形成し、アイランド部以外の部分
はＦｅ −Ｎ１合金等の従来のリードフレーム材料で形
成し７たことを特徴とするものである。
銅の線膨張係数は１．７Ｘ１０−５／’Ｃであり、４２
合金の線膨張、係数０．４５ Ｘ １ ｏ−５／℃よシ
もはるかに封止樹脂に近い線膨張係数を有している。
合金の線膨張、係数０．４５ Ｘ １ ｏ−５／℃よシ
もはるかに封止樹脂に近い線膨張係数を有している。
従って、本発明のリードフレームを用いれば、樹脂モー
ルド層とアイランドの間に生じる熱応力は顕著に低減で
き、従来のリードフレームを用いたときのようにアイラ
ンドの周縁に沼って樹脂モールド層に割れが生じるのを
防止することができる。
ルド層とアイランドの間に生じる熱応力は顕著に低減で
き、従来のリードフレームを用いたときのようにアイラ
ンドの周縁に沼って樹脂モールド層に割れが生じるのを
防止することができる。
他方、本発明においてアイランド部のみに銅系材料を用
いた理由は次の通シである。即ち、リードフレーム全体
を銅糸材料で構成すると、鋼は（幾械的強度が弱いため
、所副ＩＪ−ドの足囲シネ良を生じ易くなって−しまう
。この問題を回避するために、アイランド部以外の部分
は従来通９ Ｆｅ −Ｎｉ合金材料を用いたものである
。
いた理由は次の通シである。即ち、リードフレーム全体
を銅糸材料で構成すると、鋼は（幾械的強度が弱いため
、所副ＩＪ−ドの足囲シネ良を生じ易くなって−しまう
。この問題を回避するために、アイランド部以外の部分
は従来通９ Ｆｅ −Ｎｉ合金材料を用いたものである
。
第３図囚は本発明の一果７／Ｉ！ｉタリになるリードフ
レームの要部を示す平面図であり、第３図（Ｂ）は同図
囚のＢ−Ｂ巌に浴う断面図である。これらの図において
、Ｊノは銅製のアイランドである。
レームの要部を示す平面図であり、第３図（Ｂ）は同図
囚のＢ−Ｂ巌に浴う断面図である。これらの図において
、Ｊノは銅製のアイランドである。
該アイランド１ノには、連結用突条７１’、９Ｎ’が設
けられている。そして、アイランド１ノはスポット溶接
、半田付、あるいは機械的かしめ等によりタイバー１２
に結＠され、該タイバー１２はリードフレームの外枠（
図示せず）に連結支持されている。また、アイランド１
ノの周囲には多数のインナーリード１３・・・がアイラ
ンド１ノを取シ囲んで配設され、これらインナーリード
Ｊ３・・・は夫々図示しない外部リードを介してリード
フレームの外枠（図示せず）に連８支持されている。タ
イ・々−１２、インナーリード１３・・・および図示し
ない外部リードと外枠は総てＦｅ −Ｎｉ系の４２合金
で形成されており、これらは４２合金の平板を打抜き加
工して一体に製造されている。なお、アイランド１ノの
レベルトインナーリード１３・・・のレベルが同レベル
になるように、連結用突梁ツノ′は第３図（Ｂ）に示す
ように折り曲げてタイ・ぐ−１２上に溶接されている。
けられている。そして、アイランド１ノはスポット溶接
、半田付、あるいは機械的かしめ等によりタイバー１２
に結＠され、該タイバー１２はリードフレームの外枠（
図示せず）に連結支持されている。また、アイランド１
ノの周囲には多数のインナーリード１３・・・がアイラ
ンド１ノを取シ囲んで配設され、これらインナーリード
Ｊ３・・・は夫々図示しない外部リードを介してリード
フレームの外枠（図示せず）に連８支持されている。タ
イ・々−１２、インナーリード１３・・・および図示し
ない外部リードと外枠は総てＦｅ −Ｎｉ系の４２合金
で形成されており、これらは４２合金の平板を打抜き加
工して一体に製造されている。なお、アイランド１ノの
レベルトインナーリード１３・・・のレベルが同レベル
になるように、連結用突梁ツノ′は第３図（Ｂ）に示す
ように折り曲げてタイ・ぐ−１２上に溶接されている。
上記実施例のリードフレームを用い、常法に従って製造
した樹脂封止型半導体装置の断面図を第４図に示す。図
中４は半導体ペレット、６はビンディングワイヤ、６は
エポキシ樹脂による樹脂モールド層である。こうして得
た第４図の樹脂封止型半導体装置（実施例品）について
米国軍用規格８８３−１０１０、の条件りによる熱スト
レス試験を行ない、従来のリードフレームを用いた第２
図の従来品について行なった同様の熱ストレス試験結果
と比較した。この熱ストレス試験は、夫々の樹脂封止型
半導体装置に第５図に示す加熱変化を１サイクルとして
５００サイクルの熱ストレスを加えるもので、これによ
って＠１指モールド層６に発生した割れの有無を調べた
ところ、下記第２表に示す結果が得られ第６図は上記の
試験結果をグラフに示したものである。この結果から明
らかなように、実施例品では熱ストレスによる樹脂割れ
が顕著に抑制されており、本発明のリードフレームによ
る大幅な改善効果が得られている。しかも、この効果は
チップサイズが大きくなる程顕著に現われている。そし
゛て、（σｌ脂割れの問題自体がダイナミックＲＡＭ
、スタティックＲＡＭ 、マイクロコンピュータ等の大
容量化素子の出線によって露見されてきたものであるこ
と、並びに素子が更に大容量化されつつあることを考慮
すれば、上記の効果は極めて重要な意義を有するものと
言える。
した樹脂封止型半導体装置の断面図を第４図に示す。図
中４は半導体ペレット、６はビンディングワイヤ、６は
エポキシ樹脂による樹脂モールド層である。こうして得
た第４図の樹脂封止型半導体装置（実施例品）について
米国軍用規格８８３−１０１０、の条件りによる熱スト
レス試験を行ない、従来のリードフレームを用いた第２
図の従来品について行なった同様の熱ストレス試験結果
と比較した。この熱ストレス試験は、夫々の樹脂封止型
半導体装置に第５図に示す加熱変化を１サイクルとして
５００サイクルの熱ストレスを加えるもので、これによ
って＠１指モールド層６に発生した割れの有無を調べた
ところ、下記第２表に示す結果が得られ第６図は上記の
試験結果をグラフに示したものである。この結果から明
らかなように、実施例品では熱ストレスによる樹脂割れ
が顕著に抑制されており、本発明のリードフレームによ
る大幅な改善効果が得られている。しかも、この効果は
チップサイズが大きくなる程顕著に現われている。そし
゛て、（σｌ脂割れの問題自体がダイナミックＲＡＭ
、スタティックＲＡＭ 、マイクロコンピュータ等の大
容量化素子の出線によって露見されてきたものであるこ
と、並びに素子が更に大容量化されつつあることを考慮
すれば、上記の効果は極めて重要な意義を有するものと
言える。
他方、第４図の実施例品において、樹脂モールド層６か
ら外部に延出したリード１３は、２５０ｇの荷車により
９０°の折り曲げを３回行なう強度試験によっても切断
されず、充分な強度を鳴していた。
ら外部に延出したリード１３は、２５０ｇの荷車により
９０°の折り曲げを３回行なう強度試験によっても切断
されず、充分な強度を鳴していた。
なお、アイランド１）とタイバー１２との結合は、第４
図（Ａ） （Ｂ）の実施例以外にも第７図（４）〜（Ｄ
）に示すように棹々可能である。第７同図はタイバー１
２の方を折シ曲げることにより、アイランドｌ）がイン
ナーリード１３・・・と同レベルになるようにしたもの
である。アイランド１１をインナーリード１３・・・と
同レベルにしているのは、アイランド１ノのレベルの方
が高いと、ワイヤボンディングしたときにボンディング
ワイヤ５が半々７体チップ４に接触して知略を生じるお
それがあるからでめる。この所謂ベッドタッチを防止す
るために、場合によってはアイランドをインナーリード
レベルよシも沈めることが一般に行なわれているが、本
発明においてはアイランド１１とタイバー１２とを第７
図（Ｂ）〜（Ｄ）のように結合することによりこれを達
Ｊ戊することができる。この場合、従来のリードフレー
ムではアイランドの捻れ等が問題になることが多かった
が、本発明ではこの問題１易に回避することができる。
図（Ａ） （Ｂ）の実施例以外にも第７図（４）〜（Ｄ
）に示すように棹々可能である。第７同図はタイバー１
２の方を折シ曲げることにより、アイランドｌ）がイン
ナーリード１３・・・と同レベルになるようにしたもの
である。アイランド１１をインナーリード１３・・・と
同レベルにしているのは、アイランド１ノのレベルの方
が高いと、ワイヤボンディングしたときにボンディング
ワイヤ５が半々７体チップ４に接触して知略を生じるお
それがあるからでめる。この所謂ベッドタッチを防止す
るために、場合によってはアイランドをインナーリード
レベルよシも沈めることが一般に行なわれているが、本
発明においてはアイランド１１とタイバー１２とを第７
図（Ｂ）〜（Ｄ）のように結合することによりこれを達
Ｊ戊することができる。この場合、従来のリードフレー
ムではアイランドの捻れ等が問題になることが多かった
が、本発明ではこの問題１易に回避することができる。
更に、本発明のリードフレームを用いて樹脂封止力１す
半碑揮装置を装造する場合、第８図に示すようにアイラ
ンドＪ１に半導体チップをマウントした後、このアイラ
ンド１ノをタイバー１２に結合するといった方法を用い
ることができる。
半碑揮装置を装造する場合、第８図に示すようにアイラ
ンドＪ１に半導体チップをマウントした後、このアイラ
ンド１ノをタイバー１２に結合するといった方法を用い
ることができる。
この方法によれば半導体チップ４のマウント工程はアイ
ランド１ノのみを自動送〃して行なうことができるから
、生産性の向上を図ると共に、自動マウント装置の構造
簡素化および汎用化を図れるといった効果が得られる。
ランド１ノのみを自動送〃して行なうことができるから
、生産性の向上を図ると共に、自動マウント装置の構造
簡素化および汎用化を図れるといった効果が得られる。
以上詳述したように、本発明の半導体装置用リードフレ
ームを用いれは、樹り旨封止型半導体装置の熱ストレス
による樹脂割れを抑制でき、しかもリードの足囲り不良
をも回避できる等、顕著な効果が得られるものである。
ームを用いれは、樹り旨封止型半導体装置の熱ストレス
による樹脂割れを抑制でき、しかもリードの足囲り不良
をも回避できる等、顕著な効果が得られるものである。
第１図は従来のリードフレームの要部平面図であり、第
２図はこれを用いて製１・査した樹脂封止型半導体装置
の断面図、第３同図は本発明の一実施例になるリードフ
レームの要部平面図であり、第３図（Ｂ）はそのＢ−Ｂ
線に浴う断面図、第４図は第３図（Ａ） （Ｂ）のリー
ドフレームを用いて製造された樹脂封止型半導体装置の
断面図、第５図は熱ストレス試験における負荷温度変化
を示す線図、第６図は第２図および第４図の樹脂封止型
半舌体装１ｕの夫々に第５図の熱ストレス試１験を行な
った結果を比較して示す線図、第７図（４）〜（Ｄ）は
夫々第４同図（Ｂ）のリードフレームにおけるアイラン
ドとクイパーとの結合態様の変形例を示す断面図、第８
図は本発明のリードフレームを用いることによυ可能と
なる一つの応用を説明するための平面図である。 １ノ・−・アイランド、ツノ′・・・連結用突条、Ｊ２
・・・タイバー、１３・・・インナーリード。 出願人代理人 弁理士 鈴 江 ＃Ｉ 彦第１図 第２図 第４図 第５図 第６図 ２ ４ ６ ８ １０ １２
２図はこれを用いて製１・査した樹脂封止型半導体装置
の断面図、第３同図は本発明の一実施例になるリードフ
レームの要部平面図であり、第３図（Ｂ）はそのＢ−Ｂ
線に浴う断面図、第４図は第３図（Ａ） （Ｂ）のリー
ドフレームを用いて製造された樹脂封止型半導体装置の
断面図、第５図は熱ストレス試験における負荷温度変化
を示す線図、第６図は第２図および第４図の樹脂封止型
半舌体装１ｕの夫々に第５図の熱ストレス試１験を行な
った結果を比較して示す線図、第７図（４）〜（Ｄ）は
夫々第４同図（Ｂ）のリードフレームにおけるアイラン
ドとクイパーとの結合態様の変形例を示す断面図、第８
図は本発明のリードフレームを用いることによυ可能と
なる一つの応用を説明するための平面図である。 １ノ・−・アイランド、ツノ′・・・連結用突条、Ｊ２
・・・タイバー、１３・・・インナーリード。 出願人代理人 弁理士 鈴 江 ＃Ｉ 彦第１図 第２図 第４図 第５図 第６図 ２ ４ ６ ８ １０ １２
Claims (1)
- 半導体チップがマウントされるアイランド部分だけ・を
銅系の材料で構成したことを特徴とする半導体装置用リ
ードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58029725A JPS59155159A (ja) | 1983-02-24 | 1983-02-24 | 半導体装置用リ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58029725A JPS59155159A (ja) | 1983-02-24 | 1983-02-24 | 半導体装置用リ−ドフレ−ム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59155159A true JPS59155159A (ja) | 1984-09-04 |
Family
ID=12284079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58029725A Pending JPS59155159A (ja) | 1983-02-24 | 1983-02-24 | 半導体装置用リ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59155159A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63127127U (ja) * | 1987-02-09 | 1988-08-19 | ||
| US4912546A (en) * | 1986-03-06 | 1990-03-27 | Mitsui High-Tec Inc. | Lead frame and method of fabricating a semiconductor device |
| JPH03129870A (ja) * | 1989-10-16 | 1991-06-03 | Nec Kyushu Ltd | リードフレーム |
-
1983
- 1983-02-24 JP JP58029725A patent/JPS59155159A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4912546A (en) * | 1986-03-06 | 1990-03-27 | Mitsui High-Tec Inc. | Lead frame and method of fabricating a semiconductor device |
| JPS63127127U (ja) * | 1987-02-09 | 1988-08-19 | ||
| JPH03129870A (ja) * | 1989-10-16 | 1991-06-03 | Nec Kyushu Ltd | リードフレーム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5021865A (en) | Lead frame for semiconductor device | |
| US7230323B2 (en) | Ground-enhanced semiconductor package and lead frame for the same | |
| WO1998029903A1 (en) | Resin-encapsulated semiconductor device and method for manufacturing the same | |
| US4791472A (en) | Lead frame and semiconductor device using the same | |
| JPS59155159A (ja) | 半導体装置用リ−ドフレ−ム | |
| JP2746224B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0381308B2 (ja) | ||
| JPH04249348A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP2003243598A (ja) | 半導体装置及びその半導体装置の製造方法 | |
| JPH03129870A (ja) | リードフレーム | |
| JP2549634B2 (ja) | 半導体装置用リ−ドフレ−ム | |
| JPS62136059A (ja) | 樹脂封止半導体装置用リ−ドフレ−ム | |
| JPS5867035A (ja) | 半導体装置の製造方法 | |
| JP3036339B2 (ja) | 半導体装置 | |
| KR970011648B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH0964266A (ja) | リードフレーム | |
| JPS5814557A (ja) | 半導体装置 | |
| JP2001185567A (ja) | 半導体装置およびその製造方法 | |
| CN100382295C (zh) | 可提高接地品质的半导体封装件及其导线架 | |
| JPS62165347A (ja) | 樹脂封止型半導体装置 | |
| JPH01155644A (ja) | 半導体装置 | |
| KR200141125Y1 (ko) | 리드프레임의 구조 | |
| JPH05218274A (ja) | 半導体装置及びその製造方法 | |
| JPS6163043A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPS60170957A (ja) | 半導体装置用リ−ドフレ−ム |