JPH0381308B2 - - Google Patents

Info

Publication number
JPH0381308B2
JPH0381308B2 JP62319773A JP31977387A JPH0381308B2 JP H0381308 B2 JPH0381308 B2 JP H0381308B2 JP 62319773 A JP62319773 A JP 62319773A JP 31977387 A JP31977387 A JP 31977387A JP H0381308 B2 JPH0381308 B2 JP H0381308B2
Authority
JP
Japan
Prior art keywords
insulating sheet
lead frame
lead
semiconductor device
tip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62319773A
Other languages
English (en)
Other versions
JPH01161743A (ja
Inventor
Junichi Oono
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP62319773A priority Critical patent/JPH01161743A/ja
Priority to KR1019880011136A priority patent/KR910003543B1/ko
Priority to US07/285,021 priority patent/US4949160A/en
Priority to DE8888121234T priority patent/DE3873500T2/de
Priority to EP88121234A priority patent/EP0320997B1/en
Publication of JPH01161743A publication Critical patent/JPH01161743A/ja
Publication of JPH0381308B2 publication Critical patent/JPH0381308B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は半導体装置に関するもので、特に樹脂
封止型の半導体装置に適用されるものである。
（従来の技術） 樹脂封止型の半導体装置は量産が容易でしかも
安価に製造できることから近年広く使用されてお
り、40ピン以上のピン数の多い大型半導体装置に
も使用されるようになつている。
第７図に従来の樹脂封止型の半導体装置に用い
られるリードフレームを示す。このリードフレー
ムはフレーム１１の中央部に半導体チツプを搭載
するベツト部（ダイパツド部）１１ｃと、その周
囲に放射状に配設されたインナリード１１ａと、
樹脂封止後にパツケージ外に突出して外部と接続
されるアウタリード（図示せず）と、フレーム１
１にベツド部１１ｃを連結するためのタイバー１
１ｄ等を有している。
このようなリードフレームを用いて形成された
半導体装置の断面を第６図に示す。
同図によれば、中央部に設けられたベツド部１
１ｃにペレツト１２をダイボンデイングにより固
着し、ペレツト１２上の電極とリードフレームの
インナリード１１ａとを金線等のワイヤ１３を用
いてワイヤボンデイングにより接続した後、樹脂
１４により封止を行い、パツケージの外部に引出
されたアウタリード１１ｂの成形を行つて半導体
装置１０が形成されている。
このような従来のリードフレームを用いた半導
体装置ではペレツト１２を載置するためのベツド
部１１ｃが必要であるため、そのベツド部１１ｃ
をリードフレーム枠に固定するためのタイバー１
１ｄが必要となつており、インナリードを配置す
る上においてタイバーの占める面積分だけインナ
リードを配置できず面積効率が悪い。また、従来
のリードフレームを使用した半導体装置において
はタイバーが封止後のパツケージの側面に出てい
るため、外部から水分が侵入して半導体ペレツト
に達しやすい。さらにベツド部１１ｃと封止用樹
脂１４との熱膨脹係数の差にもとづくクラツク等
の欠陥を招来しやすいという問題がある。
また、ペレツトの大きさは通常１辺３mmから10
mmまでの各種の大きさが品種に応じて用いられる
ので、従来のリードフレームにおいてベツドの大
きさが固定されている場合には、第７図に示すよ
うにベツドに対してペレツトの大きさが小さいと
きはボンテイングワイヤ１３がベツド部１１ｃに
接触してシヨートを生じやすく、また、第８図に
示すようにベツド部１１ｃよりもペレツト１２の
大きさが大きいときはペレツト１２とインナリー
ド１１ａとの接触を生じやすい。このため、ペレ
ツト１２の大きさに合わせてベツド部１１ｃの大
きさを決定しなければならず、設計が煩雑である
とともにリードフレームの製造コストが上昇する
という問題がある。近年半導体装置ではユーザの
要求が多様化しており、特にASIC（Application
Specific IC）と呼ばれる用途の決まつた専用IC
では少量多品種化しているため、従来の構造のリ
ードフレームでは経済性に問題がある。
このような問題点を解決するためベツドレス形
の半導体装置が提案されている。第９図はその断
面を示すもので、リード１５は従来よりも半導体
装置の中心近傍まで伸びており、ベツド部は設け
られていない。そして絶縁性のシート（テープ）
１６をリード１５で支持するようにほぼ中央部に
固着し、この絶縁性シート１６の上にペレツト１
２をダイボンデイングした後にワイヤボンデイン
グを行つてペレツト１２とリード１５とをワイヤ
１３で接続するようにしている。
第１０図はこのようなベツドレス型のリードフ
レームを用いた実装の様子を示すもので、第１０
図ａに示されたリードフレーム１５の中央部に第
１０図ｂでは小形のペレツト１２を小形の絶縁性
シート１６を介して載置したものであり、第１２
図ｃでは第１２図ｂの場合よりも大形のペレツト
１２′を大形の絶縁性シート１６′を介して載置し
たものである。
第１１図は第１２図ａに示したベツドレス型の
リードフレームの中央部を拡大した平面図であつ
て各インナリード１５ａの先端部はリードフレー
ム中心からほぼ等距離にあるような形状となつて
いる。
同様のベツドレス型リードフレームは日経マイ
クロデバイス1987年12月１日号（昭62−12−１）
日経マグローヒル社P.76−78にも記載されてい
る。
このようなベツドレス型のリードフレームを採
用した場合には同一種類のリードフレームを用い
ることによつて異なつた大きさのペレツトを実装
することが可能となるため、生産管理が容易でコ
ストダウンが可能となる。
（発明が解決しようとする問題点） しかしながら、従来のベツドレス型のリードフ
レームでは第１３図に示されるように多数のイン
ナリードのすべてがリードフレームの中心に向か
つているために、インナリードの先端部には非常
に細くなつてしまい、中央部での絶縁性シートの
支持能力が非常に低くなつており、従つて安定な
支持が不可能となつているという問題がある。
本発明はこのような問題を解決するためなされ
たもので、リードフレームの中央部においても安
定な絶縁性シートの支持が可能なベツドレス型の
半導体装置を提供することを目的とする。
〔発明の構成〕
（問題点を解決するための手段） 本発明によれば、リードフレームのペレツト設
置部に略放射状に配設されたインナリードと、こ
のインナリード先端部上面に粘着固定された絶縁
性シートと、この絶縁性シート上に搭載された半
導体ペレツトとを備えた半導体装置において、少
なくとも１本置きの前記インナリードの先端部
に、前記絶縁シートを安定支持するために他のイ
ンナリード先端部幅よりも幅広となつた幅広部を
備え、この幅広部は前記他のインナリード先端部
よりもリードフレームの中心側に位置しており、
かつ前記幅広部内に開口部あるいは粘着シート粘
着面側の材料が除去された肉薄部を備えたことを
特徴としている。
（作用） リードフレームのインナリード先端部は少なく
とも１本置きに幅広となつており、かつこの広巾
部には絶縁性シートの接着性を向上させる開口部
あるいは肉薄部が設けられているため幅広部は絶
縁性シートへの接触面線を増大させ、かつ開口部
等が接着強度を向上させるため絶縁性シートを安
定かつ強固に支えることができる。
（実施例） 以下、図面を参照して本発明の実施例のいくつ
かを詳細に説明する。
第１図は本発明の一実施例にかかる半導体装置
に使用されるリードフレームの一部を示す拡大平
面図である。
同図によれば、従来のベツドレス型半導体装置
の場合と同様に、インナリード１が半導体装置の
中心近傍まで伸びており、ベツド部は設けられて
いない。そして一点鎖線で示された絶縁性シート
搭載領域におけるインナリード１は、さらに拡大
率を上げた平面図である第２図から理解されるよ
うに、例えば隣接するインナリードの先端部１ａ
および１ｂリードとは幅および先端位置が異なつ
ており、先端部１ａは先端部１ｂよりも広幅とな
つている他、リードフレームのより中心側に位置
している。そして広幅となつた先端部には円形の
開口が設けられている。第３図ａにはこの開口部
１ｃの断面が示されている。
このような構成を採用することにより、絶縁性
シートが搭載されたときは幅広部１ａはリードフ
レームのより中心付近で広い面積部に亘つて絶縁
性シートを支え、また、開口部１ｃには絶縁性シ
ートを接着する際、粘着材が入り込んで絶縁性シ
ートの接着強度が向上する。
なお、絶縁シートとしては樹脂封止時の温度条
件である160〜180℃、１〜５分に耐える耐熱性、
および耐湿性に優れ、かつ樹脂封止後の熱膨張係
数がインナリード、ペレツトの熱膨張係数と近似
していることが必要であり、これらの条件を満足
する材料としてポリイミド樹脂シートが通常用い
られる。他の材料としてはエポキシ樹脂等の熱硬
化性樹脂を含侵させた紙等も用いることができ
る。
絶縁性シートの接着強度を向上させる方法とし
ては第３図ｂに示されたように表面をエツチング
液を用いてハーフエツチングによつて肉薄部１ｄ
を設けるようにしてもよい。
第４図は44ピンのクラツト・パツケージを用い
た本発明による効果を示すグラフであつて、曲線
Ａは従来のリードフレームを用いた場合の絶縁性
シートの剥離強度、曲線Ｂは第１図に示したよう
な先端形状で開口部を有さないリードフレームを
用いた場合の絶縁性シートの剥離強度、曲線Ｃは
第５図ａに示した開口部ををもリードフレームの
場合の剥離強度をそれぞれ示しており、本発明に
より接着強度が著しく増加していることが分か
る。
以上の実施例においては第３図ａの開口部もし
くは第３図ｂのハーフエツチング部はリードフレ
ーム先端１ケ所であるが、複数個以上あつてもよ
い。
また、以上の実施例においては広幅のリード先
端部は１本おきに設けられているが、２本以上お
いて設けても良く、リードフレーム内の場所によ
り広幅のリード先端部を設ける密度を変化させて
も良い。
〔発明の効果〕
以上実施例に基づいて詳細に説明したように、
本発明によれば、少なくとも１本置きのインナリ
ードの先端部に他のインナリード先端部幅よりも
幅広となつた幅広部が設けられ、この幅広部の先
端は他のインナリード先端部よりもリードフレー
ムの中心側に位置しており、幅広部に開口部また
は肉薄部が設けられているので、多数のインナリ
ードが設けられる場合でも幅広部が絶縁性シート
を安定かつ強固に支持することができ、多くの品
種を同一リードフレームで製造することができる
ため、経済性が向上する。
【図面の簡単な説明】
第１図は本発明にかかる半導体装置に使用され
るリードフレームの中央部の拡大平面図、第２図
はそのインナリード先端部の拡大平面図、第３図
はインナリード先端部に設けられた接着強度増加
のために構造を示す断面図、第４図は本発明の効
果を示すグラフ、第５図は従来使用されているリ
ードフレームを示す平面図、第６図は第５図のリ
ードフレームを使用した半導体装置の構造を示す
断面図、第７図および第８図は従来のリードフレ
ームを用いた場合の問題点を示す断面図、第９図
は従来のベツドレス型のリードフレームを用いた
半導体装置の構造を示す断面図、第１０図はベツ
ドレス型のリードフレームを用いて異なる大きさ
のペレツトを実装する様子を示す平面図、第１１
図は従来のベツドレス型のリードフレームの中心
部を示す平面図である。 １，１１ａ……インナリード、１ａ……幅広の
先端部、１ｂ……先端部、１ｃ……開口部、１ｄ
……ハーフエツチング部、１１ｃ……ベツド部、
１１ｄ……アウタリード、１２……ペレツト、１
３……ワイヤ、１４……樹脂、１５……リード、
１６……絶縁性シート。

Claims (1)

  1. 【特許請求の範囲】 １ リードフレームのペレツト設置部に略放射状
    に配設されたインナリードと、このインナリード
    先端部上面に粘着固定された絶縁性シートと、こ
    の絶縁性シート上に搭載された半導体ペレツトと
    を備えた半導体装置において、 少なくとも１本置きの前記インナリードの先端
    部に、前記絶縁シートを安定支持するために他の
    インナリード先端部幅よりも幅広となつた幅広部
    を備え、この幅広部は前記他のインナリード先端
    部よりもリードフレームの中心側に位置してお
    り、かつ前記幅広部内に開口部を備えたことを特
    徴とする半導体装置。 ２ 絶縁性シートがポリイミドよりなる特許請求
    の範囲第１項に記載の半導体装置。 ３ リードフレームのペレツト設置部に略放射状
    に配設されたインナリードと、このインナリード
    先端部上面に粘着固定された絶縁性シートと、こ
    の絶縁性シート上に搭載された半導体ペレツトと
    を備えた半導体装置において、 少なくとも１本置きの前記インナリードの先端
    部に、前記絶縁シートを安定支持するために他の
    インナリード先端部幅よりも幅広となつた幅広部
    を備え、この幅広部は前記他のインナリード先端
    部よりもリードフレームの中心側に位置してお
    り、かつ前記幅広部内に前記粘着シート粘着面側
    の材料が除去された肉薄部が設けられていること
    を特徴とする半導体装置。 ４ 絶縁性シートがポリイミドよりなる特許請求
    の範囲第３項に記載の半導体装置。
JP62319773A 1987-12-17 1987-12-17 半導体装置 Granted JPH01161743A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP62319773A JPH01161743A (ja) 1987-12-17 1987-12-17 半導体装置
KR1019880011136A KR910003543B1 (ko) 1987-12-17 1988-08-31 반도체장치
US07/285,021 US4949160A (en) 1987-12-17 1988-12-16 Semiconductor device
DE8888121234T DE3873500T2 (de) 1987-12-17 1988-12-19 Halbleiteranordnung mit einem leiterrahmen.
EP88121234A EP0320997B1 (en) 1987-12-17 1988-12-19 Semiconductor device having a lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62319773A JPH01161743A (ja) 1987-12-17 1987-12-17 半導体装置

Publications (2)

Publication Number Publication Date
JPH01161743A JPH01161743A (ja) 1989-06-26
JPH0381308B2 true JPH0381308B2 (ja) 1991-12-27

Family

ID=18114019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62319773A Granted JPH01161743A (ja) 1987-12-17 1987-12-17 半導体装置

Country Status (5)

Country Link
US (1) US4949160A (ja)
EP (1) EP0320997B1 (ja)
JP (1) JPH01161743A (ja)
KR (1) KR910003543B1 (ja)
DE (1) DE3873500T2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0405330A3 (en) * 1989-06-29 1992-05-06 Motorola, Inc. Flagless leadframe, package and method
JPH0395661U (ja) * 1990-01-12 1991-09-30
US5168345A (en) * 1990-08-15 1992-12-01 Lsi Logic Corporation Semiconductor device having a universal die size inner lead layout
US5177032A (en) * 1990-10-24 1993-01-05 Micron Technology, Inc. Method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
US5140404A (en) * 1990-10-24 1992-08-18 Micron Technology, Inc. Semiconductor device manufactured by a method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
EP0588481A1 (en) * 1992-08-17 1994-03-23 American Microsystems, Incorporated Bond pad layouts for integrated circuit semiconductor dies and forming methods
TW276357B (ja) * 1993-03-22 1996-05-21 Motorola Inc
US5714792A (en) * 1994-09-30 1998-02-03 Motorola, Inc. Semiconductor device having a reduced die support area and method for making the same
JPH09199549A (ja) * 1996-01-22 1997-07-31 Denso Corp ワイヤボンディング方法
JPH09260575A (ja) * 1996-03-22 1997-10-03 Mitsubishi Electric Corp 半導体装置及びリードフレーム
US7598599B2 (en) * 2006-03-09 2009-10-06 Stats Chippac Ltd. Semiconductor package system with substrate having different bondable heights at lead finger tips

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5640265A (en) * 1979-09-11 1981-04-16 Nec Corp Lead frame for semiconductor device
JPS59129451A (ja) * 1983-01-14 1984-07-25 Nec Corp リ−ドフレ−ム
JPS60106158A (ja) * 1983-11-14 1985-06-11 Toshiba Corp 半導体装置
JPS621239A (ja) * 1985-06-26 1987-01-07 Toshiba Corp 半導体装置
US4684975A (en) * 1985-12-16 1987-08-04 National Semiconductor Corporation Molded semiconductor package having improved heat dissipation
US4721993A (en) * 1986-01-31 1988-01-26 Olin Corporation Interconnect tape for use in tape automated bonding

Also Published As

Publication number Publication date
EP0320997A2 (en) 1989-06-21
DE3873500D1 (de) 1992-09-10
JPH01161743A (ja) 1989-06-26
US4949160A (en) 1990-08-14
EP0320997B1 (en) 1992-08-05
KR890011067A (ko) 1989-08-12
EP0320997A3 (en) 1989-10-18
KR910003543B1 (ko) 1991-06-04
DE3873500T2 (de) 1993-02-11

Similar Documents

Publication Publication Date Title
US6303985B1 (en) Semiconductor lead frame and package with stiffened mounting paddle
JP2767404B2 (ja) 半導体パッケージのリードフレーム構造
JP2972096B2 (ja) 樹脂封止型半導体装置
US20050224928A1 (en) Multi-part lead frame with dissimilar materials
IE55078B1 (en) A plastics moulded semiconductor device and a method of producing it
WO1998029903A1 (en) Resin-encapsulated semiconductor device and method for manufacturing the same
JPH1131776A (ja) 半導体チップパッケージ
JPH0546045U (ja) 半導体パツケージ
JPH0629147U (ja) リード露出型半導体パッケージ
JPH0273660A (ja) 半導体装置用リードフレーム
JPH0381308B2 (ja)
JPH04280664A (ja) 半導体装置用リードフレーム
JP2010186831A (ja) 半導体装置
US6541856B2 (en) Thermally enhanced high density semiconductor package
KR100268756B1 (ko) 리드프레임의 분리형 다이패드구조
JP2589520B2 (ja) 樹脂封止型半導体装置の製造方法
KR100632256B1 (ko) 더미리드들을 포함하는 리드 온 칩형 리드 프레임
JPH01155644A (ja) 半導体装置
JP3545584B2 (ja) 半導体装置の製造方法
JPH10125845A (ja) Ｌｏｃ用リードフレーム及びそれを用いた半導体チップパッケージ
JPS62235763A (ja) 半導体装置用リ−ドフレ−ム
JPH031551A (ja) 樹脂封止型半導体装置
JPS63283053A (ja) 半導体装置のリ−ドフレ−ム
JP2563507Y2 (ja) 半導体装置
JPH11191608A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees