JP2000260961A - マルチチップ型半導体装置 - Google Patents
マルチチップ型半導体装置Info
- Publication number
- JP2000260961A JP2000260961A JP11058078A JP5807899A JP2000260961A JP 2000260961 A JP2000260961 A JP 2000260961A JP 11058078 A JP11058078 A JP 11058078A JP 5807899 A JP5807899 A JP 5807899A JP 2000260961 A JP2000260961 A JP 2000260961A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- circuit
- semiconductor device
- semiconductor
- fpga
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 81
- 238000000034 method Methods 0.000 claims description 3
- 238000005304 joining Methods 0.000 abstract description 4
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 230000002829 reductive effect Effects 0.000 description 8
- 239000010408 film Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 239000011133 lead Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01077—Iridium [Ir]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
ィールドプログラマブルゲートアレイを有するマルチチ
ップ型半導体装置を提供する。 【解決手段】親チップ1の表面に子チップ2が重ねて接
合され、チップ・オン・チップ構造の半導体装置を構成
している。親チップ1には、FPGA回路50および切
り換え回路51が形成されている。子チップ2には、F
PGA回路50の回路設定情報を記憶するための不揮発
性コンフィギュレーションメモリ回路60が形成されて
いる。FPGA回路50またはコンフィギュレーション
メモリ回路60は、切り換え回路51を介して、外部接
続パッド12に選択的に接続される。外部接続パッド1
2および切り換え回路51を介して、不揮発性コンフィ
ギュレーションメモリ回路60をプログラムできる。ま
た、外部接続パッド12および切り換え回路51を介し
てFPGA回路50に対する入出力を行える。
Description
グラマブルゲートアレイを有するマルチチップ型半導体
装置に関する。
とができるFPGA(フィールドプログラマブルゲート
アレイ)は、とくに、多品種少量生産品に利用されるこ
とが多い。従来から用いられているFPGAは、図5に
示すように、プログラマブルゲートアレイ101と、こ
のプログラマブルゲートアレイ101のスイッチの状態
を設定するためのSRAM(スタティックRAM)10
2とをCMOSプロセスで集積したFPGAチップ10
0からなる。そして、このFPGAチップ100を内蔵
したICパッケージに、EPROM110が外付けされ
る。このEPROM110に、プログラマブルゲートア
レイ101のスイッチの状態を設定するためのスイッチ
設定情報を書き込むことにより、所望の回路が得られ
る。
10は、それぞれ、別のICパッケージに収容され、こ
れらの間の接続は、プリント配線基板を介して達成され
るようになっているのが一般的である。
は、FPGAチップ100には、EPROM110との
接続のための接続パッドを設けなければならないから、
その分、チップ面積が大きくなったり、プログラマブル
ゲートアレイ101への信号の入出力数が制限されたり
するという問題がある。
チップに集積することによって解決されるであろうが、
ゲートアレイとEPROMとを共通のチップ上に形成す
るプロセスは極めて複雑であり、コストの大幅な増加に
つながるため、好ましい解決方法とは言えない。また、
FPGAがEPROMとともに組み込まれた電子機器が
市場に出回ると、EPROMの内容が、第三者によって
容易に読み出されるおそれがあり、このEPROMの記
憶データの秘密性が保持できないことも、問題となって
いた。
課題を解決し、外部接続端子数を少なくすることができ
る、フィールドプログラマブルゲートアレイを有するマ
ルチチップ型半導体装置を提供することである。また、
この発明の他の目的は、設定情報の秘密性を良好に保持
することができる、フィールドプログラマブルゲートア
レイを有するマルチチップ型半導体装置を提供すること
である。
目的を達成するための請求項1記載の発明は、フィール
ドプログラマブルゲートアレイを有する第1の半導体チ
ップと、上記フィールドプログラマブルゲートアレイの
回路設定のための設定情報を記憶するための書き込み可
能な不揮発性メモリを有する第2の半導体チップと、上
記第1の半導体チップと上記第2の半導体チップとを接
続するチップ間接続部材とを含むことを特徴とするマル
チチップ型半導体装置である。
に形成されたフィールドプログラマブルゲートアレイの
設定情報は、第2の半導体チップに形成された不揮発性
メモリに記憶されるようになっていて、これらの第1お
よび第2の半導体チップは、チップ間接続部材によっ
て、互いに接続されるようになっている。そして、第1
および第2の半導体チップは、たとえば、共通のパッケ
ージ内に封止されるなどして、マルチチップ型半導体装
置を構成している。
ートアレイの回路を設定するための外部接続端子を省く
ことができるから、外部接続端子数を少なくすることが
でき、フィールドプログラマブルゲートアレイの入出力
数についての制限が少なくなる。また、フィールドプロ
グラマブルゲートアレイと不揮発性メモリとは、別のチ
ップ上に形成されるので、製造プロセスが複雑になるこ
ともない。
ングワイヤであってもよい。また、請求項4に記載され
ているようなチップ・オン・チップ構造が採用される場
合には、第1および/または第2の半導体チップの表面
に形成された金属隆起電極であってもよい。この金属隆
起電極は、厚膜状のバンプであってもよく、バンプほど
は高さの高くない金属薄膜(たとえば、金属蒸着膜)で
あってもい。
チップは、上記不揮発性メモリのプログラム端子と、上
記フィールドプログラマブルゲートアレイの入出力端子
とに共通に用いられる外部接続端子と、この外部接続端
子を上記不揮発性メモリまたは上記フィールドプログラ
マブルゲートアレイに選択的に接続する切り換え回路と
を含むものであることを特徴とする請求項1記載のマル
チチップ型半導体装置である。
は、不揮発性メモリのプログラムと、フィールドプログ
ラマブルゲートアレイに対する入出力とに共通に用いら
れる外部接続端子を有している。そして、切り換え回路
によってこの外部接続端子の接続を切り換える構成とな
っているので、外部接続端子を効果的に削減できる。こ
れにより、第1半導体チップのチップ面積の削減に寄与
することができ、また、フィールドプログラマブルゲー
トアレイの入出力数に対する制限も軽減できる。
と上記不揮発性メモリとの間の接続を永久的に遮断する
設定情報保護機構をさらに含むことを特徴とする請求項
2記載のマルチチップ型半導体装置である。この構成に
よれば、不揮発性メモリに設定情報を書き込んだ後に、
設定情報保護機構により、不揮発性メモリと外部接続端
子との間を永久的に遮断すれば、不揮発性メモリへの外
部からのアクセスが不可能な状態となる。これにより、
不揮発性メモリの設定情報の秘密性が保持される。
チップの表面に上記第2の半導体チップが重ねて接合さ
れ、これらの第1および第2の半導体チップがチップ・
オン・チップ構造で接合されていることを特徴とする請
求項1ないし3のいずれかに記載のマルチチップ型半導
体装置である。この構成によれば、第1および第2の半
導体チップが重ねて接合されているので、マルチチップ
型半導体装置は、実質的に1チップとして取り扱うこと
ができ、マスク方式のASIC(Application Specific
Integrated Circuit)とほぼ同一形状となる。したが
って、別パッケージのEPROMが必要であった従来技
術に比較して、格段に専有面積が減少するうえ、マスク
式のASICとの置き換えをも容易に行うことができ
る。
チップ間の配線長が極めて短くなるので、外部からのノ
イズの影響を受けにくく、また、高速な動作が可能であ
るという効果をも奏することができる。
を、添付図面を参照して詳細に説明する。図1は、この
発明の第1の実施形態に係るマルチチップ型半導体装置
の分解斜視図であり、図2は、当該半導体装置の断面図
である。この半導体装置は、第1の半導体チップとして
の親チップ1の表面11に、第2の半導体チップとして
の子チップ2を重ね合わせて接合した、いわゆるチップ
・オン・チップ(Chip-On-Chip)構造を有している。こ
のチップ・オン・チップ構造のマルチチップ型半導体装
置は、外部との接続のためのリードフレーム14が引き
出された状態で樹脂モールドされ、パッケージ40に納
められている。
らなっており、フィールドプログラマブルゲートアレイ
(FPGA)回路を内部に有している。この親チップ1
の表面11は、親チップ1の基体をなす半導体基板にお
いてトランジスタなどの機能素子が形成された活性表層
領域側の表面であり、最表面は、絶縁物の保護膜で覆わ
れている。この保護膜上には、所定の位置において、外
部接続用の複数のパッド12が、ほぼ矩形の平面形状を
有する親チップ1の表面11の周縁付近に露出して配置
されている。この外部接続パッド12は、ボンディング
ワイヤ13によってリードフレーム14に接続されてい
る。
の接合領域15が設定されており、この接合領域15に
は、子チップ2とのチップ間接続のためのチップ接続パ
ッドPMが、複数個(図1では8個のみ図示)形成され
ている。子チップ2は、たとえばシリコンチップからな
っており、EPROM(消去可能なプログラム可能読取
り専用記憶装置)などからなる、FPGAのスイッチ状
態を設定するための不揮発性のメモリ回路(以下、「不
揮発性コンフィギュレーションメモリ回路」という。)
を内部に有している。この子チップ2の表面21は、子
チップ2の基体をなす半導体基板においてトランジスタ
などの機能素子が形成された活性表層領域側の表面であ
り、最表面は、絶縁物の保護膜で覆われている。この保
護膜上には、親チップ1とのチップ間接続のためのチッ
プ接続パッドPDが、複数個(図1では8個のみ図示)
形成されている。
は、耐酸化性の金属、たとえば、金、鉛、プラチナ、銀
またはイリジウムからなるバンプBがそれぞれ形成され
ていて、チップ間接続部材をなす金属隆起電極を構成し
ている。子チップ2は、表面21を親チップ1の表面1
1に対向させた状態で親チップ1に接合されている。こ
の接合は、バンプBを接合領域15のチップ接続パッド
PMにそれぞれ当接させた状態で、親チップ1と子チッ
プ2とを相互に圧着することにより達成される。この圧
着の際、必要に応じて親チップ1および/または子チッ
プ2に超音波振動を与えることにより、バンプBとチッ
プ接続パッドPMとの確実な接合が達成される。
の電気的構成を示すブロック図である。親チップ1は、
FPGA回路50(プログラマブルゲートアレイ)と切
り換え回路51とを内部回路として有しており、FPG
Aチップを構成している。子チップ2は、不揮発性コン
フィギュレーションメモリ回路60(以下「コンフィギ
ュレーションメモリ回路60」という。)を内部回路と
して有しており、コンフィギュレーションメモリチップ
を構成している。
では、コンフィギュレーションメモリ回路60は、所定
のチップ接続パッドPM,PDおよびバンプBが形成す
るチップ間接続部C1を介して、FPGA回路50に接
続される。FPGA回路50の内部のスイッチは、コン
フィギュレーションメモリ回路60に記憶されている設
定情報に従って切り換えられる。したがって、コンフィ
ギュレーションメモリ回路60に、所望の回路に対応し
た設定情報を書き込んでおけば、FPGA回路50は、
所望の構成の回路を形成する。
外部接続パッド12に接続されている。入出力ライン6
5の一部は、切り換え回路51を介して外部接続パッド
12に接続されている。切り換え回路51は、入出力ラ
イン65に接続されているとともに、所定のチップ接続
パッドPM,PDおよびバンプBが形成するチップ間接
続部C2を介して、コンフィギュレーションメモリ回路
60に接続されている。
部C2に対応するスイッチSW1,SW2,・・・・・・を有
している。各スイッチSW1,SW2,・・・・・・は、外部
接続パッド12と入出力ライン65を接続する状態と、
外部接続パッド12とチップ間接続部C2とを接続する
状態とに切り換えることができる。切り換えスイッチS
W1,SW2,・・・・・・に接続された外部接続パッド12
およびそれらに接続されるリードフレーム14は、コン
フィギュレーションメモリ回路60のプログラムのため
のプログラム端子と、FPGA回路50の入出力端子と
に共通に用いられる外部接続端子を成している。切り換
えスイッチSW1,SW2,・・・・・・は、所定の外部接続
パッド12から入力される切り換え制御信号によって、
上記2つの状態のいずれかをとる。
切り換え回路51のスイッチSW1,SW2,・・・・・・を
コンフィギュレーションメモリ回路60側に接続するた
めの切り換え制御信号が入力される。この状態で、切り
換え回路51に接続されている外部接続パッド12か
ら、コンフィギュレーションメモリ回路60に、FPG
A回路50の回路設定のための設定情報が書き込まれ
る。この設定情報の書き込みの後には、切り換え制御信
号は、スイッチSW1,SW2,・・・・・・をFPGA回路
50の入出力ライン65側に接続する状態とされる(た
とえば、切り換え制御信号を入力するための外部接続パ
ッド12を開放状態とする。)。これにより、切り換え
回路51に接続されている外部接続パッド12は、FP
GA回路50の入出力のために使用可能な状態となる。
の設定情報の書き込みが完了すれば、FPGA回路50
は、その設定情報に従う回路を形成する。そして、コン
フィギュレーションメモリ回路60は、当該設定情報を
不揮発に記憶するので、この半導体装置への電源の供給
が遮断されて、その後に、再びこの半導体装置を用いる
ときには、FPGA回路50は、当初から所望の回路を
形成することになる。
GA回路50を内蔵した親チップ1と、コンフィギュレ
ーションメモリ回路60を内蔵した子チップ2とをチッ
プ・オン・チップ接合することによって、実質的に1チ
ップとして取り扱うことが可能なマルチチップ型半導体
装置を構成している。これにより、設定情報を記憶する
EPROMを外付けすることなく所望の回路を構成する
ことができるから、外部接続端子数を少なくすることが
できる。別の観点から見れば、外部接続端子のほぼすべ
てをFPGA回路50への入出力のために用いることが
できるので、入出力数の制限を少なくすることができ
る。
から、マスク方式のASICとほぼ同形状のFPGAが
実現できることになり、占有面積を格段に減少させるこ
とができるうえ、マスク方式のASICとの置き換えを
も容易に行うことができる。さらに、この実施形態の構
成では、外部接続パッド12の一部が、コンフィギュレ
ーションメモリ回路60へのプログラムと、FPGA回
路50への入出力とに共用されているので、これによっ
ても、外部接続端子の削減が図られており、また、FP
GA回路50への入出力数に対する制限の軽減が図られ
ている。
マルチチップ型半導体装置の電気的構成を示すブロック
図である。この半導体装置は、上述の第1の実施形態に
係る半導体装置と類似しているので、図4において、上
述の図3に示された各部に対応する部分には、図4の場
合と同一の参照符号を付すとともに、上述の図1および
図2を再び参照することとする。
ンメモリ回路60に書き込まれた設定情報に対する外部
からのアクセスを禁止するための設定情報保護機構70
が備えられている。この設定情報保護機構70は、この
実施形態においては、排他的論理和ゲート71と、この
排他的論理和ゲート71の両端子間に接続されたアンチ
ヒューズ72とで構成されている。排他的論理和ゲート
71の一対の入力端子は、それぞれ外部接続パッド12
のうちの所定の一対のパッド121,122に接続され
ている。そして、排他的論理和ゲート71のパッド12
1側の入力端子には、抵抗73を介して電源電圧Vccが
与えられ、排他的論理和ゲート71のパッド122側の
入力端子には、抵抗74を介してグランド電位が与えら
れるようになっている。
1,SW2,・・・・・・は、それぞれ、正論理(ハイアクテ
ィブ)型ゲートGP(たとえば、NチャンネルMOSト
ランジスタのゲートにハイレベルが印加されることによ
り導通)と負論理(ローアクティブ)型ゲートGN(た
とえば、正論理型ゲートGPのNチャンネルMOSトラ
ンジスタが非導通のときに導通)との対で構成されてい
る。そして、正論理型ゲートGPの一方の出力端子は、
チップ間接続部C2を介してコンフィギュレーションメ
モリ回路60に接続されており、負論理型ゲートGNの
一方の出力端子は、入出力ライン65を介してFPGA
50に接続されている。正論理型ゲートGPおよび負論
理型ゲートGNの各他方の出力端子は、外部接続パッド
12に共通に接続されている。
GNの各制御入力端子には、切り換え制御ライン78を
介して、排他的論理和ゲート71の出力信号が切り換え
制御信号として入力されるようになっている。コンフィ
ギュレーションメモリ回路60にFPGA回路50の回
路設定のための設定情報をプログラムするときには、排
他的論理和ゲート71の両端子に接続されたパッド12
1,121は、いずれも開放状態とされる。また、初期
状態では、アンチヒューズ72は、遮断状態となってい
る。したがって、排他的論理和ゲート71には、一方の
入力端子からは電源電圧Vccが入力され、他方の端子か
らはグランド電位が与えられる。そのため、排他的論理
和ゲート71の出力信号は、ハイレベルとなる。したが
って、正論理型ゲートGPは導通状態となり、負論理型
ゲートGNは遮断状態となる。よって、この状態では、
切り換え回路51に接続されている外部接続パッド12
を介して、コンフィギュレーションメモリ回路60をプ
ログラムすることができる。
60のプログラムが終了した後には、パッド121,1
22間に適当な電圧が印加される。これにより、アンチ
ヒューズ72は、排他的論理和ゲート71の両端子間を
短絡した状態となり、この状態は、パッド121,12
2間への電圧の印加を停止した後も、永久的に保持され
る。したがって、以後は、排他的論理和ゲート71の出
力信号は、パッド121,122への電圧印加状態に関
わりなく、ローレベルとなる。これにより、負論理型ゲ
ートGNは導通状態となり、正論理型ゲートGPは遮断
状態となって、以後は、正論理型ゲートGPが導通する
ことはない。
た外部接続パッド12からは、専ら、FPGA回路50
へのアクセスのみが可能であって、コンフィギュレーシ
ョンメモリ回路60へのアクセスは不可能になる。これ
により、コンフィギュレーションメモリ回路60の内容
が読み出されたりすることがなくなるから、コンフィギ
ュレーションメモリ回路60の設定情報の秘密性を保持
することができる。
説明したが、この発明は他の形態でも実施することが可
能である。たとえば、上述の実施形態では、コンフィギ
ュレーションメモリ回路60に対するプログラムは、切
り換え回路51に接続された外部接続パッド12のみを
用いて行われるようになっているが、コンフィギュレー
ションメモリ回路60に対するプログラムのための配線
の一部は、切り換え回路51を介さずに専用の外部接続
パッド12に接続されていてもよい。
バンプBを設けているが、親チップ1側に同様のバンプ
を設けてもよく、親チップ1および子チップ2の両方に
バンプを設けて、バンプ同士を接合することによって親
チップ1および子チップ2のチップ・オン・チップ接合
を達成してもよい。また、親チップ1と子チップ2と接
合する金属隆起電極は、さほどの高さを要しないので、
一般に電解めっきまたは無電解めっきによって形成され
るバンプのほかにも、金属蒸着膜のような金属薄膜で構
成することもできる。
および子チップ2がバンプBを介して接合されたチップ
・オン・チップ構造のマルチチップ型半導体装置を例に
挙げたが、親チップの表面に子チップ2の裏面(活性表
層領域とは反対側の面)を対向させて接合し、チップ接
続パッド間の接続をワイヤボンディングにより行う構成
のチップ・オン・チップ構造の装置にも、この発明を適
用することが可能である。また、ワイヤボンディングに
より半導体チップ間が接続される場合には、必ずしもチ
ップ・オン・チップ構造をとる必要はない。さらに、配
線基板上に複数の半導体チップが接合され、この配線基
板を介して半導体チップ間の接続が達成される構成の半
導体装置に対しても、この発明を適用することが可能で
ある。
および子チップ2は、いずれもシリコンからなるチップ
であることとしたが、シリコンの他にも、化合物半導体
(ガリウム砒素半導体等)やゲルマニウム半導体などの
他の任意の半導体材料を用いた半導体チップをこの発明
の半導体装置に適用することができる。この場合に、第
1の半導体チップと第2の半導体チップとの半導体材料
は、同じでもよいし異なっていてもよい。
の範囲で種々の設計変更を施すことが可能である。
型半導体装置の分解斜視図である。
る。
示すブロック図である。
型半導体装置の電気的構成を示すブロック図である。
ク図である。
Claims (4)
- 【請求項1】フィールドプログラマブルゲートアレイを
有する第1の半導体チップと、 上記フィールドプログラマブルゲートアレイの回路設定
のための設定情報を記憶するための書き込み可能な不揮
発性メモリを有する第2の半導体チップと、 上記第1の半導体チップと上記第2の半導体チップとを
接続するチップ間接続部材とを含むことを特徴とするマ
ルチチップ型半導体装置。 - 【請求項2】上記第1の半導体チップは、上記不揮発性
メモリのプログラム端子と、上記フィールドプログラマ
ブルゲートアレイの入出力端子とに共通に用いられる外
部接続端子と、この外部接続端子を上記不揮発性メモリ
または上記フィールドプログラマブルゲートアレイに選
択的に接続する切り換え回路とを含むものであることを
特徴とする請求項1記載のマルチチップ型半導体装置。 - 【請求項3】上記外部接続端子と上記不揮発性メモリと
の間の接続を永久的に遮断する設定情報保護機構をさら
に含むことを特徴とする請求項2記載のマルチチップ型
半導体装置。 - 【請求項4】上記第1の半導体チップの表面に上記第2
の半導体チップが重ねて接合され、これらの第1および
第2の半導体チップがチップ・オン・チップ構造で接合
されていることを特徴とする請求項1ないし3のいずれ
かに記載のマルチチップ型半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05807899A JP3754221B2 (ja) | 1999-03-05 | 1999-03-05 | マルチチップ型半導体装置 |
US09/517,283 US6337579B1 (en) | 1999-03-05 | 2000-03-02 | Multichip semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05807899A JP3754221B2 (ja) | 1999-03-05 | 1999-03-05 | マルチチップ型半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000260961A true JP2000260961A (ja) | 2000-09-22 |
JP3754221B2 JP3754221B2 (ja) | 2006-03-08 |
Family
ID=13073891
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05807899A Expired - Fee Related JP3754221B2 (ja) | 1999-03-05 | 1999-03-05 | マルチチップ型半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6337579B1 (ja) |
JP (1) | JP3754221B2 (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007529894A (ja) * | 2004-03-16 | 2007-10-25 | アーバー・カンパニー・リミテッド・ライアビリティ・パートナーシップ | ダイ素子が積層された再構成可能なプロセッサモジュール |
WO2011155333A1 (ja) * | 2010-06-11 | 2011-12-15 | 株式会社日立製作所 | 半導体集積回路装置 |
JP2012053778A (ja) * | 2010-09-02 | 2012-03-15 | Toshinori Sueyoshi | プログラマブル論理回路のエラー訂正回路 |
JP2012084220A (ja) * | 2011-10-25 | 2012-04-26 | Fujitsu Semiconductor Ltd | メモリシステム |
CN103280236A (zh) * | 2013-05-14 | 2013-09-04 | 上海集成电路研发中心有限公司 | 非易失性fpga芯片 |
JP2013535113A (ja) * | 2010-06-28 | 2013-09-09 | ザイリンクス インコーポレイテッド | ダイ間ボンディングをテストするための集積回路および方法 |
US8981574B2 (en) | 2012-12-20 | 2015-03-17 | Samsung Electronics Co., Ltd. | Semiconductor package |
JP2015231205A (ja) * | 2014-06-06 | 2015-12-21 | 国立大学法人静岡大学 | フィールドプログラマブルゲートアレイ、フィールドプログラマブルゲートアレイ開発ツール、及び、フィールドプログラマブルゲートアレイ開発方法 |
JP2019533912A (ja) * | 2016-09-21 | 2019-11-21 | ザイリンクス インコーポレイテッドXilinx Incorporated | 積層された列状集積回路 |
JP2022519662A (ja) * | 2019-04-30 | 2022-03-24 | 長江存儲科技有限責任公司 | プログラマブルロジックデバイスおよびnandフラッシュメモリーを有する結合された半導体デバイス、ならびに、それを形成するための方法 |
JP2022519660A (ja) * | 2019-04-15 | 2022-03-24 | 長江存儲科技有限責任公司 | プログラマブルロジックデバイスおよびダイナミックランダムアクセスメモリーを有する結合された半導体デバイス、ならびに、それを形成するための方法 |
US11711913B2 (en) | 2019-04-30 | 2023-07-25 | Yangtze Memory Technologies Co., Ltd. | Bonded semiconductor devices having programmable logic device and NAND flash memory and methods for forming the same |
US11721668B2 (en) | 2019-04-15 | 2023-08-08 | Yangtze Memory Technologies Co., Ltd. | Bonded semiconductor devices having programmable logic device and dynamic random-access memory and methods for forming the same |
Families Citing this family (85)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8149048B1 (en) | 2000-10-26 | 2012-04-03 | Cypress Semiconductor Corporation | Apparatus and method for programmable power management in a programmable analog circuit block |
US8160864B1 (en) | 2000-10-26 | 2012-04-17 | Cypress Semiconductor Corporation | In-circuit emulator and pod synchronized boot |
US6892310B1 (en) * | 2000-10-26 | 2005-05-10 | Cypress Semiconductor Corporation | Method for efficient supply of power to a microcontroller |
US8103496B1 (en) | 2000-10-26 | 2012-01-24 | Cypress Semicondutor Corporation | Breakpoint control in an in-circuit emulation system |
US8176296B2 (en) | 2000-10-26 | 2012-05-08 | Cypress Semiconductor Corporation | Programmable microcontroller architecture |
US6724220B1 (en) | 2000-10-26 | 2004-04-20 | Cyress Semiconductor Corporation | Programmable microcontroller architecture (mixed analog/digital) |
US6981090B1 (en) * | 2000-10-26 | 2005-12-27 | Cypress Semiconductor Corporation | Multiple use of microcontroller pad |
US7765095B1 (en) | 2000-10-26 | 2010-07-27 | Cypress Semiconductor Corporation | Conditional branching in an in-circuit emulation system |
US7406674B1 (en) | 2001-10-24 | 2008-07-29 | Cypress Semiconductor Corporation | Method and apparatus for generating microcontroller configuration information |
US8078970B1 (en) | 2001-11-09 | 2011-12-13 | Cypress Semiconductor Corporation | Graphical user interface with user-selectable list-box |
US8042093B1 (en) | 2001-11-15 | 2011-10-18 | Cypress Semiconductor Corporation | System providing automatic source code generation for personalization and parameterization of user modules |
US7774190B1 (en) | 2001-11-19 | 2010-08-10 | Cypress Semiconductor Corporation | Sleep and stall in an in-circuit emulation system |
US7844437B1 (en) | 2001-11-19 | 2010-11-30 | Cypress Semiconductor Corporation | System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit |
US7770113B1 (en) | 2001-11-19 | 2010-08-03 | Cypress Semiconductor Corporation | System and method for dynamically generating a configuration datasheet |
US8069405B1 (en) | 2001-11-19 | 2011-11-29 | Cypress Semiconductor Corporation | User interface for efficiently browsing an electronic document using data-driven tabs |
US6971004B1 (en) | 2001-11-19 | 2005-11-29 | Cypress Semiconductor Corp. | System and method of dynamically reconfiguring a programmable integrated circuit |
US6627985B2 (en) | 2001-12-05 | 2003-09-30 | Arbor Company Llp | Reconfigurable processor module comprising hybrid stacked integrated circuit die elements |
WO2003065453A1 (de) * | 2002-01-31 | 2003-08-07 | Micronas Gmbh | Aufnahmevorrichtung für eine programmierbare, elektronische verarbeitungseinrichtung |
JP4054200B2 (ja) * | 2002-02-19 | 2008-02-27 | 松下電器産業株式会社 | 半導体記憶装置 |
US8103497B1 (en) | 2002-03-28 | 2012-01-24 | Cypress Semiconductor Corporation | External interface for event architecture |
US7308608B1 (en) | 2002-05-01 | 2007-12-11 | Cypress Semiconductor Corporation | Reconfigurable testing system and method |
US6747478B2 (en) * | 2002-07-08 | 2004-06-08 | Viciciv | Field programmable gate array with convertibility to application specific integrated circuit |
US20040004251A1 (en) * | 2002-07-08 | 2004-01-08 | Madurawe Raminda U. | Insulated-gate field-effect thin film transistors |
US7112994B2 (en) * | 2002-07-08 | 2006-09-26 | Viciciv Technology | Three dimensional integrated circuits |
US6992503B2 (en) * | 2002-07-08 | 2006-01-31 | Viciciv Technology | Programmable devices with convertibility to customizable devices |
US7064579B2 (en) * | 2002-07-08 | 2006-06-20 | Viciciv Technology | Alterable application specific integrated circuit (ASIC) |
US7673273B2 (en) | 2002-07-08 | 2010-03-02 | Tier Logic, Inc. | MPGA products based on a prototype FPGA |
US7129744B2 (en) * | 2003-10-23 | 2006-10-31 | Viciciv Technology | Programmable interconnect structures |
JP3904493B2 (ja) * | 2002-07-24 | 2007-04-11 | 株式会社ルネサステクノロジ | 半導体装置 |
US7761845B1 (en) | 2002-09-09 | 2010-07-20 | Cypress Semiconductor Corporation | Method for parameterizing a user module |
US7812458B2 (en) * | 2007-11-19 | 2010-10-12 | Tier Logic, Inc. | Pad invariant FPGA and ASIC devices |
US8643162B2 (en) | 2007-11-19 | 2014-02-04 | Raminda Udaya Madurawe | Pads and pin-outs in three dimensional integrated circuits |
US7071734B2 (en) * | 2002-10-15 | 2006-07-04 | Altera Corporation | Programmable logic devices with silicon-germanium circuitry and associated methods |
US6917219B2 (en) * | 2003-03-12 | 2005-07-12 | Xilinx, Inc. | Multi-chip programmable logic device having configurable logic circuitry and configuration data storage on different dice |
US7068072B2 (en) * | 2003-06-30 | 2006-06-27 | Xilinx, Inc. | Integrated circuit with interface tile for coupling to a stacked-die second integrated circuit |
DE60327527D1 (de) * | 2003-09-23 | 2009-06-18 | St Microelectronics Srl | Ein verbessertes feldprogrammierbares Gate-Array |
US7030651B2 (en) * | 2003-12-04 | 2006-04-18 | Viciciv Technology | Programmable structured arrays |
US7304500B2 (en) * | 2003-12-29 | 2007-12-04 | Faraday Technology Corp. | Programmable logic module and upgrade method thereof |
US7190190B1 (en) * | 2004-01-09 | 2007-03-13 | Altera Corporation | Programmable logic device with on-chip nonvolatile user memory |
DE102004001669B4 (de) * | 2004-01-12 | 2008-06-05 | Infineon Technologies Ag | Konfigurierbares Logikbauelement ohne lokalen Konfigurationsspeicher mit parallelem Konfigurationsbus |
US7295049B1 (en) | 2004-03-25 | 2007-11-13 | Cypress Semiconductor Corporation | Method and circuit for rapid alignment of signals |
US7489164B2 (en) | 2004-05-17 | 2009-02-10 | Raminda Udaya Madurawe | Multi-port memory devices |
US8069436B2 (en) | 2004-08-13 | 2011-11-29 | Cypress Semiconductor Corporation | Providing hardware independence to automate code generation of processing device firmware |
US8286125B2 (en) | 2004-08-13 | 2012-10-09 | Cypress Semiconductor Corporation | Model for a hardware device-independent method of defining embedded firmware for programmable systems |
US7242218B2 (en) * | 2004-12-02 | 2007-07-10 | Altera Corporation | Techniques for combining volatile and non-volatile programmable logic on an integrated circuit |
JP2006179712A (ja) * | 2004-12-22 | 2006-07-06 | Toshiba Corp | 電子機器及びそれを用いた表示装置 |
US7112993B2 (en) * | 2004-12-23 | 2006-09-26 | Actel Corporation | Non-volatile memory configuration scheme for volatile-memory-based programmable circuits in an FPGA |
US7750669B2 (en) * | 2005-01-06 | 2010-07-06 | Justin Martin Spangaro | Reprogrammable integrated circuit |
US7332976B1 (en) | 2005-02-04 | 2008-02-19 | Cypress Semiconductor Corporation | Poly-phase frequency synthesis oscillator |
US7400183B1 (en) | 2005-05-05 | 2008-07-15 | Cypress Semiconductor Corporation | Voltage controlled oscillator delay cell and method |
US7301822B1 (en) | 2005-05-18 | 2007-11-27 | Xilinx, Inc. | Multi-boot configuration of programmable devices |
US7358762B1 (en) * | 2005-05-18 | 2008-04-15 | Xilinx, Inc. | Parallel interface for configuring programmable devices |
US8089461B2 (en) * | 2005-06-23 | 2012-01-03 | Cypress Semiconductor Corporation | Touch wake for electronic devices |
US7327159B1 (en) * | 2005-11-28 | 2008-02-05 | Lattice Semiconductor Corporation | Interface block architectures |
US8085067B1 (en) | 2005-12-21 | 2011-12-27 | Cypress Semiconductor Corporation | Differential-to-single ended signal converter circuit and method |
US8067948B2 (en) | 2006-03-27 | 2011-11-29 | Cypress Semiconductor Corporation | Input/output multiplexer bus |
US7671624B1 (en) * | 2006-10-10 | 2010-03-02 | Xilinx, Inc. | Method to reduce configuration solution using masked-ROM |
US8092083B2 (en) | 2007-04-17 | 2012-01-10 | Cypress Semiconductor Corporation | Temperature sensor with digital bandgap |
US9564902B2 (en) | 2007-04-17 | 2017-02-07 | Cypress Semiconductor Corporation | Dynamically configurable and re-configurable data path |
US8040266B2 (en) | 2007-04-17 | 2011-10-18 | Cypress Semiconductor Corporation | Programmable sigma-delta analog-to-digital converter |
US8516025B2 (en) | 2007-04-17 | 2013-08-20 | Cypress Semiconductor Corporation | Clock driven dynamic datapath chaining |
US7737724B2 (en) | 2007-04-17 | 2010-06-15 | Cypress Semiconductor Corporation | Universal digital block interconnection and channel routing |
US8026739B2 (en) * | 2007-04-17 | 2011-09-27 | Cypress Semiconductor Corporation | System level interconnect with programmable switching |
US8130025B2 (en) * | 2007-04-17 | 2012-03-06 | Cypress Semiconductor Corporation | Numerical band gap |
US8266575B1 (en) | 2007-04-25 | 2012-09-11 | Cypress Semiconductor Corporation | Systems and methods for dynamically reconfiguring a programmable system on a chip |
US9720805B1 (en) | 2007-04-25 | 2017-08-01 | Cypress Semiconductor Corporation | System and method for controlling a target device |
US8065653B1 (en) | 2007-04-25 | 2011-11-22 | Cypress Semiconductor Corporation | Configuration of programmable IC design elements |
US8049569B1 (en) | 2007-09-05 | 2011-11-01 | Cypress Semiconductor Corporation | Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes |
US8415783B1 (en) | 2007-10-04 | 2013-04-09 | Xilinx, Inc. | Apparatus and methodology for testing stacked die |
US7518398B1 (en) * | 2007-10-04 | 2009-04-14 | Xilinx, Inc. | Integrated circuit with through-die via interface for die stacking |
US7576561B1 (en) | 2007-11-13 | 2009-08-18 | Xilinx, Inc. | Device and method of configuring a device having programmable logic |
US7635988B2 (en) * | 2007-11-19 | 2009-12-22 | Tier Logic, Inc. | Multi-port thin-film memory devices |
US20090128189A1 (en) * | 2007-11-19 | 2009-05-21 | Raminda Udaya Madurawe | Three dimensional programmable devices |
US7573293B2 (en) * | 2007-12-26 | 2009-08-11 | Tier Logic, Inc. | Programmable logic based latches and shift registers |
US7573294B2 (en) * | 2007-12-26 | 2009-08-11 | Tier Logic, Inc. | Programmable logic based latches and shift registers |
US7795913B2 (en) * | 2007-12-26 | 2010-09-14 | Tier Logic | Programmable latch based multiplier |
US7602213B2 (en) * | 2007-12-26 | 2009-10-13 | Tier Logic, Inc. | Using programmable latch to implement logic |
US7973555B1 (en) | 2008-05-28 | 2011-07-05 | Xilinx, Inc. | Configuration interface to stacked FPGA |
US8230375B2 (en) | 2008-09-14 | 2012-07-24 | Raminda Udaya Madurawe | Automated metal pattern generation for integrated circuits |
US9448964B2 (en) | 2009-05-04 | 2016-09-20 | Cypress Semiconductor Corporation | Autonomous control in a programmable system |
US8063654B2 (en) * | 2009-07-17 | 2011-11-22 | Xilinx, Inc. | Apparatus and method for testing of stacked die structure |
US8296578B1 (en) | 2009-08-03 | 2012-10-23 | Xilinx, Inc. | Method and apparatus for communicating data between stacked integrated circuits |
US8716876B1 (en) * | 2011-11-11 | 2014-05-06 | Altera Corporation | Systems and methods for stacking a memory chip above an integrated circuit chip |
US9859896B1 (en) | 2015-09-11 | 2018-01-02 | Xilinx, Inc. | Distributed multi-die routing in a multi-chip module |
CN111611013B (zh) * | 2020-04-30 | 2023-12-22 | 京微齐力(北京)科技有限公司 | 一种支持多镜像的fpga硬启动方法及装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6188538A (ja) * | 1984-10-05 | 1986-05-06 | Fujitsu Ltd | 半導体装置 |
JPH0513663A (ja) * | 1991-07-09 | 1993-01-22 | Fujitsu Ltd | 半導体装置と半導体チツプの実装方法 |
JPH05167004A (ja) * | 1991-12-12 | 1993-07-02 | Fujitsu Ltd | 半導体装置 |
JP2655465B2 (ja) * | 1993-01-20 | 1997-09-17 | 日本電気株式会社 | 反射型ホモジナイザーおよび反射型照明光学装置 |
US5640107A (en) * | 1995-10-24 | 1997-06-17 | Northrop Grumman Corporation | Method for in-circuit programming of a field-programmable gate array configuration memory |
GB9604496D0 (en) * | 1996-03-01 | 1996-05-01 | Xilinx Inc | Embedded memory for field programmable gate array |
US6049222A (en) * | 1997-12-30 | 2000-04-11 | Xilinx, Inc | Configuring an FPGA using embedded memory |
US5977640A (en) * | 1998-06-26 | 1999-11-02 | International Business Machines Corporation | Highly integrated chip-on-chip packaging |
-
1999
- 1999-03-05 JP JP05807899A patent/JP3754221B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-02 US US09/517,283 patent/US6337579B1/en not_active Expired - Lifetime
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007529894A (ja) * | 2004-03-16 | 2007-10-25 | アーバー・カンパニー・リミテッド・ライアビリティ・パートナーシップ | ダイ素子が積層された再構成可能なプロセッサモジュール |
WO2011155333A1 (ja) * | 2010-06-11 | 2011-12-15 | 株式会社日立製作所 | 半導体集積回路装置 |
JP2013535113A (ja) * | 2010-06-28 | 2013-09-09 | ザイリンクス インコーポレイテッド | ダイ間ボンディングをテストするための集積回路および方法 |
JP2012053778A (ja) * | 2010-09-02 | 2012-03-15 | Toshinori Sueyoshi | プログラマブル論理回路のエラー訂正回路 |
JP2012084220A (ja) * | 2011-10-25 | 2012-04-26 | Fujitsu Semiconductor Ltd | メモリシステム |
US9633973B2 (en) | 2012-12-20 | 2017-04-25 | Samsung Electronics Co., Ltd. | Semiconductor package |
US8981574B2 (en) | 2012-12-20 | 2015-03-17 | Samsung Electronics Co., Ltd. | Semiconductor package |
CN103280236A (zh) * | 2013-05-14 | 2013-09-04 | 上海集成电路研发中心有限公司 | 非易失性fpga芯片 |
JP2015231205A (ja) * | 2014-06-06 | 2015-12-21 | 国立大学法人静岡大学 | フィールドプログラマブルゲートアレイ、フィールドプログラマブルゲートアレイ開発ツール、及び、フィールドプログラマブルゲートアレイ開発方法 |
JP2019533912A (ja) * | 2016-09-21 | 2019-11-21 | ザイリンクス インコーポレイテッドXilinx Incorporated | 積層された列状集積回路 |
JP2022519660A (ja) * | 2019-04-15 | 2022-03-24 | 長江存儲科技有限責任公司 | プログラマブルロジックデバイスおよびダイナミックランダムアクセスメモリーを有する結合された半導体デバイス、ならびに、それを形成するための方法 |
US11721668B2 (en) | 2019-04-15 | 2023-08-08 | Yangtze Memory Technologies Co., Ltd. | Bonded semiconductor devices having programmable logic device and dynamic random-access memory and methods for forming the same |
JP7375025B2 (ja) | 2019-04-15 | 2023-11-07 | 長江存儲科技有限責任公司 | プログラマブルロジックデバイスおよびダイナミックランダムアクセスメモリーを有する結合された半導体デバイス、ならびに、それを形成するための方法 |
US11996389B2 (en) | 2019-04-15 | 2024-05-28 | Yangtze Memory Technologies Co., Ltd. | Bonded semiconductor devices having programmable logic device and dynamic random-access memory and methods for forming the same |
JP2022519662A (ja) * | 2019-04-30 | 2022-03-24 | 長江存儲科技有限責任公司 | プログラマブルロジックデバイスおよびnandフラッシュメモリーを有する結合された半導体デバイス、ならびに、それを形成するための方法 |
US11711913B2 (en) | 2019-04-30 | 2023-07-25 | Yangtze Memory Technologies Co., Ltd. | Bonded semiconductor devices having programmable logic device and NAND flash memory and methods for forming the same |
Also Published As
Publication number | Publication date |
---|---|
JP3754221B2 (ja) | 2006-03-08 |
US6337579B1 (en) | 2002-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3754221B2 (ja) | マルチチップ型半導体装置 | |
US6452259B2 (en) | Stacked substrate and semiconductor device | |
US6713855B2 (en) | Dual die memory | |
US6777801B2 (en) | Semiconductor device and method of manufacturing same | |
JP3876088B2 (ja) | 半導体チップおよびマルチチップ型半導体装置 | |
US6635560B2 (en) | Method for implementing selected functionality on an integrated circuit device | |
US6933610B2 (en) | Method of bonding a semiconductor die without an ESD circuit and a separate ESD circuit to an external lead, and a semiconductor device made thereby | |
US7968916B2 (en) | Circuit and method for interconnecting stacked integrated circuit dies | |
JP3643706B2 (ja) | 半導体装置 | |
JP2000223657A (ja) | 半導体装置およびそれに用いる半導体チップ | |
JP2003204035A (ja) | 複数のi/oピン積層半導体チップパッケージ及びこれに使われるリードフレーム | |
US6617700B2 (en) | Repairable multi-chip package and high-density memory card having the package | |
JP2560805B2 (ja) | 半導体装置 | |
JP2000227457A (ja) | 半導体装置 | |
KR100422450B1 (ko) | 반도체 메모리장치의 플립칩 인터페이스회로 및 그 방법 | |
JP2780355B2 (ja) | 半導体集積回路装置 | |
JP3718370B2 (ja) | マルチチップ型半導体装置 | |
JPH05160333A (ja) | 半導体集積回路装置 | |
JP2005142284A (ja) | 半導体装置 | |
JP3272079B2 (ja) | 半導体モジュール | |
JP2000164807A (ja) | 半導体装置 | |
KR20030035214A (ko) | 멀티 칩 패키지 및 그 제조 방법 | |
JPH08264673A (ja) | 集積回路装置 | |
KR20000059297A (ko) | 반도체 칩 패키지 | |
JPH01128457A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050802 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050926 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051215 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |