JPH0349255A - 半導体集積回路の封止方式 - Google Patents
半導体集積回路の封止方式Info
- Publication number
- JPH0349255A JPH0349255A JP1185456A JP18545689A JPH0349255A JP H0349255 A JPH0349255 A JP H0349255A JP 1185456 A JP1185456 A JP 1185456A JP 18545689 A JP18545689 A JP 18545689A JP H0349255 A JPH0349255 A JP H0349255A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- usual
- double
- sealing
- same
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 3
- 238000007789 sealing Methods 0.000 title claims 2
- 230000006870 function Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 2
- 238000005476 soldering Methods 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、集積回路の封止方式に関する。
従来、集積回路では、端子引出し形状は−通りしかなく
端子配置が逆になっているパッケージは存在しない。
端子配置が逆になっているパッケージは存在しない。
上述した従来の集積回路では、外部端子のパッケージへ
の引き出し方が−通りしかなくプリント基板に両面実装
する場合、同−ICを多数並列に並べる場合、例えばメ
モリボード等はこの典型であるが、プリント板の表側と
裏側とで同じ位置にとり付けた場合、同一機能の端子が
同じ位置にこない。
の引き出し方が−通りしかなくプリント基板に両面実装
する場合、同−ICを多数並列に並べる場合、例えばメ
モリボード等はこの典型であるが、プリント板の表側と
裏側とで同じ位置にとり付けた場合、同一機能の端子が
同じ位置にこない。
このため、同一機能端子を同一信号ネットに接続する場
合、表面、裏面別々に信号パタンを設けるかあるいは、
片面側で配線パタンをクロスして接続する等の処置が必
要であるという欠点があった。
合、表面、裏面別々に信号パタンを設けるかあるいは、
片面側で配線パタンをクロスして接続する等の処置が必
要であるという欠点があった。
本発明の集積回路は、リードを整形した時通常品と端子
接続が逆になる形状のリードフレームと、そのリードフ
レームに対して通常品とは反対側からチップをマウント
する形態とを有している。
接続が逆になる形状のリードフレームと、そのリードフ
レームに対して通常品とは反対側からチップをマウント
する形態とを有している。
次に本発明について、図面を参照して説明する。
第1図は一実施例の縦断面図である。第2図は通常品の
断面図を示している。ここではパッケージとしてJ・リ
ードタイプのPLCCを例にとっている。101,20
1はリードフレームを、102.202は半導体チップ
を、103,203はボンディング・ワイアを、104
,204はモールドを示す。
断面図を示している。ここではパッケージとしてJ・リ
ードタイプのPLCCを例にとっている。101,20
1はリードフレームを、102.202は半導体チップ
を、103,203はボンディング・ワイアを、104
,204はモールドを示す。
第3図は、第1図の接続を逆転した集積回路と、第2図
の通常品をプリント板の同一位置に両面実装した場合の
断面図を示す。
の通常品をプリント板の同一位置に両面実装した場合の
断面図を示す。
パッケージにチップをマウントする際に、フェイスの方
向を逆転した集積回路を裏面に実装しているので表面に
実装した通常品と同一機能端子が、プリント板の二次元
的な位置が同一座標上にくることになり、両者の半田付
用パッドは1ケのスルーホールを設けるだけで、接続す
ることが可能になり余分なバタンを必要としない。
向を逆転した集積回路を裏面に実装しているので表面に
実装した通常品と同一機能端子が、プリント板の二次元
的な位置が同一座標上にくることになり、両者の半田付
用パッドは1ケのスルーホールを設けるだけで、接続す
ることが可能になり余分なバタンを必要としない。
第4図はメモリ素子を複数個並列に接続し、同一機能端
子を相互に接続している回路図である。
子を相互に接続している回路図である。
チップセレクト、アウトプットイネーブルは、個々の制
御信号になるがアドレス入力、データ入出力端子は同一
ネットの信号である。この回路例で、両面実装する場合
半数のメモリ素子を上述の形式で裏側に実装すればアド
レス系、データ系の信号バタンの引き廻しを容易にでき
る。
御信号になるがアドレス入力、データ入出力端子は同一
ネットの信号である。この回路例で、両面実装する場合
半数のメモリ素子を上述の形式で裏側に実装すればアド
レス系、データ系の信号バタンの引き廻しを容易にでき
る。
以上説明したように本発明では、外部端子の接続関係が
通常品と鏡像関係になるように封止した集積回路を用い
ることにより、両面実装した場合、プリント板の信号バ
タンの配線が容易になる効果がある。
通常品と鏡像関係になるように封止した集積回路を用い
ることにより、両面実装した場合、プリント板の信号バ
タンの配線が容易になる効果がある。
第1図は、本発明の一実施例の断面図、第2図は同一チ
ップの通常のマウント状態を示す断面図、第3図は両者
を両面実装のプリント板に搭載した状態の断面図、第4
図は本発明の一使用例を示す回路図である。 101・・・リードフレーム、102・・・チップ、1
03・・・ボンディングワイア、104・・・モールド
、201・・・リードフレーム、202・・・チップ、
203・・・ボンディングワイア、204・・・モール
ド、301・・・通常端子接続の集積回路、302・・
・逆接続の集積回路、303・−・両面プリント基板、
304・・・半田パッド、305・・・スルーホール、
306・・・信号用バタン、401・・・メモリチップ
、402・・・アドレスライン、403・・・データラ
イン、404・・・アウトプット・イネーブルライン。
ップの通常のマウント状態を示す断面図、第3図は両者
を両面実装のプリント板に搭載した状態の断面図、第4
図は本発明の一使用例を示す回路図である。 101・・・リードフレーム、102・・・チップ、1
03・・・ボンディングワイア、104・・・モールド
、201・・・リードフレーム、202・・・チップ、
203・・・ボンディングワイア、204・・・モール
ド、301・・・通常端子接続の集積回路、302・・
・逆接続の集積回路、303・−・両面プリント基板、
304・・・半田パッド、305・・・スルーホール、
306・・・信号用バタン、401・・・メモリチップ
、402・・・アドレスライン、403・・・データラ
イン、404・・・アウトプット・イネーブルライン。
Claims (1)
- ある集積回路と外部端子の機能と前記外部端子位置と
の関係が互い鏡像関係にあることを特徴とする半導体集
積回路の封止方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1185456A JPH0349255A (ja) | 1989-07-17 | 1989-07-17 | 半導体集積回路の封止方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1185456A JPH0349255A (ja) | 1989-07-17 | 1989-07-17 | 半導体集積回路の封止方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0349255A true JPH0349255A (ja) | 1991-03-04 |
Family
ID=16171111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1185456A Pending JPH0349255A (ja) | 1989-07-17 | 1989-07-17 | 半導体集積回路の封止方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0349255A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005121718A (ja) * | 2003-10-14 | 2005-05-12 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイ装置 |
US7394160B2 (en) | 2005-02-02 | 2008-07-01 | Samsung Electronics Co., Ltd. | Printed wires arrangement for in-line memory (IMM) module |
US7598929B2 (en) | 2003-10-14 | 2009-10-06 | Fujitsu Hitachi Plasma Display Limited | Plasma display apparatus |
JP2010044415A (ja) * | 2009-11-13 | 2010-02-25 | Hitachi Plasma Display Ltd | プラズマディスプレイ装置 |
-
1989
- 1989-07-17 JP JP1185456A patent/JPH0349255A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005121718A (ja) * | 2003-10-14 | 2005-05-12 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイ装置 |
US7598929B2 (en) | 2003-10-14 | 2009-10-06 | Fujitsu Hitachi Plasma Display Limited | Plasma display apparatus |
JP4521173B2 (ja) * | 2003-10-14 | 2010-08-11 | 日立プラズマディスプレイ株式会社 | プラズマディスプレイ装置 |
US7394160B2 (en) | 2005-02-02 | 2008-07-01 | Samsung Electronics Co., Ltd. | Printed wires arrangement for in-line memory (IMM) module |
JP2010044415A (ja) * | 2009-11-13 | 2010-02-25 | Hitachi Plasma Display Ltd | プラズマディスプレイ装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930020653A (ko) | 반도체 기억 장치의 실장 방법 | |
JPH10303366A (ja) | 半導体装置 | |
JPH0349255A (ja) | 半導体集積回路の封止方式 | |
JPH1012809A (ja) | マルチチップモジュール | |
JPH0786526A (ja) | メモリ装置 | |
JP2681427B2 (ja) | 半導体装置 | |
JPH04256351A (ja) | Icパッケージ | |
JPS63136657A (ja) | 両面実装電子回路ユニツト | |
JPH02186670A (ja) | 半導体集積回路 | |
JPS62158352A (ja) | 樹脂封止半導体装置 | |
JPH04129250A (ja) | 薄型混成集積回路基板 | |
JPH04262591A (ja) | 集積回路の実装方式 | |
JPH05160333A (ja) | 半導体集積回路装置 | |
JPH0364046A (ja) | 半導体装置 | |
JPH11177015A (ja) | 半導体パッケージおよび半導体パッケージ実装用中間基板 | |
KR0117716Y1 (ko) | 반도체 패키지 | |
JPS5935461A (ja) | Lsiの実装方式 | |
JPS63191130A (ja) | 液晶表示素子 | |
JPH04267546A (ja) | 半導体集積回路装置 | |
JPH04267361A (ja) | リードレスチップキャリア | |
JPH01316948A (ja) | 半導体集積回路 | |
JPH0222886A (ja) | 混成集積回路 | |
JPH06350025A (ja) | 半導体装置 | |
JPH081943B2 (ja) | 半導体集積回路パッケージ | |
JP2555991B2 (ja) | パッケージ |