JPH0364046A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に係り、特に装置内の入／出力パッ
ドの機能の変更を行うための半導体装置に関する。

近年、各種機械装置の小型化の要請からプリント基板の
配線領域の縮小化が要求されている。

技術の高度化からプリント基板の実装密度が向上の傾向
にあり、これに伴って各種機械装置におけるプリント基
板の配線領域も大型化する。従って、各種機械装置の縮
小化を図るためには、半導体装置においてもプリント基
板の縮小化に対応できるように、パッケージでのビン、
すなわち半導体装置内の入／出力端子の機能変更（再配
置）を可能に製造する必要がある。

〔従来の技術〕

従来の半導体装置は、ＩＣ，ＬＳｒ等の論理回路チップ
上の入／出力パッドの位置とパッケージのビンの位置と
はほぼ一対一に対応しているので、該チップ上の入／出
力パッドの配置を決めることでパッケージに対してビン
配列が決定される。

すなわち、設別段階において、チップ上で入／出力パッ
ド位置が決まると、この入／出力パッドと最短仲直のリ
ードフレーム等によりパッケージのビン配列が決定する
。ビン配列が決定すると、それが固定的なものとして半
導体装置が製造される。

そして、この半導体装置のパッケージのビン配列に基づ
いてプリント基板上で実装され、配線される。

〔発明が解決しようとする課題〕

しかし、ビン配列が固定された半導体装置の数種類をプ
リント基板上で配線することは、配ｔａ領域が多く必要
になる。一方、配線領域を少なくするためにビン配列を
変更することは半導体装置内の設計をやり直さなければ
ならないという問題がある。従って、プリント基板上で
の配線領域の縮小化が図れないことは、各種機械装置の
小形化も図れないという問題があった。

そこで本発明は上記課題に鑑みなされたもので、半導体
装置を実装したプリント基板上での配線領域を縮小化す
る半導体装置を提供することを目的とする。

〔課題を解決するための手段〕

本発明の半導体装置は、上記課題を解決するために、入
／出力端子を有する論理回路部、配線部、入／出力パッ
ドより構成する。

すなわち、論理回路部は所定数の入／出力端子を有する
もので、基板に設けられる。配線部は該論理回路部の近
傍に設けられており、該所定数の入／出力端子と接続さ
れる。また、配線部は論理回路部の入／出力端子に対応
した配線数であり、それぞれは絶縁されている。

一方、入／出力パッドは配線部（入／出力端子〉と同数
に設定され、該配線部のそれぞれに入／出力端子と個別
に接続される。

〔作用〕

本発明は、論理回路部の近傍に配線部を設け、該配線部
に論理回路部の入／出力端子及び入／出力パッドが個別
にそれぞれ接続されている。そして、該入／出力端子と
配線部との接続は固定的なものとし、配線部と入／出力
パッドとの接続は半導体装置の製造段階で変更可能な状
態としている。

すなわち、入／出力パッドにより半導体装置のビン配列
を変更することができ、半導体装置をプリント基板上に
実装するときに、近くのビンよりパターンを設計するこ
とが可能となる。

従って、プリント基板上での配線領域の縮小化が図られ
、各種機械装置類の小型化を図ることが可能となる。

〔実施例〕

第１図に、本発明の一実施例の構成図を示す。

第１図の半導体装１ｆ１において、半導体チップ２ａ内
の基板１０（第２図参照）上で、２は論理回路部であり
、８ＷＡの入／出力端子３（３ａ〜３ｈ）を有する。ま
た、論理回路部２の近傍には、配線部４．すなわち入／
出力端子３に対応した８本の環状の配線４ａ〜４ｈが設
けられている。この配置１４８〜４ｈはそれぞれ導通さ
れておらず、入／出力端Ｆ３ａ〜３ｈと、例えばパター
ン上でそれぞれ接続される。なお、配線部４の配線数は
論理回路部２の入出力数に応じて設けられる。

一方、配線部４の近傍には８個の入／出力バッド５（５
ａ〜５ｈ）が設けられ、入／出力端子３とは個別に配線
４８〜４ｈと接続される。そして、入／出力パッド５の
周辺には、例えばリードフレーム６（６ａ〜６ｈ）が配
設される。この場合、入／出力パッド５８〜５ｈは、例
えばポンディングパッドであり、リードフレーム６８〜
６ｈとそれぞれボンディング接続される。そして、リー
ドフレーム６８〜６ｈよりパッケージのビン（図示せｆ
）を介して外部回路に接続される。

ここで、論理向゛路部２の入／出力端子３と配線部４と
の接続は変更不能に固定されたものであるが、入／出力
バッド５と配線部４との接続は、設計段階の接続状態を
変更可能な構成としている。

すなわち、基板１０（第２図参照）で入／出力バッド５
のそれぞれが、配線部４のそれぞれのいずれにも接続可
能な状態となっているものである。

次に、第２図に入／出力バッド５と配線部４との接続状
態の概略断面図を示す。例えば、設計段階で第１図のよ
うな配線状態の場合は、第２図（Ａ）に示すように、例
えば、２層の基板１０で入／出力端子５Ｃと配線４ｃと
を絶縁層１０ａに形成される導通部１１ａを介して接続
線１１により架設するように接続される。この場合、配
線４Ｃは論理回路部２の入／出力端子３Ｃの′ａ能状態
を入出力端子４ｃに伝達する。

そこで、プリント基板の実装状態で入／出力パッド５Ｃ
には入／出力端子３ａの機能を伝達しようとする場合、
当該半導体装置の製造段階で、入／出力パッド５Ｃと配
線４ｃとは接続されずに、第２図（Ｂ）に示すように、
接続線１１により導通部１１ａを介して入／出力バッド
５ｃと配線４ａが接続される。このとき、配線４ａに接
続されるべき入／出力パッド５ａは配線４ｃなど他の配
線に同様に接続される。

このように、従来では入／出力バッド５に伝達される信
号を変更しようとすれば論理回路部２と入／出力バッド
５の配線を全体的に変更しなければならなかったが、上
述のように本発明によれば、設計のやり直しを必要とせ
ず容易に再配線が可能であり、再配線に必要な時間が短
縮される。

次に、第３図に本発明の他の実施例を示す。第３図は第
１図と同様な半導体′５１１１の構成図であり、配線部
４を左右に分離させたものである。すなわち、第３図に
おいて、入／出力パッド５８〜５ｄは論理回路部２の右
側に配置され、入／出力パッド５０〜５ｈは左側に配置
される。これに伴い、配線４ａ〜４ｄと４ｅ〜４ｈを分
離させて、各配線に対応した入／出力バッド５と論理回
路部２の入／出力端子３とが個別に接続される。このよ
うに、第３図は、入／出力バッド５の配列の変更（伝達
される信号の変更）は入／出力パッド５ａ〜５ｄの一群
内でのみ、又は入／出力パッド５０〜５ｈの一群内での
み行われることがある場合を考慮したものである。この
場合は、第１図と比較して明らかなように、配線部４の
うち配線数が半分となり、かつ、論理回路部２の上下部
分の配線が不要となる。従って、半導体装置が第１図と
比べて小型にすることが可能となる。

以上のように、半導体装Ｍｌの半導体チップ２ａ内の入
／出力バッド５の配列（機能）を変更できることは、半
導体装置内において、最適化された配線を行うことがで
きることから、再配線による実装面積の拡大を防止する
と共に、縮小化を図ることができる。また、入／出力バ
ッド５の配列〈機能〉の変更はり〒ドフレーム６を介し
て半導体装置のパッケージのビン配列を変更できること
となり、当該半導体装置をプリント基板に実装する場合
、配線領域を縮小することができると共に、実装コスト
の低減を図ることができる。

なお、上記実施例ではリードフレーを有する場合を示し
たが、例えばセラミックパッケージの場合はリードフレ
ームに限られない。また、本発明では入／出力パッド（
５）を設けた場合を示しているが、入／出力パッド（５
）だけでなく、入／出力バッド５も設けてよい。

（発明の効果） 以上のように本発明によれば、論理回路部の近傍に配線
部を設け、該配線部に論理回路部の入／出力端子と入／
出力パッドを個別に接続することにより、入／出力パッ
ドの配列（機１ｌｌｌ：）、延いては半導体装置のパッ
ケージのビン配列を容易に変更することができるため、
半導体装置を実装したプリント基板上の配線領域を縮小
化することができると共に、これに伴って、当該プリン
ト基板を使用する各種機械装置類の小型化を図ることが
できる。

３は入／出力端子、 ４は配線部、 ５は入／出力パッド、 ６はリードフレーム、 １０は基板、 １１は接続線 を示す。

Claims (1)

1. 【特許請求の範囲】 基板（１０）に、所定数の入／出力端子（３）を有する
   論理回路部（２）と、該論理回路部（２）の入／出力端
   子（３）のそれぞれに接続される所定数の入／出力パッ
   ド（５）とを有する半導体装置において、 前記論理部（２）の近傍に、前記入／出力端子（３）に
   対応した所定数の配線部（４）とを設け、該配線部（４
   ）のそれぞれに、該入／出力端子（３）及び入／出力パ
   ッド（５）を個別に接続する ことを特徴とする半導体装置。