JPH08139261A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH08139261A
JPH08139261A JP27120994A JP27120994A JPH08139261A JP H08139261 A JPH08139261 A JP H08139261A JP 27120994 A JP27120994 A JP 27120994A JP 27120994 A JP27120994 A JP 27120994A JP H08139261 A JPH08139261 A JP H08139261A
Authority
JP
Japan
Prior art keywords
semiconductor chip
lead terminal
semiconductor device
semiconductor
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27120994A
Other languages
English (en)
Inventor
Susumu Abe
進 阿部
Ichiro Yamaguchi
一郎 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP27120994A priority Critical patent/JPH08139261A/ja
Publication of JPH08139261A publication Critical patent/JPH08139261A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 本発明は樹脂封止型の半導体装置に係り、半
導体装置の薄型化及び部品点数の低減を目的とする。 【構成】 電極を有する半導体チップを、インナーリー
ド部分が半導体チップ上に延出されたリード端子とワイ
ヤーで電気的に接続する。半導体チップと、ワイヤー
と、リード端子のうちインナーリード部分とを樹脂封止
し、半導体チップがインナーリード部に支持されると共
に、半導体チップ背面に直接放熱体を取り付ける構成と
する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置及びその製造
方法に関するものであり、特に半導体チップを樹脂封止
した構成の半導体装置及びその製造方法に関する。電子
機器においては電子機器に多数実装される半導体装置
を、より放熱性の高い構成としてその信頼性を高める技
術が求められている。
【０００２】
【従来の技術】図９及び図１０を用いて、従来の半導体
装置１の構成を以下に述べる。図９は従来の一般的な半
導体装置の概略構成を示す断面図である。また、図１０
は図９中破線で囲んだ部分Ａを拡大して、矢印Ｂで示す
方向から見た平面図である。半導体装置１はＱＦＰ（Ｑ
ｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）と呼ばれる構成の
半導体装置であって、四方向にリード端子が設けられた
フラットパッケージである。
【０００３】半導体チップ２は裏面を接着材９によって
ステージ４上に固定されている。半導体チップ２及びス
テージ４を中心にリード端子３が設けられて、半導体チ
ップ２の電極６とリード端子４はワイヤー５によって接
続されている。この状態の半導体チップ２、ステージ
４、ワイヤー５、リード端子３の一部を封止樹脂体７で
封止して半導体装置１を構成する。
【０００４】図１０は、半導体チップ２をリード端子３
に接続した構成を詳細に図示するものである。リード端
子３は半導体チップ２を囲繞するように配設されてお
り、インナーリード３ａの端部は半導体チップ２に対し
離間した構成とされている。半導体チップ２を支持して
いるステージ４につながった部分はサポートバー８と呼
ばれる部分であって、ステージ４と共に半導体チップ２
を支持する機能を果たす。
【０００５】半導体チップ２上に設けられた電極６には
ワイヤー５がボンディングがされることにより、上記電
極６とてリード端子３とは電気的に接続されている。
【０００６】
【発明が解決しようとする課題】半導体装置において、
半導体チップが稼働する際に発生する熱の放熱は重要な
課題である。特に半導体装置の高実装密度化が進むにつ
れて、熱を発生する半導体チップが増える一方で熱を冷
却する大気が循環する空間が狭くなり、一層この冷却が
困難になる。
【０００７】半導体チップに設けられた微細な電子回路
は、環境の温度が上昇すると誤差動を起こす頻度が高ま
って信頼性が低下する。しかし封止体に多用される樹脂
材は熱の伝導性が半導体装置の構成に用いるのに充分に
高い部材では無く、半導体チップが発生した熱は半導体
装置の外部に放熱されにくい。更に半導体チップの熱が
伝達されるステージと、ステージにつながるサポートバ
ーも封止樹脂体から露出しておらず一層半導体チップの
放熱を困難にしていた。
【０００８】本発明は上記の点に鑑みてなされたもので
あり、薄型であってかつ信頼性の高い半導体装置とそれ
を製造する方法を提供することを目的とするものであ
る。
【０００９】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明では以下のように構成した。請求項１記載
の半導体装置では、電極を有する半導体チップと、半導
体チップと電気的に接続するリード端子と、リード端子
と半導体チップの電極を電気的に接続する接続手段と、
少なくとも半導体チップを封止する封止体とよりなる半
導体装置において、リード端子が、半導体チップを支持
する構成としたことを特徴とするものである。
【００１０】請求項２記載の半導体装置では、封止体に
放熱部材を埋設すると共に、放熱部材の一部が半導体チ
ップがリード子に支持される支持面に、直接接触する構
成としたことを特徴とするものである。請求項３記載の
半導体装置では、半導体チップを複数配設すると共に、
複数の半導体チップの全てが該リード端子により支持さ
れる構成としたことを特徴とするものである。
【００１１】請求項４記載の半導体装置では、リード端
子と半導体チップの当接位置に絶縁部材を介装した構成
としたことを特徴とするものである。請求項５記載の半
導体装置では、リード端子を、接続手段が接続される接
続部と、半導体チップを支持する支持部と、支持部と接
続部とが高さ位置を異ならせ、かつ接続部と半導体半導
体チップの電極形成面とが近接するよう、支持部と接続
部とを一体的に連結させる中間部とにより構成したこと
を特徴とするものである。
【００１２】請求項５記載の半導体装置の製造方法で
は、リード端子のみを有し、リード端子が所定の半導体
チップ搭載予定位置内に延出したリードフレームの形成
工程と、半導体チップ搭載予定位置にリード端子が半導
体チップを支持するように絶縁材を介して搭載する搭載
工程と、リード端子と半導体チップの電極とを接続手段
によって電気的に接続する接続工程と、少なくとも半導
体チップを封止体によって封止する封止工程と、封止体
より延出したリード端子を成形する成形工程とよりなる
ことを特徴とするものである。
【００１３】
【作用】請求項１記載の発明では、半導体チップを、封
止樹脂体の外部に露出する部分を有するリード端子によ
って支持すると、半導体チップで発生する熱が効率よく
樹脂封止体外へ放熱されて半導体チップの冷却効率が高
まる。
【００１４】また、ステージとサポートバーが無くなる
ことによって、半導体装置の厚みを、ステージの厚みの
分薄くすることができるから半導体装置の薄型化が可能
になる。更に半導体チップを実装する際のステージとの
位置合わせが不要になることによって製造方法がより単
純になる。
【００１５】請求項２記載の発明では、半導体チップの
裏面に、ステージを介さずに直接半導体チップが発生す
る熱の放熱手段を設けることによって、半導体チップに
発生した熱を効率良く放熱手段に移すことができる。請
求項３記載の発明では、請求項１記載の半導体装置に複
数の半導体チップを実装することによって実装密度を高
めることができる。
【００１６】請求項４記載の発明では、リード端子が半
導体チップの支持面から半導体チップに電気的な影響を
与えることを防ぐことができる。請求項５記載の発明で
は、接続手段であるワイヤーを接続する接続部が電極を
設けた面に近づけられたことによって、従来よりもワイ
ヤー長を短くすることができる。ワイヤー長を短くする
ことは半導体チップとリード端子の接続を低抵抗化す
る。リード端子と電極の接続の低抵抗化は半導体装置の
高速化に寄与することができる。
【００１７】請求項６記載の発明では、リード形成工
程、チップ搭載工程、接続工程、封止工程、リード成形
工程のいずれもが従来の半導体装置を製造する方法で実
施可能であるから、容易に実用化することができる。
【００１８】
【実施例】図１及び図２を用いて、本発明の第１実施例
の半導体装置１１の構成を以下に述べる。図１は本発明
の半導体装置１１の概略構成を示す断面図である。ま
た、図２は図１中破線で囲んだ部分Ｃを拡大して、矢印
Ｄで示す方向から見た平面図である。半導体装置１１も
基本的にはＱＦＰタイプの構成とされている。
【００１９】半導体装置１１は主に半導体チップ２、リ
ード端子１３、封止樹脂体７より構成されている。半導
体チップ２には電極６が設けられており、（以降この電
極６が設けられた面を電極形成面２ｂとして記す）半導
体チップ２をリード端子１３が支持する面を支持面との
周縁部には絶縁材１２として絶縁テープを矩形の枠状に
設けてある（以降この半導体チップ２をリード端子１３
が支持する面を支持面２ａと記す）。この構成は図２に
よって示されており、図２中斜線で示した部分が絶縁材
１２である。
【００２０】リード端子１３は半導体チップ２を囲繞す
るように配設されており、インナーリード１３ａの先端
部は半導体チップ２上に延出されて半導体チップ２の搭
載予定位置に当たる面の内部にある。半導体チップ２の
支持面の周縁部に設けられた絶縁テープを介してインナ
ーリード部１３ａは半導体チップ２と接着している。こ
の構成によってインナーリード部１３はステージに代わ
って半導体チップ２を支持する機能を果たす。半導体装
置１１においても、半導体チップ２上に設けられた電子
回路が発生する電気的信号は電極６によって外部に取り
出されるから、電極６に接続手段であるワイヤー５がボ
ンディングされてリード端子１３とリード端子を電気的
に接続する。
【００２１】この状態の半導体チップ２、ワイヤー５、
リード端子１３の一部を封止樹脂体７で封止して半導体
装置１１を構成する。ここでインナーリード部１３ａの
構成について以下に述べる。インナーリード部１３ａは
支持部２３ａと、中間部２３ｂと、接続部２３ｃとより
構成されて支持部２３ａは、支持面２ａ上で半導体チッ
プ２を支持している。また、接続部２３ｃは接続手段で
あるワイヤー５が接続される位置であり、電極６を設け
た面と略同一平面上になるように設けられている。この
中間に位置する中間部２３ｂは支持部２３ａと接続分２
３ｃの高さを異ならしめるように傾斜して支持部２３ａ
と接続分２３ｃをつなぐものである。
【００２２】接続部２３ｃを電極面２ｂと略同一平面上
に配置したことによって、接続部２３ｃは電極６に近づ
くから、接続分２３ｃに電極６にボンディングされたワ
イヤー５を接続する際に、より短い長さのワイヤー５で
両者を接続することが可能となる。一般的にワイヤー長
は長いほど接続の電気的な抵抗が高くなることが知られ
ている。抵抗の値が高いと電気的な信号の遅延をもたら
すから、ワイヤー５の長さを短くして抵抗値を低下させ
ることは半導体装置１１の駆動を高速化することに寄与
するものである。
【００２３】第１実施例では、半導体装置１１をリード
端子１３で支持する構成としたことによって、半導体チ
ップ２で発生する熱がリード端子１３に伝搬する。リー
ド端子１３のアウターリード部分１３ｂは封止樹脂体７
より延出して外部に露出しているからリード端子１３に
伝搬した熱は効率よく外部に放熱される。また、半導体
チップ２を支持するリード端子１３が多数あるから熱を
外部へ放熱する面積は大きくなり一層放熱効果を高める
ものである。
【００２４】また、上記の効果のみならず、ステージが
無くなったことによってステージの厚さ分半導体装置１
１の厚さを薄くすることができた。即ち、ステージに係
る厚さ分半導体装置１１は薄型化される。更に半導体チ
ップ２をステージに搭載するための位置合わせが不要に
なって、この位置ずれによる不良の発生が無くなって歩
留りが向上するという効果も得られた。
【００２５】尚、本実施例においては絶縁材１２を矩形
枠の形状を有するものとして示したが、この形状は半導
体チップ２の対向面のうち、インナーリード部１３ａが
接着する部分を覆い、かつ対向面の大半を露出するなら
いずれの形状でも良い。また、インナーリード１３ａの
中間部２３ｂの形状も傾斜を持たせるばかりではなく、
段状にすることも考えられる。
【００２６】次に半導体装置１１を更に低熱抵抗化する
目的で実施した第２実施例について以下に述べる。第２
実施例の半導体装置２１の概略構成を図３に示す。リー
ド端子１３のインナーリード部１３の端部に半導体チッ
プ２が支持されて、電極６とリード端子１３がワイヤー
５によって接続されて、更に封止樹脂体７によって樹脂
封止される構成は半導体装置１１と同様である。但し、
本実施例においては半導体チップ２の支持面２ｂに直接
放熱部材２０が接続されていることが特徴となる。
【００２７】放熱部材２０が直接に半導体チップ２の対
向面に設けられることによって、半導体チップ２で発生
した熱はより効果的に放熱部材２０に移動する。放熱体
２０は例えばアルミ製で、図４に断面を示すように上下
の部分で太さの異なる円筒状のものである。この大きさ
は、熱容量を高めるために充分な大きさを持つことが望
ましい。また半導体チップ２と接触する面の面積は、大
きい方がより放熱効果を高めることができる。しかし、
放熱体２０は前記したようにアルミ製であるからリード
端子１３が半導体チップ２を支持する位置に干渉しない
ように取り付けることが必要である。
【００２８】よってリード端子１３の厚みよりも充分に
高い位置に当たる部分から円筒の太さを太くしてアルミ
の量を増やしたことによって、放熱体２０は上記した断
面形状を有する構成となるのである。放熱体２０の半導
体装置２１への取り付けは、封止樹脂体７を成型する際
に、予め放熱体２０の形状に合わせて取付け位置を設け
て、その内面２０ｂに熱伝導性の良好な接着材を塗布し
て放熱体２０を嵌入して行うものである。
【００２９】上記構成は半導体チップ２が冷却される効
率を高めて、発生する熱によって起こる半導体装置２１
の誤差動を低減することに効果がある。本実施例におい
ては冷却手段２０の面２０ａは樹脂材である封止樹脂体
７より外部に露出して更に放熱効果を高めているが、本
発明はこの構成に限定されるものでは無い。
【００３０】次に第３実施例について以下に述べる。図
４は第３実施例の半導体装置３１の概略構成図である。
本実施例の特徴は半導体装置３１に二つの半導体チップ
２−１及び２−２が実装される点である。半導体チップ
５−１及び５−２は互いにリード端子１３が支持する面
を対抗させて配設されて、上記面に対して対向面となる
面上に設けられた電極６−１及び６−２のボンディング
されたワイヤー５−１及び５−２によってリード端子１
３に接続されている。
【００３１】半導体チップ２−１及び２−２を共通のリ
ード端子１３を使用できる品種のもの（例えばメモリー
等）を選択すれば、第３実施例の構成によって、半導体
チップ２の実装密度を増加させることができる。次に、
図５乃至図８を用いて第１実施例で述べた半導体装置１
１の製造方法を述べる。
【００３２】先ず、図５を用いて半導体装置１１のリー
ドフレーム１３０について述べる。リードフレーム１３
０は従来のリードフレームと同様に金属を所定のパター
ンに従って打ち抜いて製造する。よってこの加工、成型
は困難を伴うものでは無い。図５に示すのがリードフレ
ーム１３０のパターンである。半導体チップの搭載予定
位置２２に、半導体チップを支持するステージ及びステ
ージにつながるサポートバーが設けられていないこと
と、半導体チップの搭載予定位置２２に、インナーリー
ドの先端部が延出していることが特徴となる点である。
【００３３】また、この工程では、前記したインナーリ
ードの支持部、中間部、接続部に施す加工処理も同時に
行う。即ち、金属を打ち抜くと共に加圧して、中間部に
傾斜を持たせる加工を行うのである。以上述べたリード
フレーム１３０の形成工程の後に続く半導体装置１１の
製造工程を以下に述べる。
【００３４】図６（ａ）は半導体チップ２の電極６が設
けられた面に対して対向する面に絶縁材１２が接着され
た状態を示す。図６（ａ）の上面図である図７（ａ）に
よって絶縁材１２の形状が示されている。次に半導体チ
ップ２の対向面に絶縁材１２を介在してリード端子１３
のインナーリード部１３ａが接続された状態を図６
（ｂ）及び図７（ｂ）に示す。
【００３５】次に図６（ｃ）及び図７（ｃ）に示すよう
に封止樹脂体７となる樹脂によって樹脂封止した状態を
示すものである。図６（ｃ）では、インナーリード部１
３ａが半導体チップ２の対向面上に接続されると共に、
中間部２３ｂの整形加工後、樹脂封止する前に電極６が
ワイヤー５によってインナーリード部１３ａと接続され
ることが分かるが、図７（ｃ）においては電極６及びワ
イヤー５は図示されない。
【００３６】ここで、樹脂封止の工程においてリード端
子１３が半導体チップ２を支持することを説明する。図
８は半導体チップ２とリード端子１３との接続及びワイ
ヤーボンディングを完了した状態の半導体装置を樹脂封
止する状態を示す断面図である。この工程はモールディ
ングと呼ばれる工程であり、実際には多数の半導体チッ
プ２に対して一括して行われるものであるが、ここでは
説明の便宜上一個のみを取り上げて図示したものであ
る。
【００３７】金型３１中央に半導体チップ２と半導体チ
ップ２に接続したリードフレーム１３０の状態のリード
端子１３を置く。この状態においてリード端子１３はス
テージに代わって半導体チップ２を支持しており、続く
樹脂３３の充填の際にも半導体チップ２がずれたり、外
れたりすることが無いように固定する役目を果たしてい
る。
【００３８】樹脂封止の工程まで完了した半導体装置１
１は最後に切り離されて、図６（ｄ）に示すように封止
樹脂体７の外部に突出したアウターリード１３ｂを基板
に実装するために適した形状に成型加工して完成する。
上記した、半導体装置１１の製造工程に使用するプロセ
スは、いずれも従来より使用されてきた技術である。従
って、本実施例は比較的短い期間で実用化が可能とな
り、製造の歩留りも高いことが考えられる。更に新規な
製造装置を購入する必要が無いために、比較的費用をか
けずに実用化することが可能である。
【００３９】
【発明の効果】請求項１記載の発明により、外部に延出
する多数のリード端子によって半導体チップが支持され
るから半導体チップで発生した熱が効率よく外部に放熱
され、熱による誤動作を抑止して半導体装置の信頼性を
高める。また、ステージを排したことによって、半導体
装置を薄型化することができる。
【００４０】更にステージが無くなったことによって半
導体チップとステージを位置合わせする必要が無くなっ
て製造方法が単純になり、歩留りの向上に寄与する。請
求項２記載の発明により、リード端子の接続部は電極面
に近づくから、接続手段を半導体チップの電極にボンデ
ィングされたワイヤーの長さを従来よりも短くすること
ができる。ワイヤー長を短くすることは半導体チップと
リード端子の接続を低抵抗化することができるから、半
導体装置の高速化に寄与することができる。
【００４１】請求項３記載の発明では、半導体チップの
対向面に、ステージを介さずに直接半導体チップが発生
する熱の放熱部材を設けることによって、半導体チップ
に発生した熱を効果的に放熱部材に移すことができ、半
導体装置の信頼性を高めることができる。請求項４記載
の発明では、リード端子によって生じる電磁気的な影響
を半導体チップに与えることを防ぎ、半導体装置の信頼
性を高めることができる。
【００４２】請求項５記載の発明では、請求項１記載の
半導体装置に複数の半導体チップを実装することによっ
て実装密度を高めることができる。請求項６記載の発明
では、各工程のいずれもが従来の半導体装置を製造する
方法で実施可能であるから、容易に実用化が可能とな
る。
【図面の簡単な説明】
【図１】本発明の第１実施例の半導体装置の構成を示す
断面図である。
【図２】図１の要部を示す平面図である。
【図３】本発明の第２実施例の半導体装置の構成を示す
断面図である。
【図４】本発明の第３実施例の半導体装置の構成を示す
断面図である。
【図５】本発明の半導体装置のリードフレームの構成で
ある。
【図６】第１実施例の半導体装置の製造方法を説明する
図である。
【図７】図６の平面図である。
【図８】樹脂封止の状態を説明する図である。
【図９】従来の半導体装置の構成を示す断面図である。
【図１０】図９の要部をなす平面図である。
【符号の説明】
２ 半導体チップ ５、１５ ワイヤー ６ 電極 ７ 封止樹脂体 １１、２１、３１ 半導体装置。 １２ 絶縁材 １３ リード端子 １３ａ インナーリード １３ｂ アウターリード ２０ 放熱部材 ２３ａ 支持部 ２３ｂ 中間部 ２３ｃ 接続部 １３０ リードフレーム

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 電極を有する半導体チップと、 該半導体チップと電気的に接続するリード端子と、 該リード端子と該半導体チップの該電極を電気的に接続
    する接続手段と、 少なくとも該半導体チップを封止する封止体とよりなる
    半導体装置において、 該リード端子が、該半導体チップを支持する構成とした
    ことを特徴とする半導体装置。
  2. 【請求項２】 該封止体に放熱部材を埋設すると共に、
    該放熱部材の一部が該半導体チップが該リード端子に支
    持される支持面に、直接接触する構成としたことを特徴
    とする請求項１記載の半導体装置。
  3. 【請求項３】 該半導体チップを複数配設すると共に、
    該複数の半導体チップの全てが該リード端子により支持
    される構成としたことを特徴とする請求項１または２記
    載の半導体装置。
  4. 【請求項４】 リード端子と半導体チップの当接位置に
    絶縁部材を介装した構成としたことを特徴とする請求項
    １乃至３記載の半導体装置。
  5. 【請求項５】 該リード端子を、 該接続手段が接続される接続部と、 該半導体チップを支持する支持部と、 該支持部と該接続部とが高さ位置を異ならせ、かつ該接
    続部と該半導体半導体チップの電極形成面とが近接する
    よう、該支持部と該接続部とを一体的に連結させる中間
    部とにより構成したことを特徴とする請求項１乃至４記
    載の半導体装置。
  6. 【請求項６】 リード端子のみを有し、該リード端子が
    所定の半導体チップ搭載予定位置内に延出したリードフ
    レームの形成工程と、 該半導体チップ搭載予定位置に該リード端子が該半導体
    チップを支持するように絶縁材を介して搭載する搭載工
    程と、 該リード端子と該半導体チップの該電極とを接続手段に
    よって電気的に接続する接続工程と、 少なくとも該半導体チップを封止体によって封止する封
    止工程と、 該封止体より延出した該リード端子を成形する成形工程
    とよりなることを特徴とする半導体装置の製造方法。
JP27120994A 1994-11-04 1994-11-04 半導体装置及びその製造方法 Pending JPH08139261A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27120994A JPH08139261A (ja) 1994-11-04 1994-11-04 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27120994A JPH08139261A (ja) 1994-11-04 1994-11-04 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH08139261A true JPH08139261A (ja) 1996-05-31

Family

ID=17496875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27120994A Pending JPH08139261A (ja) 1994-11-04 1994-11-04 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH08139261A (ja)

Similar Documents

Publication Publication Date Title
US6482674B1 (en) Semiconductor package having metal foil die mounting plate
US9159588B2 (en) Packaged leadless semiconductor device
JP5442368B2 (ja) 直付リード線を備えるｉｃチップパッケージ
US5543657A (en) Single layer leadframe design with groundplane capability
KR102172689B1 (ko) 반도체 패키지 및 그 제조방법
KR19980032479A (ko) 표면 설치 to-220 패키지 및 그의 제조 공정
JPH09312375A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JPH05218233A (ja) 半導体装置およびその製造方法
US10083899B2 (en) Semiconductor package with heat slug and rivet free die attach area
WO2006074312A2 (en) Dual flat non-leaded semiconductor package
JP2905609B2 (ja) 樹脂封止型半導体装置
JPH09307051A (ja) 樹脂封止型半導体装置及びその製造方法
JPH11307721A (ja) パワーモジュール装置およびその製造方法
JP2691799B2 (ja) リードフレームに接合された介在ダイ取付基板を有する集積回路パッケージ設計
JP2564771B2 (ja) 放熱板付き半導体装置及びその製造方法
US6538303B1 (en) Lead frame and semiconductor device using the same
CN112151513A (zh) 功率管芯封装
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPH08139261A (ja) 半導体装置及びその製造方法
JP2713141B2 (ja) 半導体装置
JP2000150725A (ja) 半導体装置およびその製造方法
JPH11354673A (ja) 半導体装置
JP2004119610A (ja) リードフレーム、それを用いた樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法
JPH11219969A (ja) 半導体装置
JP4502489B2 (ja) マルチチップ半導体装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20011225