JP2009032899A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2009032899A JP2009032899A JP2007195417A JP2007195417A JP2009032899A JP 2009032899 A JP2009032899 A JP 2009032899A JP 2007195417 A JP2007195417 A JP 2007195417A JP 2007195417 A JP2007195417 A JP 2007195417A JP 2009032899 A JP2009032899 A JP 2009032899A
- Authority
- JP
- Japan
- Prior art keywords
- conductor ring
- die pad
- plating
- lead
- inner leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】ダイパッド13の周りに複数のインナーリード14が設けられている。ダイパッド13と複数のインナーリード14との間に、GNDリング16が設けられている。GNDリング16は、GNDリング16よりも外側へ延在する吊りリード18と接続されている。複数のインナーリード14の先端部の上面及びGNDリング16の上面に銀めっき19が形成されている。ダイパッド13上に搭載された半導体チップ21上の複数のパッド22は、複数の金ワイヤ23により、複数のインナーリード14及びGNDリング16の銀めっき19が形成された部分にそれぞれ接続されている。半導体チップ21等はモールド樹脂11により封止されている。GNDリング16上において、GNDリング16と吊りリード18の接続部24の近傍に銀めっき19が形成されていない非めっき領域25が存在する。
【選択図】図4
Description
図1は、本発明の実施の形態1に係る半導体装置を示す平面図である。半導体チップ(後述)をモールド樹脂11で封止したパッケージ本体から複数のアウターリード12が出ている。
図8は、本発明の実施の形態2に係る電極リードを示す平面図である。電極リード15の先端は櫛状に枝分かれしている。枝分かれした部分の幅は、それぞれ0.2mm、0.206mm、0.2mmである。そして、電極リード15の上面において銀めっき19は櫛状に枝分かれした部分にのみ形成されている。その他の構成は実施の形態1と同様である。
図10は、本発明の実施の形態3に係る電極リードを示す平面図である。電極リード15の上面において銀めっき19はストライプ状に分離して形成されている。その他の構成は実施の形態1と同様である。これにより、幅の広い電極リード15上において、密着性の悪いモールド樹脂11と銀めっき19の界面が小さくなるため、樹脂の剥離を抑制することができる。
13 ダイパッド
14 インナーリード
15 電極リード
16 GNDリング(導体リング)
18 吊りリード
19 銀めっき(めっき)
21 半導体チップ
23 金ワイヤ(ワイヤ)
24 接続部
25 非めっき領域
Claims (8)
- ダイパッドと、
前記ダイパッドの周りに設けられた複数のインナーリードと、
前記ダイパッドと前記複数のインナーリードとの間に設けられた導体リングと、
前記導体リングと接続され、前記導体リングよりも外側へ延在する吊りリードと、
前記複数のインナーリードの先端部の上面及び前記導体リングの上面に形成されためっきと、
前記ダイパッド上に搭載された半導体チップと、
前記複数のインナーリード及び前記導体リングの前記めっきが形成された部分と前記半導体チップ上の複数のパッドとをそれぞれ接続する複数のワイヤと、
前記半導体チップ、前記ワイヤ、前記インナーリード、前記導体リング及び前記吊りリードを封止する樹脂とを備え、
前記導体リング上において、前記導体リングと前記吊りリードとの接続部の近傍に前記めっきが形成されていない非めっき領域が存在することを特徴とする半導体装置。 - 非めっき領域は吊りリードにも達しており、前記吊りリードの幅方向における前記非めっき領域の幅は、前記吊りリードの幅よりも広いことを特徴とする請求項1に記載の半導体装置。
- ダイパッドと、
前記ダイパッドの周りに設けられた複数のインナーリードと、
前記ダイパッドと前記複数のインナーリードとの間に設けられた導体リングと、
前記導体リングと接続され、前記導体リングよりも外側へ延在する吊りリードと、
前記複数のインナーリードの先端部の上面及び前記導体リングの上面に形成されためっきと、
前記ダイパッド上に搭載された半導体チップと、
前記複数のインナーリード及び前記導体リングの前記めっきが形成された部分と前記半導体チップ上の複数のパッドとをそれぞれ接続する複数のワイヤと、
前記半導体チップ、前記ワイヤ、前記インナーリード、前記導体リング及び前記吊りリードを封止する樹脂とを備え、
前記導体リングと前記吊りリードの接続部と前記導体リングの内周との間に形成された前記めっきの最小幅は、前記導体リングの幅よりも小さいことを特徴とする半導体装置。 - ダイパッドと、
前記ダイパッドの周りに設けられた複数のインナーリードと、
前記ダイパッドと前記複数のインナーリードとの間に設けられた導体リングと、
前記導体リングと接続され、前記導体リングよりも外側へ延在する吊りリードと、
前記複数のインナーリードの先端部の上面及び前記導体リングの上面に形成されためっきと、
前記ダイパッド上に搭載された半導体チップと、
前記複数のインナーリード及び前記導体リングの前記めっきが形成された部分と前記半導体チップ上の複数のパッドとをそれぞれ接続する複数のワイヤと、
前記半導体チップ、前記ワイヤ、前記インナーリード、前記導体リング及び前記吊りリードを封止する樹脂とを備え、
前記吊リードにおいて、前記導体リングと前記吊りリードとの接続部からパッケージの外側に向かって延びる部分にかけてめっきは形成されていないことを特徴とする半導体装置。 - 前記導体リングと前記吊りリードの接続部は、前記吊りリードの両側辺と前記導体リングの外周が交差する2点を結んだ線上に存在することを特徴とする請求項1〜4の何れか1項に記載の半導体装置。
- ダイパッドと、
前記ダイパッドの周りに設けられた複数のインナーリード及び電極リードと、
前記複数のインナーリードの先端部の上面及び前記電極リードの先端部の上面に形成されためっきと、
前記ダイパッド上に搭載された半導体チップと、
前記複数のインナーリード及び前記電極リードの前記めっきが形成された部分と前記半導体チップ上の複数のパッドとをそれぞれ接続する複数のワイヤと、
前記半導体チップ、前記ワイヤ、前記インナーリード及び前記電極リードを封止する樹脂とを備え、
前記電極リードの先端は櫛状に枝分かれしており、前記電極リードの上面において前記めっきは櫛状に枝分かれした部分にのみ形成されていることを特徴とする半導体装置。 - ダイパッドと、
前記ダイパッドの周りに設けられた複数のインナーリード及び電極リードと、
前記複数のインナーリードの先端部の上面、及び前記電極リードの先端部の上面に形成されためっきと、
前記ダイパッド上に搭載された半導体チップと、
前記複数のインナーリード及び前記電極リードの前記めっきが形成された部分と前記半導体チップ上の複数のパッドとをそれぞれ接続する複数のワイヤと、
前記半導体チップ、前記ワイヤ、前記インナーリード及び前記電極リードを封止する樹脂とを備え、
前記電極リードの上面において前記めっきはストライプ状に分離して形成されていることを特徴とする半導体装置。 - 前記ダイパッドの下面は、前記樹脂から露出していることを特徴とする請求項1〜7の何れか一項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007195417A JP2009032899A (ja) | 2007-07-27 | 2007-07-27 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007195417A JP2009032899A (ja) | 2007-07-27 | 2007-07-27 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009032899A true JP2009032899A (ja) | 2009-02-12 |
Family
ID=40403103
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007195417A Pending JP2009032899A (ja) | 2007-07-27 | 2007-07-27 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009032899A (ja) |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61269349A (ja) * | 1985-05-24 | 1986-11-28 | Hitachi Micro Comput Eng Ltd | リ−ドフレ−ム |
JPH0231454A (ja) * | 1988-07-20 | 1990-02-01 | Hitachi Ltd | 半導体装置 |
JPH0284744A (ja) * | 1989-08-04 | 1990-03-26 | Hitachi Ltd | 半導体装置の製造方法 |
JPH0365242U (ja) * | 1989-10-31 | 1991-06-25 | ||
JPH04163952A (ja) * | 1990-10-29 | 1992-06-09 | Hitachi Ltd | 樹脂封止型半導体装置用リードフレーム |
JPH06252328A (ja) * | 1993-02-23 | 1994-09-09 | Mitsubishi Electric Corp | 半導体素子搭載用のリードフレーム |
JPH0870090A (ja) * | 1994-08-30 | 1996-03-12 | Kawasaki Steel Corp | 半導体集積回路 |
JPH08125094A (ja) * | 1994-10-07 | 1996-05-17 | Internatl Business Mach Corp <Ibm> | 電子パッケージおよびその製造方法 |
JPH0982870A (ja) * | 1995-09-14 | 1997-03-28 | Toshiba Corp | 半導体装置、リードフレーム及びその製造方法 |
WO1998031051A1 (en) * | 1997-01-14 | 1998-07-16 | Hitachi, Ltd. | Semiconductor device and method for manufacturing the same |
JP2000058739A (ja) * | 1998-08-10 | 2000-02-25 | Hitachi Ltd | 半導体装置およびその製造に用いるリードフレーム |
JP2000091489A (ja) * | 1998-09-15 | 2000-03-31 | Anam Semiconductor Inc | 半導体パッケ―ジ用リ―ドフレ―ム及び、これを用いた半導体パッケ―ジ |
JP2000252403A (ja) * | 1999-02-26 | 2000-09-14 | Mitsui High Tec Inc | 半導体装置 |
-
2007
- 2007-07-27 JP JP2007195417A patent/JP2009032899A/ja active Pending
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61269349A (ja) * | 1985-05-24 | 1986-11-28 | Hitachi Micro Comput Eng Ltd | リ−ドフレ−ム |
JPH0231454A (ja) * | 1988-07-20 | 1990-02-01 | Hitachi Ltd | 半導体装置 |
JPH0284744A (ja) * | 1989-08-04 | 1990-03-26 | Hitachi Ltd | 半導体装置の製造方法 |
JPH0365242U (ja) * | 1989-10-31 | 1991-06-25 | ||
JPH04163952A (ja) * | 1990-10-29 | 1992-06-09 | Hitachi Ltd | 樹脂封止型半導体装置用リードフレーム |
JPH06252328A (ja) * | 1993-02-23 | 1994-09-09 | Mitsubishi Electric Corp | 半導体素子搭載用のリードフレーム |
JPH0870090A (ja) * | 1994-08-30 | 1996-03-12 | Kawasaki Steel Corp | 半導体集積回路 |
JPH08125094A (ja) * | 1994-10-07 | 1996-05-17 | Internatl Business Mach Corp <Ibm> | 電子パッケージおよびその製造方法 |
JPH0982870A (ja) * | 1995-09-14 | 1997-03-28 | Toshiba Corp | 半導体装置、リードフレーム及びその製造方法 |
WO1998031051A1 (en) * | 1997-01-14 | 1998-07-16 | Hitachi, Ltd. | Semiconductor device and method for manufacturing the same |
JP2000058739A (ja) * | 1998-08-10 | 2000-02-25 | Hitachi Ltd | 半導体装置およびその製造に用いるリードフレーム |
JP2000091489A (ja) * | 1998-09-15 | 2000-03-31 | Anam Semiconductor Inc | 半導体パッケ―ジ用リ―ドフレ―ム及び、これを用いた半導体パッケ―ジ |
JP2000252403A (ja) * | 1999-02-26 | 2000-09-14 | Mitsui High Tec Inc | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6205816B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP2014220439A5 (ja) | ||
TW201546987A (zh) | 半導體裝置及其製造方法 | |
JP2018022772A (ja) | リードフレーム | |
JP2021170678A (ja) | リードフレームおよび半導体装置 | |
JP6607441B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP6573157B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP2009099871A (ja) | リードフレーム及びその製造方法並びに樹脂封止型半導体装置及びその製造方法 | |
JP2014212210A (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP2009032899A (ja) | 半導体装置 | |
JP6607429B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP6500299B2 (ja) | リードフレームおよびそれを用いた半導体装置の製造方法 | |
JP2018093093A (ja) | リードフレームおよび半導体装置 | |
JP6407042B2 (ja) | 半導体装置及びその製造方法 | |
JP6465394B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP2015060876A (ja) | 半導体装置の製造方法 | |
WO2015111623A1 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP2018137315A (ja) | リードフレームおよび半導体装置 | |
JP2018064062A (ja) | リードフレームおよび半導体装置 | |
JP6436202B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP4058028B2 (ja) | 半導体装置 | |
JP2007073595A (ja) | 半導体装置の製造方法 | |
KR100244254B1 (ko) | 리드 프레임 및 이를 이용한 반도체 패키지 | |
JP2015154042A (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP2005135938A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100521 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100524 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111122 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120417 |