DE10107552A1 - Leiterstreifenanordnung - Google Patents

Leiterstreifenanordnung

Info

Publication number
DE10107552A1
DE10107552A1 DE10107552A DE10107552A DE10107552A1 DE 10107552 A1 DE10107552 A1 DE 10107552A1 DE 10107552 A DE10107552 A DE 10107552A DE 10107552 A DE10107552 A DE 10107552A DE 10107552 A1 DE10107552 A1 DE 10107552A1
Authority
DE
Germany
Prior art keywords
openings
conductor strip
bond wires
sealing compound
conductive strip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10107552A
Other languages
English (en)
Inventor
Norbert Eitel
Dieter Mutz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atmel Germany GmbH
Original Assignee
Atmel Germany GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Germany GmbH filed Critical Atmel Germany GmbH
Priority to DE10107552A priority Critical patent/DE10107552A1/de
Publication of DE10107552A1 publication Critical patent/DE10107552A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Bei Erwärmung sich vom Leiterstreifen abhebende (delaminierende) Vergussmasse zieht die in ihr eingebetteten Bonddrähte mit sich. Bei weiterer Wärmeentwicklung hebt sich die Vergussmasse soweit vom Leiterstreifen ab, dass die Bondverbindungen zwischen Bonddraht und dem Kontaktierungsbereich auf dem Leiterstreifen abreißen. DOLLAR A Leiterstreifen, der wenigstens eine Bestückungsfläche für einen Halbleiterkörper und Kontaktierungsbereiche für Bonddrähte aufweist und mit einer Vergussmasse umhüllt ist. Kennzeichnend ist, dass zur Fixierung der Vergussmasse an die Kontaktierungsbereiche angrenzende Öffnungen in die Bestückungsfläche eingebracht sind. DOLLAR A Die Erfindung eignet sich insbesondere für integrierte Schaltkreise.

Description

Die Erfindung betrifft eine Leiterstreifenanordnung nach dem Oberbegriff des Patentanspruchs 1.
Bei bekannten Leiterstreifenanordnungen, bestehend aus einem metallenen Leiterstreifen mit Kontaktierungsbereichen für Bonddrähte und einem darauf fixierten Halbleiterkörper, der Kontaktierungsflächen für Bonddrähte aufweist, wobei einige Kontaktierungsflächen des Halbleiterkörpers über Bonddrähte mit den Kontaktiersbereichen des Leiterstreifens verbunden sind und diese Baugruppe in eine Vergussmasse eingebettet ist, tritt im Betrieb oft das Pro­ blem auf, dass sich die auf den Kontaktierungsbereichen des Leiterstreifens fixierten Bonddrähte lösen.
Eine häufige Ursache dieses "Bondabhebens", das zum Ausfall der betref­ fenden Baugruppe führt, sind die unterschiedlichen Ausdehnungskoeffizien­ ten der verwendeten Materialien. Bei Bauteilen, die im Fertigungsprozess Wärme ausgesetzt sind, überträgt sich diese Wärme auch auf den Leiter­ streifen und die Vergussmasse. Da sich die thermo- oder duroplastische Ver­ gussmasse stärker ausdehnt als der metallene Leiterstreifen, hebt sich die Vergussmasse vom Leiterstreifen ab (Delamination) und zieht dabei die ein­ gebetteten Bonddrähte mit sich. Bei weiteren Temperaturzyklen hebt sich die Vergussmasse soweit vom Leiterstreifen ab, dass die Bondverbindungen zwischen Bonddraht und Kontaktierungsbereich abreißen kann.
Aus der deutschen Auslegeschrift 16 14 364 ist bekannt, das Vergussmasse durch eine schwalbenschwanzförmige Nut mit einem Träger zu verzahnen. Das Herstellen einer schwalbenschwanzförmigen Nut in einem Leiterstreifen ist jedoch zeitaufwendig und teuer, weshalb diese Methode zur Lösung des Problems ausscheidet.
Weiterhin ist aus der US-Patentschrift 5 397 915 bekannt, in die Bestüc­ kungsfläche für den Halbleiterkörper Vertiefungen (Kavitäten) mit Schlitzen in den Leiterstreifen einzuarbeiten. Somit kann Vergussmasse in diese Vertie­ fungen fließen und sich mit dem Leiterstreifen verzahnen. Auch hier gilt, dass das Einarbeiten der Vertiefungen mit Schlitzen zu Zeit- und kostenintensiv ist und daher nicht angewendet werden kann.
Der Erfindung liegt die Aufgabe zugrunde, eine Leiterstreifenanordnung nach dem Oberbegriff des Anspruchs 1 so zu gestalten, dass das Abheben der Vergussmasse durch einfache und kostengünstige Maßnahmen vermieden wird.
Gelöst wird diese Aufgabe durch die im Anspruch 1 angegebenen Merkma­ len.
Die erfindungsgemäße Leiterstreifenanordnung nach Anspruch 1 weist die Vorteile auf, dass ohne zusätzlichen Aufwand vor allem in den Kontaktie­ rungsbereichen eine sehr gute Fixierung der Vergussmasse auf dem Leiter­ streifen erreicht und somit das Unterbrechen der Bondverbindungen vermie­ den wird.
Die Erfindung eignet sich insbesondere für Integrierte Schaltkreise.
Vorteilhafte Ausgestaltungen des Gegenstands nach Anspruch 1 sind in den Unteransprüchen angegeben.
Die Erfindung wird nun anhand eines Ausführungsbeispiels unter Zuhilfe­ nahme der Zeichnung erläutert.
Es zeigen
Fig. 1 eine Draufsicht auf eine Leiterstreifenanordnung und
Fig. 2 einen Querschnitt durch die Leiterstreifenanordnung nach Fig. 1.
Die Fig. 1 und 2 zeigt einen Leiterstreifen 1 mit einer Bestückungsfläche 2, mit Kontaktierungsbereichen 3 und mit Anschlussfahnen 4, einen Halbleiterkörper 5, beispielsweise einen Integrierten Schaltkreis, mit Kontaktierungsflä­ chen 6 und Bonddrähten 7.1 und 7.2. Der Leiterstreifen 1 besteht aus einer hierfür gebräuchlichen Metall-Legierung auf Eisen- oder Kupferbasis und wird durch bekannte Verfahren wie Stanzen oder Ätzen aus einem dünnen Metall­ blech hergestellt. Der Halbleiterkörper 5 ist mittels eines Klebstoffes 8 auf der Bestückungsfläche 2 des Leiterstreifens 1 befestigt. Die Bonddrähte 7.1 und 7.2 bestehen aus einer bekannten Gold- oder Aluminiumlegierung, wobei die Bonddrähte 7.1, auch als "ground bonds" bezeichnet, mit den Kontaktie­ rungsbereichen 3 und die Bonddrähte 7.2 mit den Anschlussfahnen 4 ver­ bunden sind. Leiterstreifen 1, Halbleiterkörper 5 und Bonddrähte 7.1 und 7.2 sind zum Schutz vor Umwelteinflüssen wie Feuchtigkeit, Staub oder auch elektromagnetische Störfelder von einer thermo- oder duroplastischen Ver­ gussmasse 9 ummantelt.
Im Betrieb erwärmt sich der Halbleiterkörper 5 aufgrund der von ihm erzeug­ ten Verlustleistung. Dadurch erwärmt sich auch die Vergussmasse 9, die normalerweise den Halbleiterkörper 5, die Bonddrähte 7.1 und 7.2 und den Leiterstreifen 1 berührt. Durch unterschiedliche Ausdehnungskoeffizienten der Vergussmasse 9 einerseits und des Leiterstreifens 1 andererseits kommt es bei starker Erwärmung durch hohe Verlustleistung zur sogenannten "Delamination", bei der sich die Vergussmasse 9 vom Leiterstreifen 1 oder auch vom Halbleiterkörper 5 abhebt. Die sich abhebende ("delaminierende") Vergussmasse 9 zieht die in ihr eingebetteten Bonddrähte 7.1 und 7.2 mit sich, wodurch sich vor allem die mit den Kontaktierungsbereichen 3 gebon­ deten Bonddrähte 7.1 (ground bonds) vom Leiterstreifen 1 lösen, weil die Delamination in diesem Bereich am größten ist.
Um zu verhindern, dass sich die Vergussmasse 9 bei Erwärmung vom Leiter­ streifen 1 abhebt und die Bonddrähte 7.1 sich dabei von den Kontaktierungs­ bereichen 3 lösen, sind angrenzend an die Kontaktierungsbereiche 3 in die Kontaktierungsbereiche 3 des Leiterstreifens 1 erfindungsgemäß paarweise Öffnungen 10, beispielsweise durchgeätzte Schlitze, eingebracht, deren Durchmesser sich vorteilhaft zur Unterseite des Leiterstreifens 1 hin vergrö­ ßert. Die Bonddrähte 7.1 sind über die erste Öffnung 10 hinweg und vor der zweiten Öffnung 10 auf die Kontaktierungsbereiche 3 gebondet.
Die Vergussmasse 9 fließt in diese Öffnungen 10 hinein, wodurch sie sich nietenartig mit dem Leiterstreifen 1 verbindet. Ein Abheben der Verguss­ masse 9 vom Leiterstreifen 1 in den Kontaktierungsbereichen 3 und damit ein Ablösen der dort gebondeten Bonddrähte 7.1 ist damit auf kostengünstige und einfache Art und Weise ausgeschlossen.
Dem Fachmann ist es möglich, zum Einbringen der Öffnungen 10 in den Lei­ terstreifen 1 außer dem Ätzen auch mechanische oder sonstige Verfahren einzusetzen. Außerdem kann neben der Anzahl und der Ausrichtung auch die Form der um die Kontaktierungsbereiche 3 angeordneten Öffnungen 10 be­ liebig variiert werden, je nach Anwendungsfall. Die schlitzförmig dargestellten Öffnungen 10 können demzufolge auch runde Öffnungen wie Bohrungen oder eckige Formen aufweisen. Für einen sich zur Unterseite des Leiterstrei­ fens 1 hin vergrößernden Durchmesser der Öffnungen 10 sind ebenso an­ dersartig gestaltete Verläufe geeignet, beispielsweise ein konischer Verlauf.
Die Erfindung zeigt eine einfache und kostengünstige Lösung auf, mit der das Abheben der mit dem Leiterstreifen 1 verbundenen Bonddrähte 7.1 (groun­ ded bonds) durch Delamination wirkungsvoll verhindert werden kann.
Die Erfindung eignet sich insbesondere für Integrierte Schaltkreise mit ver­ gleichsweise hoher Leistung, die in sehr kleinen oberflächenmontierbaren Gehäusen montiert sind.

Claims (9)

1. Leiterstreifen (1), der wenigstens eine Bestückungsfläche (2) für einen Halbleiterkörper (5) und Kontaktierungsbereiche (3) für Bonddrähte (7.1) auf­ weist und mit einer Vergussmasse (9) umhüllt ist, dadurch gekennzeichnet, dass zur Fixierung der Vergussmasse (9) an die Kontaktierungsbereiche (3) angrenzende Öffnungen (10) in die Bestückungsfläche (2) eingebracht sind.
2. Leiterstreifen (1) nach Anspruch 1, dadurch gekennzeichnet, dass die Öff­ nungen (10) durch einen Ätzprozess hergestellt sind.
3. Leiterstreifen (1) nach Anspruch 1, dadurch gekennzeichnet, dass die Öff­ nungen (10) durch einen mechanischen Prozess hergestellt sind.
4. Leiterstreifen (1) nach einem der Ansprüche 1 bis 3, dadurch gekennzeich­ net, dass die Öffnungen (10) die Form eines Schlitzes aufweisen.
5. Leiterstreifen (1) nach einem der Ansprüche 1 bis 3, dadurch gekennzeich­ net, dass die Öffnungen (10) eine runde Form aufweisen.
6. Leiterstreifen (1) nach einem der Ansprüche 1 bis 3, dadurch gekennzeich­ net, dass die Öffnungen (10) eine eckige Form aufweisen.
7. Leiterstreifen (1) nach einem der Ansprüche 1 bis 6, dadurch gekennzeich­ net, dass sich der Durchmesser der Öffnungen (10) zur Unterseite des Leiter­ streifens (1) hin vergrößert.
8. Leiterstreifen (1) nach Anspruch 7, dadurch gekennzeichnet, dass der Durchmesser der Öffnungen (10) einen konischen Verlauf aufweist.
9. Leiterstreifen (1) nach einem der Ansprüche 1 bis 8, dadurch gekennzeich­ net, dass in die Bestückungsfläche (2), an die Kontaktierungsbereiche (3) angrenzend, paarweise schlitzförmige Öffnungen (10) eingebracht sind und die Bonddrähte (7.1) über die erste Öffnung (10) hinweg geführt und vor der zweiten Öffnung (10) auf die Kontaktierungsbereiche (3) gebondet sind.
DE10107552A 2001-02-17 2001-02-17 Leiterstreifenanordnung Withdrawn DE10107552A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10107552A DE10107552A1 (de) 2001-02-17 2001-02-17 Leiterstreifenanordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10107552A DE10107552A1 (de) 2001-02-17 2001-02-17 Leiterstreifenanordnung

Publications (1)

Publication Number Publication Date
DE10107552A1 true DE10107552A1 (de) 2002-09-05

Family

ID=7674453

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10107552A Withdrawn DE10107552A1 (de) 2001-02-17 2001-02-17 Leiterstreifenanordnung

Country Status (1)

Country Link
DE (1) DE10107552A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5639694A (en) * 1994-10-07 1997-06-17 International Business Machines Corporation Method for making single layer leadframe having groundplane capability
US5753969A (en) * 1995-08-15 1998-05-19 Kabushiki Kaisha Toshiba Resin sealed semiconductor device including a die pad uniformly having heat conducting paths and circulating holes for fluid resin
EP0883181A1 (de) * 1997-06-02 1998-12-09 STMicroelectronics S.A. Halbleiteranordnung und Verfahren zum Verbinden von internen Massedrähten mit einer solchen Anordnung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5639694A (en) * 1994-10-07 1997-06-17 International Business Machines Corporation Method for making single layer leadframe having groundplane capability
US5753969A (en) * 1995-08-15 1998-05-19 Kabushiki Kaisha Toshiba Resin sealed semiconductor device including a die pad uniformly having heat conducting paths and circulating holes for fluid resin
EP0883181A1 (de) * 1997-06-02 1998-12-09 STMicroelectronics S.A. Halbleiteranordnung und Verfahren zum Verbinden von internen Massedrähten mit einer solchen Anordnung

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
02194640 A *
04368164 A *
JP Patent Abstracts of Japan: 03082066 A *

Similar Documents

Publication Publication Date Title
DE19921109B4 (de) Elektronikbauteil und Elektronikkomponente mit einem Keramikbauteilelement
DE102007006706B4 (de) Schaltungsanordnung mit Verbindungseinrichtung sowie Herstellungsverfahren hierzu
DE102006021412B3 (de) Leistungshalbleitermodul
EP1450404B1 (de) Anordnung in Druckkontaktierung mit einem Leistungshalbleitermodul
DE19651122C2 (de) Halbleiterbauelement mit einem Halbleiterchip und einer Leiterplatte
DE3913221A1 (de) Halbleiteranordnung
DE102014104399B4 (de) Halbleiterchipgehäuse umfassend einen Leadframe
DE19634202C2 (de) Halbleitervorrichtung
DE19928788A1 (de) Elektronische Keramikkomponente
WO2013013964A1 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE3335848C2 (de)
DE1259988B (de) Verfahren zum Herstellen flexibler elektrischer Schaltkreiselemente
DE102007001191B4 (de) Halbleitervorrichtung mit einem Widerstand zum Abgleichen der Stromverteilung
DE10107552A1 (de) Leiterstreifenanordnung
EP0555668B1 (de) Leiterkarte für eine Leistungshalbleiter aufweisende Leistungselektronikschaltung
DE4223371A1 (de) Verfahren und Platine zur Montage von Bauelementen
EP0907966A1 (de) Integrierte halbleiterschaltung
EP3012861B1 (de) Schaltungsanordnung und leistungsmodul
DE102005048702B4 (de) Elektrische Anordnung zweier elektrisch leitender Fügepartner und Verfahren zum Befestigen einer Platte auf einer Grundplatte
DE19841996B4 (de) Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung
DE102005001151A1 (de) Bauelementanordnung zur Serienschaltung bei Hochspannungsanwendungen
DE102005001727B4 (de) Elektrischer Bauelementträger
DE10121969C1 (de) Schaltungsanordnung in Druckkontaktierung und Verfahren zu seiner Herstellung
EP1069656B1 (de) Elektrische Steckverbinderanordnung
DE102015218369A1 (de) Verfahren zur Herstellung eines Leiterrahmenmoduls und Leiterrahmenmodul

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal