JPH06268144A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH06268144A
JPH06268144A JP5696793A JP5696793A JPH06268144A JP H06268144 A JPH06268144 A JP H06268144A JP 5696793 A JP5696793 A JP 5696793A JP 5696793 A JP5696793 A JP 5696793A JP H06268144 A JPH06268144 A JP H06268144A
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit device
semiconductor integrated
tab
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5696793A
Other languages
English (en)
Inventor
Hisanobu Hoshino
久宣 星野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Computer Engineering Co Ltd
Original Assignee
Hitachi Ltd
Hitachi Computer Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Computer Engineering Co Ltd filed Critical Hitachi Ltd
Priority to JP5696793A priority Critical patent/JPH06268144A/ja
Publication of JPH06268144A publication Critical patent/JPH06268144A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

(57)【要約】 【目的】 半導体集積回路装置に発生するクラックを低
減し、さらに、放熱効果を高めることによって、長寿命
化を実現する半導体集積回路装置を提供する。 【構成】 半導体素子がタブに固定される構造を備えた
半導体集積回路装置であって、半導体素子であるチップ
6が固定され、さらにモールド樹脂10との接合手段で
ある突起部7aが設けられるタブ7と、前記チップ6か
らの信号を外部端子へ伝えるリードフレーム8と、前記
チップ6とリードフレーム8とを接続するボンディング
ワイヤ9と、前記チップ6やタブ7およびボンディング
ワイヤ9などを封止するモールド樹脂10とから構成さ
れるものである。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体製造技術におけ
る半導体集積回路装置に関して、半導体素子を封止する
モールド樹脂に発生するクラックを低減させる技術に関
するものである。
【0002】
【従来の技術】従来のモールドタイプの半導体集積回路
装置の構造の一例を図4の断面図に示す。
【0003】図4を用いて、前記モールドタイプの半導
体集積回路装置の構成を説明すると、半導体素子である
チップ1が固定され、十字形などの図示しないスリット
孔が設けられたタブ2と、前記チップ1からの信号を外
部端子へ伝えるリードフレーム3と、前記チップ1と前
記リードフレーム3とを接続するボンディングワイヤ4
と、前記チップ1やボンディングワイヤ4などを封止す
るモールド樹脂5とから構成されるものである。
【0004】なお、前記半導体集積回路装置は、モール
ド樹脂5が図示しないモールド金型に流し込まれること
によって、前記チップ1やボンディングワイヤ4などの
封止が行われ、封止後、モールド樹脂5の側面から露出
しているリードフレーム3を切断および成形して製造さ
れるものである。
【0005】
【発明が解決しようとする課題】ところが、図4に示し
た従来技術においては、回路動作中、半導体素子である
チップ1から発せられる熱が、タブ2やモールド樹脂5
に伝わり、各部材の熱膨張を引き起こしている。
【0006】この時、前記タブ2においては、タブ2自
身の中央から離れた外周のコーナー付近に応力が集中す
ることによって、該コーナー付近が変形し易い。
【0007】しかし、前記タブ2の材質は合金であるた
め、モールド樹脂5とタブ2とでは熱膨張係数が異な
り、そのため、タブ2の応力が集中する外周コーナー付
近に接触しているモールド樹脂5にクラックが入ること
が多い。
【0008】また、前記モールド樹脂5に入るクラック
の対策として、前記タブ2には、モールド樹脂5との接
合を強くするための複数の図示しないスリット孔が設け
られているものもある。
【0009】しかし、チップ1からの発熱によって、タ
ブ2とモールド樹脂5とが膨張した場合、前記スリット
孔だけではモールド樹脂5との接合が弱く、そのため、
前記タブ2と前記モールド樹脂5との間の膨張方向(タ
ブ2の表面と水平の方向)に対する接合力は、ほとんど
強化されていない。
【0010】その結果、モールド樹脂5にはクラックが
入り、半導体集積回路装置の短命化を引き起こしている
ものと思われる。
【0011】また、半導体素子の多ピン化や回路の高密
化に伴い、消費電力も上げざるを得ない状況であるが、
前記半導体素子の発熱の問題から消費電力にも制限が設
けられることが多い。
【0012】そこで、本発明の目的は、半導体集積回路
装置に発生するクラックを低減し、さらに、放熱効果を
高めることによって、長寿命化を実現する半導体集積回
路装置を提供することにある。
【0013】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0014】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【0015】すなわち、本発明による半導体集積回路装
置は、半導体素子を封止するモールド樹脂と、半導体素
子が固定されるタブとが、前記タブに設けられる接合手
段によって接合されるものである。
【0016】また、前記接合手段は、前記タブに設けら
れる突起部である。
【0017】さらに、前記突起部は、半導体集積回路装
置の表面に熱を伝える機能を備えるものである。
【0018】
【作用】前記した手段によれば、半導体素子が固定され
るタブとモールド樹脂との接合手段である突起部が、前
記タブに設けられることによって、前記タブと前記モー
ルド樹脂との間の熱膨張による膨張方向(タブの表面と
水平の方向)に対する接合力が増加され、そのため、前
記モールド樹脂に発生するクラックを低減することがで
きる。
【0019】また、前記タブに突起部が設けられること
によって、前記突起部の先端付近が半導体集積回路装置
の表面により近づくため、従来の半導体集積回路装置よ
り、放熱効果を上げることができる。
【0020】
【実施例】図1は本発明の一実施例である半導体集積回
路装置の構造の一例を示す断面図である。
【0021】また、図2は本発明の一実施例である半導
体集積回路装置におけるタブの形状の一例を示す外観斜
視図である。
【0022】まず、図1を用いて、本発明による半導体
集積回路装置の構成を説明すると、半導体素子であるチ
ップ6が固定され、さらに、モールド樹脂10との接合
手段である突起部7aとスリット孔7bとが設けられる
タブ7と、前記チップ6からの信号を外部端子へ伝える
リードフレーム8と、前記チップ6と前記リードフレー
ム8とを接続するボンディングワイヤ9と、前記チップ
6やタブ7およびボンディングワイヤ9などを封止する
モールド樹脂10とから構成されるものである。
【0023】次に、図1および図2を用いて、本発明の
半導体集積回路装置におけるタブ7の形状とその作用に
ついて説明する。
【0024】まず、図2に示すタブ7には、モールド樹
脂10との接合を強くするための複数のスリット孔7b
が設けられている。
【0025】しかし、前記スリット孔7bだけではモー
ルド樹脂10との接合が弱いため、接合力を大きくする
ように、モールド樹脂10との接合手段である突起部7
aも設けられている。
【0026】ここで、前記突起部7aは、タブ7にスリ
ット孔7bを形成する際に、従来スリット孔7bが打ち
抜かれた後不要となっていた部材を、完全に打ち抜かず
に折り曲げとして残すことによって、容易に形成される
ものである。
【0027】つまり、本発明による半導体集積回路装置
は、スリット孔7bを形成するのと同時に、接合手段で
ある突起部7aも形成できるものである。
【0028】この結果、前記タブ7に突起部7aが形成
されることによって、タブ7とモールド樹脂10との接
合が従来の半導体集積回路装置より強力なものとなり、
したがって、両者の熱膨張による膨張方向(タブ7の表
面と水平の方向)に対する接合力が増加され、前記モー
ルド樹脂10に発生するクラックを低減することができ
る。
【0029】また、タブ7に設けられる突起部7aの先
端付近が、半導体集積回路装置の表面に近づくため、前
記チップ6から発せられる熱の放熱効果を上げることが
できる。
【0030】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。
【0031】例えば、本実施例において説明したタブ7
の突起部7aは、前記タブ7にスリット孔7bを形成す
る際に必然的にできる曲げ部材のため、前記タブ7と突
起部7aとは一体形であるが、別ピースによる部材を後
から溶接などによって取り付けたものであってもよい。
【0032】また、前記突起部7aは、図3に示す本発
明による他の実施例である半導体集積回路装置の構造の
ように、半導体素子であるチップ6をフェイスダウン実
装として、タブ7の突起部7aが半導体集積回路装置の
表面(天井面)に向くように設置し、さらに、前記突起
部7aが半導体集積回路装置の表面に露出するまで長く
伸ばした形のものであってもよい。この場合、半導体集
積回路装置の表面に露出した突起部7aの放熱フィン7
cを直接結合すれば、チップ6からの熱が突起部7aを
経て直接放熱フィン7cに伝わるため、放熱効果をさら
に高めることができる。
【0033】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
【0034】(1).半導体素子であるチップが固定さ
れるタブに、前記タブとモールド樹脂との接合手段であ
る突起部が設けられることによって、前記チップを封止
するモールド樹脂において発生するクラックを低減でき
る。そのため、本発明の半導体集積回路装置の寿命を伸
ばすことが可能となる。
【0035】(2).前記突起部が設けられることによ
って、前記チップから発生する熱の放熱効果を上げるこ
とができる。そのため、本発明による半導体集積回路装
置の寿命を伸ばすことが可能となる。
【0036】(3).前記突起部は、前記タブにスリッ
ト孔を形成するのと同時に曲げ加工によって形成するこ
とも可能なため、突起部形成のための作業が非常に容易
である。
【0037】(4).前記突起部が設けられることによ
って、従来の半導体集積回路装置よりも放熱効果が向上
するため、集積度の規模が大きな半導体素子を搭載する
ことが可能となる。
【図面の簡単な説明】
【図1】本発明の一実施例である半導体集積回路装置の
構造の一例を示す断面図である。
【図2】本発明の一実施例である半導体集積回路装置に
おけるタブの形状の一例を示す外観斜視図である。
【図3】本発明の他の実施例である半導体集積回路装置
の構造の一例を示す断面図である。
【図4】従来のモールドタイプの半導体集積回路装置の
構造の一例を示す断面図である。
【符号の説明】
1,6 チップ(半導体素子) 2,7 タブ 3,8 リードフレーム 4,9 ボンディングワイヤ 5,10 モールド樹脂 7a 突起部(接合手段) 7b スリット孔 7c 放熱フィン

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子がタブに固定される構造を備
    えた半導体集積回路装置であって、前記半導体素子を封
    止するモールド樹脂と前記タブとを接合させる接合手段
    が前記タブに設けられることを特徴とする半導体集積回
    路装置。
  2. 【請求項2】 前記接合手段は、前記タブに設けられる
    突起部であることを特徴とする請求項1記載の半導体集
    積回路装置。
  3. 【請求項3】 前記突起部は、放熱機能を備えるもので
    あることを特徴とする請求項2記載の半導体集積回路装
    置。
JP5696793A 1993-03-17 1993-03-17 半導体集積回路装置 Pending JPH06268144A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5696793A JPH06268144A (ja) 1993-03-17 1993-03-17 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5696793A JPH06268144A (ja) 1993-03-17 1993-03-17 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH06268144A true JPH06268144A (ja) 1994-09-22

Family

ID=13042302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5696793A Pending JPH06268144A (ja) 1993-03-17 1993-03-17 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH06268144A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213538A (ja) * 1995-02-07 1996-08-20 Nec Corp 樹脂封止型半導体装置
DE19639181A1 (de) * 1996-09-24 1998-04-02 Siemens Ag Zuleitungsrahmen für ein mikroelektronisches Bauelement
EP2545584A2 (en) * 2010-03-10 2013-01-16 Altera Corporation Package having spaced apart heat sink

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213538A (ja) * 1995-02-07 1996-08-20 Nec Corp 樹脂封止型半導体装置
DE19639181A1 (de) * 1996-09-24 1998-04-02 Siemens Ag Zuleitungsrahmen für ein mikroelektronisches Bauelement
EP2545584A2 (en) * 2010-03-10 2013-01-16 Altera Corporation Package having spaced apart heat sink
EP2545584A4 (en) * 2010-03-10 2014-05-21 Altera Corp COATING COMPRISING A SPACED HEAT SINK

Similar Documents

Publication Publication Date Title
US7183630B1 (en) Lead frame with plated end leads
JPH11260987A (ja) ヒートスプレッドを有するリードフレーム及び同リードフレームを用いた半導体パッケージ
JPH11195742A (ja) 半導体装置及びその製造方法とそれに用いるリードフレーム
JP2001015668A (ja) 樹脂封止型半導体パッケージ
JPH0427145A (ja) 半導体装置
JP2593702B2 (ja) 半導体装置の製造方法
JP2651427B2 (ja) 半導体装置の製造方法
JPH06268144A (ja) 半導体集積回路装置
JPH0637217A (ja) 半導体装置
JPH04236434A (ja) 半導体装置
JP2004022725A (ja) 半導体装置
JP2819282B2 (ja) 半導体パッケージおよびその製造方法
JP2000196005A (ja) 半導体装置
JP3097842B2 (ja) 樹脂封止型半導体装置用リードフレーム
JPH03286558A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
JPH05326796A (ja) 半導体装置用パッケージ
JPH05243462A (ja) 半導体パッケージ
KR100321149B1 (ko) 칩사이즈 패키지
JP2003078101A (ja) 半導体装置とそれに用いられるリードフレームとその製造方法
JPH0831986A (ja) 放熱板付半導体装置
JP2004119610A (ja) リードフレーム、それを用いた樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法
JPH11284119A (ja) 半導体集積デバイスの放熱構造
JPH1126643A (ja) 半導体装置
JP2006032773A (ja) 半導体装置
JPH07202067A (ja) ヒートシンク付ピングリッドアレイ