JPH07202067A - ヒートシンク付ピングリッドアレイ - Google Patents
ヒートシンク付ピングリッドアレイInfo
- Publication number
- JPH07202067A JPH07202067A JP5352435A JP35243593A JPH07202067A JP H07202067 A JPH07202067 A JP H07202067A JP 5352435 A JP5352435 A JP 5352435A JP 35243593 A JP35243593 A JP 35243593A JP H07202067 A JPH07202067 A JP H07202067A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- sealing cap
- heat sink
- substrate
- grid array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Abstract
(57)【要約】
【目的】 LSI回路面側からの放熱経路を形成し外部
接続ピンの本数を多くする。 【構成】 LSI3の回路面と封止キャップ6との間隙
に絶縁性の熱伝導性材料5を入れ、封止キャップ6にヒ
ートシンク7を熱伝導性接着剤8により取り付けた構造
となっている。LSI3はTAB技術あるいは、ワイヤ
ーボンディング技術によりセラミック基板1と電気的に
接続される。
接続ピンの本数を多くする。 【構成】 LSI3の回路面と封止キャップ6との間隙
に絶縁性の熱伝導性材料5を入れ、封止キャップ6にヒ
ートシンク7を熱伝導性接着剤8により取り付けた構造
となっている。LSI3はTAB技術あるいは、ワイヤ
ーボンディング技術によりセラミック基板1と電気的に
接続される。
Description
【0001】
【産業上の利用分野】本発明は、LSIを実装するため
のヒートシンク付ピングリッドアレイに関し、特に高速
動作の要求される発熱量の大きいLSIを実装するため
のヒートシンク付ピングリッドアレイに関する。
のヒートシンク付ピングリッドアレイに関し、特に高速
動作の要求される発熱量の大きいLSIを実装するため
のヒートシンク付ピングリッドアレイに関する。
【0002】
【従来の技術】半導体集積回路パッケージは特開昭62
−98654号公報または特開平4−252059号公
報には、基板上に搭載された半導体チップの面とは反対
の面に接着剤でヒートシンクが接着されている。
−98654号公報または特開平4−252059号公
報には、基板上に搭載された半導体チップの面とは反対
の面に接着剤でヒートシンクが接着されている。
【0003】さらに半導体チップの面に封止キャップが
取付けられており、入出力ピンはその封止キャップ周辺
に配置されている。
取付けられており、入出力ピンはその封止キャップ周辺
に配置されている。
【0004】
【発明が解決しようとする課題】従来の半導体集積回路
パッケージでは、放熱のため基板を介さなければなら
ず、放熱効率は悪くなるという欠点がある。また、入出
力ピンは、封止キャップ取り付け面側に設けられるた
め、封止キャップ部分に入出力ピンが設けられず、周辺
部のみとなる。このため、多ピンケースの場合には、ケ
ース外形が大きくなるという問題点もあった。
パッケージでは、放熱のため基板を介さなければなら
ず、放熱効率は悪くなるという欠点がある。また、入出
力ピンは、封止キャップ取り付け面側に設けられるた
め、封止キャップ部分に入出力ピンが設けられず、周辺
部のみとなる。このため、多ピンケースの場合には、ケ
ース外形が大きくなるという問題点もあった。
【0005】
【課題を解決するための手段】本発明の第1のピングリ
ッドアレイは、ある面に外部との接続のための入出力ピ
ンを実装した基板と、この基板の前記入出力ピンの実装
面とは反対の面に一面を接着したLSIと、前記基板に
シールリングで接合された封止キャップと、前記LSI
と前記基板とを電気的に接続し前記封止キャップとの間
の絶縁を保つため絶縁フィルムを付したTABリード
と、この封止キャップと前記LSIの接着面とは反対の
面との間隙に前記シールリングで封止された絶縁性の熱
伝導性材料と、前記封止キャップの前記熱伝導性材料封
入面とは反対の面に接着された熱伝導性接着剤と、この
熱伝導性接着剤で接着されたヒートシンクとを含む。
ッドアレイは、ある面に外部との接続のための入出力ピ
ンを実装した基板と、この基板の前記入出力ピンの実装
面とは反対の面に一面を接着したLSIと、前記基板に
シールリングで接合された封止キャップと、前記LSI
と前記基板とを電気的に接続し前記封止キャップとの間
の絶縁を保つため絶縁フィルムを付したTABリード
と、この封止キャップと前記LSIの接着面とは反対の
面との間隙に前記シールリングで封止された絶縁性の熱
伝導性材料と、前記封止キャップの前記熱伝導性材料封
入面とは反対の面に接着された熱伝導性接着剤と、この
熱伝導性接着剤で接着されたヒートシンクとを含む。
【0006】本発明の第2のピングリッドアレイは、前
記TABリードは前記LSIと前記基板とを電気的に接
続し前記封止キャップは前記TABリードとの絶縁を保
つため絶縁コーティングを施したことを特徴とする。
記TABリードは前記LSIと前記基板とを電気的に接
続し前記封止キャップは前記TABリードとの絶縁を保
つため絶縁コーティングを施したことを特徴とする。
【0007】本発明の第3のピングリッドアレイは、前
記第2のピングリッドアレイの前記TABリードの代り
にワイヤボンディングにより前記LSIと前記基板とを
電気的に接続するワイヤを含む。
記第2のピングリッドアレイの前記TABリードの代り
にワイヤボンディングにより前記LSIと前記基板とを
電気的に接続するワイヤを含む。
【0008】本発明の第4のピングリッドアレイは、第
3のピングリッドアレイの前記封止キャップには前記絶
縁コーティングが施されておらず、前記ヒートシンクは
前記LSIに対応する位置に凸部形状を有し、前記封止
キャップは前記LSIの凸部形状に対応する部分がU字
形形状を有することを特徴とする。
3のピングリッドアレイの前記封止キャップには前記絶
縁コーティングが施されておらず、前記ヒートシンクは
前記LSIに対応する位置に凸部形状を有し、前記封止
キャップは前記LSIの凸部形状に対応する部分がU字
形形状を有することを特徴とする。
【0009】次に本発明の一実施例について図面を参照
して詳細に説明する。
して詳細に説明する。
【0010】図1を参照すると、本発明の第1の実施例
は、裏面に入出力ピン1bを備え表面の所定の位置に接
着剤2を介して大規模集積回路(以下LSI)3を接着
するセラミック基板1、このセラミック基板1の表面の
LSI3接着場所とは異なる場所に一端を取り付けられ
他端近傍に絶縁フィルム4aを設けたTABリード4、
セラミック基板1の表面のLSI3接着場所およびTA
Bリード4取付場所と異なる場所にシールリング1aと
シーム溶接により接合された封止キャップ6、この封止
キャップ6およびLSI3の間にTABリード4を含め
て介在する絶縁性の熱伝導性材料5、放熱のためのヒー
トシンク7、およびこのヒートシンク7を封止キャップ
6上に取り付けるための熱伝導性接着剤8を含む。
は、裏面に入出力ピン1bを備え表面の所定の位置に接
着剤2を介して大規模集積回路(以下LSI)3を接着
するセラミック基板1、このセラミック基板1の表面の
LSI3接着場所とは異なる場所に一端を取り付けられ
他端近傍に絶縁フィルム4aを設けたTABリード4、
セラミック基板1の表面のLSI3接着場所およびTA
Bリード4取付場所と異なる場所にシールリング1aと
シーム溶接により接合された封止キャップ6、この封止
キャップ6およびLSI3の間にTABリード4を含め
て介在する絶縁性の熱伝導性材料5、放熱のためのヒー
トシンク7、およびこのヒートシンク7を封止キャップ
6上に取り付けるための熱伝導性接着剤8を含む。
【0011】
【実施例】セラミック基板1はLSI3の実装面と反対
の面に入出力ピン1bを有している。セラミック基板1
のキャビティにLSI3が接着剤2により取り付けられ
る。LSIは絶縁フィルム4aを有するTABリード4
によりセラミック基板1と電気的に接続される。LSI
3と封止キャップ6の間隙に絶縁性の熱伝導性材料5を
入れ、封止キャップ6はシールリング1aとシーム溶接
により接合し、気密封止が完了する。封止キャップには
ヒートシンク7が熱伝導性接着剤により取り付けられ、
ヒートシンク付きPGAとして完成する。LSI3の回
路面から発生した熱は、絶縁性の熱伝導性材料5を伝導
し、封止キャップ6を通り、熱伝導性接着剤8を伝わり
ヒートシンク7に達し、ヒートシンクから放熱される。
熱伝導性材料5には、AlN、BN等の高熱伝導性材料
の微粒子を含むシリコーンコンパウンドあるいはエポキ
シ接着剤が望ましい。封止キャップ6は金属製であり、
TABリード4が直接接触すると、ショートとなるた
め、TABリード4の絶縁フィルム4aによりショート
不良を防止する。封止キャップ6はシーム溶接によりシ
ールリング1aと接合され、その強度によりヒートシン
ク7を保持する。
の面に入出力ピン1bを有している。セラミック基板1
のキャビティにLSI3が接着剤2により取り付けられ
る。LSIは絶縁フィルム4aを有するTABリード4
によりセラミック基板1と電気的に接続される。LSI
3と封止キャップ6の間隙に絶縁性の熱伝導性材料5を
入れ、封止キャップ6はシールリング1aとシーム溶接
により接合し、気密封止が完了する。封止キャップには
ヒートシンク7が熱伝導性接着剤により取り付けられ、
ヒートシンク付きPGAとして完成する。LSI3の回
路面から発生した熱は、絶縁性の熱伝導性材料5を伝導
し、封止キャップ6を通り、熱伝導性接着剤8を伝わり
ヒートシンク7に達し、ヒートシンクから放熱される。
熱伝導性材料5には、AlN、BN等の高熱伝導性材料
の微粒子を含むシリコーンコンパウンドあるいはエポキ
シ接着剤が望ましい。封止キャップ6は金属製であり、
TABリード4が直接接触すると、ショートとなるた
め、TABリード4の絶縁フィルム4aによりショート
不良を防止する。封止キャップ6はシーム溶接によりシ
ールリング1aと接合され、その強度によりヒートシン
ク7を保持する。
【0012】次に本発明の第2の実施例について図2を
参照して詳細に説明する。
参照して詳細に説明する。
【0013】図2を参照すると、本発明の第2の実施例
の特徴は、第1の実施例の構成と比較してTABリード
4に絶縁フィルム4aを設けていない点、および封止キ
ャップ6との絶縁を保つため封止キャップ6のTABリ
ード4に対する面に絶縁コーティング6aがほどこして
いない点にある。他の構造および機能については本発明
の第1の実施例と同一である。
の特徴は、第1の実施例の構成と比較してTABリード
4に絶縁フィルム4aを設けていない点、および封止キ
ャップ6との絶縁を保つため封止キャップ6のTABリ
ード4に対する面に絶縁コーティング6aがほどこして
いない点にある。他の構造および機能については本発明
の第1の実施例と同一である。
【0014】次に本発明の第3の実施例について図3を
参照して詳細に説明する。
参照して詳細に説明する。
【0015】図3を参照すると、本発明の第3の実施例
の特徴は、第2の実施例の構成と比較してTABリード
4の代りにワイヤー4′でワイヤボンディングが施され
ている。このワイヤー4′によりLSI3とセラミック
基板1とは電気的に接続されていることにある。第3の
実施例は、第2の実施例と同様に封止キャップ6に絶縁
コーティング6aが施されている。これはワイヤー4′
とのショートを防止するためである。他の構造および機
能については本発明の第2の実施例と同一である。
の特徴は、第2の実施例の構成と比較してTABリード
4の代りにワイヤー4′でワイヤボンディングが施され
ている。このワイヤー4′によりLSI3とセラミック
基板1とは電気的に接続されていることにある。第3の
実施例は、第2の実施例と同様に封止キャップ6に絶縁
コーティング6aが施されている。これはワイヤー4′
とのショートを防止するためである。他の構造および機
能については本発明の第2の実施例と同一である。
【0016】次に本発明の第4の実施例について図4を
参照して詳細に説明する。
参照して詳細に説明する。
【0017】図4を参照すると、本発明の第4の実施例
の特徴は、第3の実施例と比較して封止キャップ6はワ
イヤー4′とショートしないようにLSI3の回路面に
対応した部分が凸形状を有し、ワイヤー4′のある部分
が引き下がった形状となっている点およびこの封止キャ
ップ6の凸形状により第3の実施例にあるような絶縁コ
ーティング6aを有していない点にある。但し、第4の
実施例は、第3の実施例と同様に、LSI3はワイヤー
ボンディングによりセラミック基板1と電気的に接続さ
れる。
の特徴は、第3の実施例と比較して封止キャップ6はワ
イヤー4′とショートしないようにLSI3の回路面に
対応した部分が凸形状を有し、ワイヤー4′のある部分
が引き下がった形状となっている点およびこの封止キャ
ップ6の凸形状により第3の実施例にあるような絶縁コ
ーティング6aを有していない点にある。但し、第4の
実施例は、第3の実施例と同様に、LSI3はワイヤー
ボンディングによりセラミック基板1と電気的に接続さ
れる。
【0018】
【発明の効果】以上説明したように本発明は、LSI回
路面と封止キャップとの間隙に絶縁性の熱伝導性材料を
入れ、封止キャップにヒートシンクを取り付けることに
より、LSI回路面側からの熱伝導による放熱を可能と
した。従って、LSI裏面側からの放熱の必要がなく、
ダイボンディング部分にCu/W,Cu/Mo等の金属
板を取り付ける必要がない。またLSIのダイボンディ
ング部分を金属板としなくて良いため、この部分をセラ
ミックのままとできることによりこの部分に入出力ピン
を配置できる。従って、同一の基板サイズでも入出力ピ
ンを多くできるという効果も有る。
路面と封止キャップとの間隙に絶縁性の熱伝導性材料を
入れ、封止キャップにヒートシンクを取り付けることに
より、LSI回路面側からの熱伝導による放熱を可能と
した。従って、LSI裏面側からの放熱の必要がなく、
ダイボンディング部分にCu/W,Cu/Mo等の金属
板を取り付ける必要がない。またLSIのダイボンディ
ング部分を金属板としなくて良いため、この部分をセラ
ミックのままとできることによりこの部分に入出力ピン
を配置できる。従って、同一の基板サイズでも入出力ピ
ンを多くできるという効果も有る。
【図1】本発明の第1の実施例を示す図。
【図2】本発明の第2の実施例を示す図。
【図3】本発明の第3の実施例を示す図。
【図4】本発明の第4の実施例を示す図。
1 ピングリッドアレイセラミック基板 2 接着剤 3 LSI 4 TABリード 4a 絶縁フィルム 4′ ワイヤー 5 絶縁性熱伝導性材料 6 封止キャップ 6a 絶縁コーティング 7 ヒートシンク 8 熱伝導性接着剤 1a シールリング 1b 入出力ピン 9 金属板 2′ ダイボンディング材料
Claims (4)
- 【請求項1】 ある面に外部との接続のための入出力ピ
ンを実装した基板と、この基板の前記入出力ピンの実装
面とは反対の面に一面を接着したLSIと、前記基板に
シールリングで接合された封止キャップと、前記LSI
と前記基板とを電気的に接続し前記封止キャップとの間
の絶縁を保つため絶縁フィルムを付したTABリード
と、この封止キャップと前記LSIの接着面とは反対の
面との間隙に前記シールリングで封止された絶縁性の熱
伝導性材料と、前記封止キャップの前記熱伝導性材料封
入面とは反対の面に接着された熱伝導性接着剤と、この
熱伝導性接着剤で接着されたヒートシンクとを含むこと
を特徴とするヒートシンク付ピングリッドアレイ。 - 【請求項2】 前記TABリードは前記LSIと前記基
板とを電気的に接続し前記封止キャップは前記TABリ
ードとの絶縁を保つため絶縁コーティングを施したこと
を特徴とする請求項1記載のヒートシンク付ピングリッ
ドアレイ。 - 【請求項3】 前記TABリードの代りにワイヤボンデ
ィングにより前記LSIと前記基板とを電気的に接続す
るワイヤを含むことを特徴とする請求項2記載のピング
リッドアレイ。 - 【請求項4】 前記封止キャップには前記絶縁コーティ
ングが施されておらず前記ヒートシンクは前記LSIに
対応する位置に凸部形状を有し、前記封止キャップは前
記LSIの凸部形状に対応する部分がU字形形状を有す
ることを特徴とする、請求項3記載のヒートシンク付ピ
ングリッドアレイ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5352435A JP2646994B2 (ja) | 1993-12-29 | 1993-12-29 | ヒートシンク付ピングリッドアレイ |
EP94120819A EP0661739A2 (en) | 1993-12-29 | 1994-12-28 | Pin-grid array with a cooling structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5352435A JP2646994B2 (ja) | 1993-12-29 | 1993-12-29 | ヒートシンク付ピングリッドアレイ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07202067A true JPH07202067A (ja) | 1995-08-04 |
JP2646994B2 JP2646994B2 (ja) | 1997-08-27 |
Family
ID=18424062
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5352435A Expired - Lifetime JP2646994B2 (ja) | 1993-12-29 | 1993-12-29 | ヒートシンク付ピングリッドアレイ |
Country Status (2)
Country | Link |
---|---|
EP (1) | EP0661739A2 (ja) |
JP (1) | JP2646994B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0786806A1 (en) * | 1996-01-23 | 1997-07-30 | Montpellier Technologies | High I/O density package for high power wire-bonded IC chips and method for making the same |
JP2914342B2 (ja) * | 1997-03-28 | 1999-06-28 | 日本電気株式会社 | 集積回路装置の冷却構造 |
US6257327B1 (en) * | 1997-08-15 | 2001-07-10 | Intel Corporation | Heat sink including pedestal |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0346260A (ja) * | 1989-07-14 | 1991-02-27 | Sumitomo Bakelite Co Ltd | 半導体搭載用基板の製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2570383B1 (fr) * | 1984-09-20 | 1988-03-18 | Nec Corp | Composition stable conductrice de la chaleur et bloc de dispositif semi-conducteur dans lequel cette composition est utilisee |
JPS61125053A (ja) * | 1984-11-22 | 1986-06-12 | Hitachi Ltd | 半導体装置 |
JPH04155853A (ja) * | 1990-10-19 | 1992-05-28 | Hitachi Ltd | 半導体集積回路装置 |
JP2765242B2 (ja) * | 1991-01-28 | 1998-06-11 | 日本電気株式会社 | 集積回路装置 |
-
1993
- 1993-12-29 JP JP5352435A patent/JP2646994B2/ja not_active Expired - Lifetime
-
1994
- 1994-12-28 EP EP94120819A patent/EP0661739A2/en not_active Ceased
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0346260A (ja) * | 1989-07-14 | 1991-02-27 | Sumitomo Bakelite Co Ltd | 半導体搭載用基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP0661739A3 (ja) | 1995-08-16 |
EP0661739A2 (en) | 1995-07-05 |
JP2646994B2 (ja) | 1997-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2974552B2 (ja) | 半導体装置 | |
US5293301A (en) | Semiconductor device and lead frame used therein | |
JPH02306656A (ja) | 樹脂封止型半導体装置 | |
KR0178623B1 (ko) | 반도체 장치 | |
JPS60137041A (ja) | 樹脂封止形半導体装置 | |
JP2646994B2 (ja) | ヒートシンク付ピングリッドアレイ | |
JPH0637217A (ja) | 半導体装置 | |
JPH03174749A (ja) | 半導体装置 | |
JPH08264688A (ja) | 半導体用セラミックパッケージ | |
JPH03238852A (ja) | モールド型半導体集積回路 | |
JP2736161B2 (ja) | 半導体装置 | |
JPH03182397A (ja) | Icカード | |
JP2007157801A (ja) | 半導体モジュールとその製造方法 | |
JP2551349B2 (ja) | 樹脂封止型半導体装置 | |
JPH046860A (ja) | 半導体装置 | |
JP2005327791A (ja) | 半導体装置およびその実装構造 | |
JP3013612B2 (ja) | 半導体装置 | |
JPH0831986A (ja) | 放熱板付半導体装置 | |
JP2004119610A (ja) | リードフレーム、それを用いた樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法 | |
JPH0287655A (ja) | 半導体装置 | |
JPH04219966A (ja) | 半導体素子 | |
JPH0778903A (ja) | 混成集積回路におけるバイアス電圧の供給方法 | |
JPH0797616B2 (ja) | 半導体装置の製造方法 | |
JP2663860B2 (ja) | 樹脂封止型半導体装置 | |
JPH03171744A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970408 |