JPS61125053A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS61125053A
JPS61125053A JP59245915A JP24591584A JPS61125053A JP S61125053 A JPS61125053 A JP S61125053A JP 59245915 A JP59245915 A JP 59245915A JP 24591584 A JP24591584 A JP 24591584A JP S61125053 A JPS61125053 A JP S61125053A
Authority
JP
Japan
Prior art keywords
cap
pellet
substrate
semiconductor device
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59245915A
Other languages
English (en)
Inventor
Atsushi Honda
厚 本多
Takashi Miwa
孝志 三輪
Kunio Yamamoto
邦雄 山本
Shuichi Sugimoto
杉元　周一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Tokyo Electronics Co Ltd
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Tokyo Electronics Co Ltd, Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Tokyo Electronics Co Ltd
Priority to JP59245915A priority Critical patent/JPS61125053A/ja
Publication of JPS61125053A publication Critical patent/JPS61125053A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、半導体装置の放熱性向上に適用して有効な技
術に関するものである。
〔前景技術〕
半導体装置の多機能化に伴い、搭載されるペレットの大
型化またはマルチ化の傾向に演算の高速化の要請も加わ
り、半導体装置の動作時に発生する熱がますます増大す
る傾向にある。
ところで、通常ペレットの取付はペレット裏面部で基板
上面に取り付けることにより行われる。
たとえば、ペレットとリードとの電気的接続を金等のワ
イヤを介して行う半導体装置の場合は、ペレットを基板
のペレット取付面に金−シリコン共晶で接合することが
考えられ、またペレット裏面のバンプ電極を基板上面の
取付電極に溶着することにより、電気的接続と同時にベ
レー／　）の取付を行う、いわゆるフェースダウンボン
ディングを１〒うことが考えられる。
前記２例においては、動作時に発生する熱を、主にペレ
ット裏面より基板へ伝導することにより、放散しなけれ
ばならない制約があるため、該ペレットが搭載されてい
る半導体装置においては、ペレットの過熱による信頼性
低下が問題になる。特に、前記フェースダウンボンディ
ングで取り付けられてなる半導体装置においては、バン
プ１を極からの熱伝導のみにより放熱を行うことになる
ため問題が大きい。
さらに、半導体装置のコスト低減を図るためにパフケー
ジ基板を樹脂で形成する場合は、咳基板自体が熱伝導性
が悪いので、前記ペレットの過熱による信輔性低下は特
に深刻である。
そこで、ペレットとキャップ裏面との間に熱伝導性材料
を、これら両者と接触するように介在せしめることによ
り、発生する熱を該熱伝導性材料を通してペレット上方
に移動せしめキャップから放熱せしめることが考えられ
る。
前記熱伝導性材料としては、たとえばシリコーンゲルが
あるが、これをペレットとキャップ裏面との間に両者に
接触するように介在せしめる方法としては、ボンディン
グでペレットを覆った後キャップを取り付けることが考
えられる。
前記方法を採用する場合は、ボッティング後のシリコー
ンゲルの中央部が盛り上が、た状態にすることが、該シ
リコーンゲルにキャップ裏面を接触させるために必要で
ある。しかし、ポツティングの際の熱によりシリコーン
ゲルが流れ易いために所定の形状でボッティングするこ
とが難しいという問題がある。
なお、従来用いられている半導体装置の放熱技術につい
ては、昭和５８年１１月２８日サイエンスフォーラム社
発行ｒ［Ｌ’ｓＩデバイスハンドブックＪ　Ｐ２４７〜
２２４日に説明がある。
〔発明の目的〕
本発明の目的は、半導体装置の熱抵抗低減に通用して有
効な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
（発明の概要〕 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、ペレットとキャンプとの間に介在せしめた熱
伝導性材料を通して動作時に発生する熱をペレットより
キャップへ伝達して放熱せしめる半導体装置について、
キャンプ裏面に１または２以上の凸部を設けることによ
り、該キャップと熱伝導性材料との接触を確実に行わせ
ることが可能となることより、ペレットから発生する熱
をキャップへ伝達する効率を向上させることが達成され
るものである。
〔実施例１） 第１図は、本発明による実施例１である半導体装置を、
そのほぼ中心を切る面における断面図で示したものであ
る。
本実施例１の半導体装置は、基板ｌがエポキシ樹脂等の
樹脂で形成されてなる、いわゆるピングリッドアレイ型
であって、該基板上面周囲にはアルミニウム製の枠体で
あるダム２がシリコーン系接着剤３で取り付けられ、該
ダム２の上面にはアルミニウム製のキャップ４がシリコ
ーン系接着剤３ａで取り付けられ、パフケージ内部が封
止されてなるものである。
そして、前記基板１の上面のほぼ中央にシリコンからな
るペレット５が銀ペースト６で接合され、該ペレットは
その電極部と該基板１上面に形成されているメタライズ
７とを金ワイヤ８で接続することにより電気的に導通さ
れ、該メタライズ７は基板ｌに植設されているビン９と
電気的に接続されている。
さらに、前記ペレット５はキャップ４真面に接触する状
態で充填されている熱伝導性材料であるシリコーンゲル
ｌＯで覆われている。
本実施例１の如くパフケージ基板１が樹脂で形成されて
いる半導体装置においては、Ｊｊ仮Ｉが橿めて熱伝導性
が悪いため動作時にペレット５に発生した熱をパフケー
ジ外部へ放散し難いという問題があるが、前記の如くペ
レット５とキャップ４裏面との間にシリコーンゲル１０
を充填せしめることにより、ペレット５からの熱を該シ
リコーンゲルｌＯを通してキャップ４へ伝達せしめ、該
キャップより放熱せしめることが可能となるため、熱抵
抗の小さい半導体装置を提供できるものである。
ところが、前記半導体装置を形成する場合、次の問題が
あることが見い出された。
すなわち、シリコーンゲルＩＯをパッケージ内に充填す
る方法として、キャンプ４を取り付ける前にシリコーン
ゲルｌＯをボッティングすることが考えられるが、その
際ボッティング後のシリコーンゲル１０は中央部が盛り
上がった形状であることが望ましい０通常キャップ４の
裏面は平坦であるため、該キャップをダム２上端に取り
付けた場合にペレット５上方でノリコーンゲルｌＯとキ
ャンプ４裏面とは接触するが、周囲のシリコーンゲル！
０をキャップ取付ができるようにダム２上端に付着しな
いようにする必要があるからである。
ところが、ノリコーンゲルＩＯをポアティングで充填せ
しめる場合は、パッケージ内に原料シリコーンを注入し
た後所定温度で所定時間処理することによりゲル形成を
行わせるが、加熱すると前記原料は粘性低下に伴い流れ
易くなるため中央部のみを盛り上がった形状にすること
は困難である。
そこで、本実施例１の半導体装置においては、第１図に
示す如くキャップ裏面に凸部４ａを形成し、該裏面が平
坦である場合には接触できない高さのシリコーンゲルｌ
Ｏであっても容易にかつ十分な接触ができるようにし、
前記問題を解決したものである。
なお、前記キャップ４は、プレス成形で中央部のみを凸
形状になるようにして容易に形成することができる。そ
の他本実施例１の半導体装置は通常の方法で形成できる
ものである。
〔実施例２〕 第２図は、本発明による実施例２である半導体装置を、
そのほぼ中心を切る面における断面図で示したものであ
る。
本実施例２の半導体装置は、はぼ前記実施例１と同様の
パッケージで形成されてなるものであるが、キャンプ４
真面に複数の突起状の凸部４ａを形成したところに特徴
があるものであり、また複数のペレットが取り付けられ
ているマザーチップとして搭載されていることに違いが
あるものである。
本実施例２では、シリコンからなるマザーチップ１１が
銀ペースト６で基板ｌの上面に取り付けられ、該マザ−
チップ１１上面には、ペレット５がフェースダウンボン
ディングされ、かつ該マザーチップ１１の上面周囲に形
成されている電極とメタライズ７とをワイヤ８で電気的
に接続してなるものであり、さらに前記実施例１と同様
にペレット５上面とキャンプ４裏面との間にシリコーン
ゲルｌＯを充填せしめるとともにベレント稟面と取付基
板であるマザ−チップ１１上面との隙間にもシリコーン
ゲルｌＯを充填せしめたものである。
したがって、マザーチップ１１上面に半田のバンプ電極
１２で溶着されているペレット５は、その裏面および上
面のペレット全体から放熱が可能となる。
本実施例２の半導体装置は、キャップ４の裏面に複数の
凸部４ａが形成されていることより、キャップ４の裏面
とシリコーンゲル１０の上面とが離れて形成されている
場合であっても、キャップ４とシリコーンゲル１０とを
十分広い面積で確実に接触させることができ、前記実施
例１と同様に放熱性の確保と向上とを達成するものであ
る。
なお、本実施例２の半導体装置は、ペレット５がフェー
スダウンボンディングされているマザーチップ１１を予
め用意することにより、前記実施例１の場合と同様に形
成することができる。
また、本実施例２に用いられるキャンプ４は、前記実施
例１の場合と同様にプレスにて容易に成形することがで
きるものである。
〔効果〕
（１）、ペレットとキャンプとの間に介在せしめた熱伝
導性材料を通して動作時に発生する熱をペレットよりキ
ャップへ伝達して放熱せしめる半導体装置について、キ
ャップ裏面に１または２以上の凸部を設けることにより
、該キャップと熱伝導性材料との接触を確実に行わせる
ことが可能となるので、ペレットから発生する熱をキャ
ップへ伝達する効率を向上させることができる。
（２）、前記（１）により、半導体装置の熱的信頼性の
向上が達成できる。
（３）、前記（１）により、キャップと熱伝導性材料と
の接触エラーの発生を防止することができるので、半導
体装置の歩留りを向上することができる。
（４１，キャップ裏面に複数の凸部を形成する場合、該
凸部の長さ、径および数を調整することにより、熱伝導
性材料との接触面積を増大せしめることができるので、
放熱効率の向上を達成できる。
＋ｓ＋、ｇ伝導性材料としてシリコーンゲルを用いるこ
とにより、十分な熱伝導性を備えた半導体装置を提供で
きる。
（６）、キャップをアルミニウムで形成することにより
、安価な半導体装置を提供できる。
Ｃη、パフケージ基板を樹脂で形成することにより安価
な半導体装置を提供できる。
ＩＦｎ、前記ｆｉｌ〜（ηにより、安価でかつ信韻性の
高い半導体装置を容易に提供することができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、熱伝導性材料としてノリコーンゲルを用いた
が、これに限るものでなく同様の目的を達成できる材料
であれば如何なるものであっても良い。
また、前記実施例では、バフケージのダムおよびキャッ
プがアルミニウムで形成されているものを示したが、熱
伝導性を存するものであれば、他の金属またはセラミッ
ク等の如何なるものであっても良い、さらに、キャップ
上面には放熱性を高めるためヒートシンクを取り付ける
ことも可能である。
なお、キャップ裏面の形状と搭載するペレットとの組合
わせは前記実施例に示したものに限られるものでないこ
とはいうまでもない。
〔利用分野〕
以上の説明では主として本発明者によりてなされた発明
をその雪景となった利用分野である基板が樹脂で形成さ
れてなるビングリッドアレイ型半導体装置に適用した場
合について説明したが、それに限定されるものではなく
、たとえば、パッケージ自体が熱伝導性の優れたセラミ
ック等の材料で形成されてなる半導体装置であっても利
用することができ、また、パッケージのタイプもピング
リフトアレイ型のものに限られるものでなく、キャビテ
ィを備えかつキャップで封止してなる半導体装置であれ
ば如何なる半導体装置についても通用して有効な技術で
ある。
【図面の簡単な説明】
第１図は、本発明による実施例１である半導体装置を示
す断面図、 第２図は、本発明による実施例２である半導体装置を示
す断面図である。 ｌ・・・基板、２・・・ダム、３．３ａ・・・接着剤、
４・・・キャップ、４ａ・・・凸部、５・・・ペレット
、６・・・銀ペースト、７・・・メタライズ、８・・・
ワイヤ、９・・・ビン、１０・・・シリコーンゲル、１
１・・・マザーチップ、１２・・・バンブ電極。 第　　１　　図 第　　２　　図

Claims (1)

  1. 【特許請求の範囲】 １、裏面に凸部が形成されているキャップおよびペレッ
    トが、該両者間に介在されている熱伝導性材料と接触さ
    れてなる半導体装置。 ２、キャップがアルミニウムからなることを特徴とする
    特許請求の範囲第１項記載の半導体装置。 ３、熱伝導性材料が、シリコーンゲルであることを特徴
    とする特許請求の範囲第１項記載の半導体装置。 ４、基板が樹脂で形成されていることを特徴とする特許
    請求の範囲第１項記載の半導体装置。
JP59245915A 1984-11-22 1984-11-22 半導体装置 Pending JPS61125053A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59245915A JPS61125053A (ja) 1984-11-22 1984-11-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59245915A JPS61125053A (ja) 1984-11-22 1984-11-22 半導体装置

Publications (1)

Publication Number Publication Date
JPS61125053A true JPS61125053A (ja) 1986-06-12

Family

ID=17140725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59245915A Pending JPS61125053A (ja) 1984-11-22 1984-11-22 半導体装置

Country Status (1)

Country Link
JP (1) JPS61125053A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0661739A3 (ja) * 1993-12-29 1995-08-16 Nec Corp
JP2010270760A (ja) * 2010-07-16 2010-12-02 Mitsubishi Heavy Ind Ltd 車両用電動圧縮機

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0661739A3 (ja) * 1993-12-29 1995-08-16 Nec Corp
JP2010270760A (ja) * 2010-07-16 2010-12-02 Mitsubishi Heavy Ind Ltd 車両用電動圧縮機

Similar Documents

Publication Publication Date Title
US6844622B2 (en) Semiconductor package with heat sink
KR100342589B1 (ko) 반도체 전력 모듈 및 그 제조 방법
JPH0621276A (ja) 熱強化型半導体素子およびその製造方法
US20220102249A1 (en) Dual side cooling power module and manufacturing method of the same
CN108604578A (zh) 电力用半导体装置及其制造方法
JPS61166051A (ja) 樹脂封止型半導体装置
CN108417499A (zh) 空腔封装结构及其制造方法
JP3685659B2 (ja) 半導体装置の製造方法
JP4190250B2 (ja) 半導体装置
JPH04158556A (ja) 樹脂封止型半導体装置
JP3655338B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPS61125053A (ja) 半導体装置
JP4277168B2 (ja) 樹脂封止型半導体装置及びその製法
JP3314574B2 (ja) 半導体装置の製造方法
JPS6129162A (ja) 半導体装置
JP3642545B2 (ja) 樹脂封止型半導体装置
JPS60136348A (ja) 半導体装置
JP2000150725A (ja) 半導体装置およびその製造方法
JP3614386B2 (ja) パワーｍｏｓｆｅｔ
JPH1117082A (ja) 樹脂封止型半導体装置
JP3995661B2 (ja) パワーｍｏｓｆｅｔの製造方法
JP2001015669A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2004087673A (ja) 樹脂封止型半導体装置
JP2007251218A (ja) パワーｍｏｓｆｅｔの製造方法およびパワーｍｏｓｆｅｔ
JPH03265161A (ja) 樹脂封止型半導体装置