JPH06188281A - 半導体パッケージの製造方法 - Google Patents
半導体パッケージの製造方法Info
- Publication number
- JPH06188281A JPH06188281A JP5204883A JP20488393A JPH06188281A JP H06188281 A JPH06188281 A JP H06188281A JP 5204883 A JP5204883 A JP 5204883A JP 20488393 A JP20488393 A JP 20488393A JP H06188281 A JPH06188281 A JP H06188281A
- Authority
- JP
- Japan
- Prior art keywords
- adhesive
- semiconductor chip
- semiconductor package
- lead
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 96
- 239000000853 adhesive Substances 0.000 claims abstract description 55
- 230000001070 adhesive effect Effects 0.000 claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 22
- 239000007788 liquid Substances 0.000 claims abstract description 12
- 229920001721 polyimide Polymers 0.000 claims description 13
- 239000004642 Polyimide Substances 0.000 claims description 12
- 238000007650 screen-printing Methods 0.000 claims description 7
- 229920005989 resin Polymers 0.000 claims description 5
- 239000011347 resin Substances 0.000 claims description 5
- 229920001187 thermosetting polymer Polymers 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 4
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims description 2
- 239000003795 chemical substances by application Substances 0.000 claims 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 229920006336 epoxy molding compound Polymers 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000003377 silicon compounds Chemical class 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229920001646 UPILEX Polymers 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229920006015 heat resistant resin Polymers 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229920003223 poly(pyromellitimide-1,4-diphenyl ether) Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Die Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 気泡によるパッケージ本体の損傷を防止して
半導体パッケージの信頼性を向上できる半導体パッケー
ジの製造方法を提供すること。 【構成】 リードフレーム３０の内部リード３２上に半
導体チップ２９を実装するリード−オン−チップ形の半
導体パッケージの製造方法において、前記リードフレー
ム３０の内部リード３２の半導体チップ２９との接着面
に液状絶縁性の接着剤３７を塗布する工程と、前記内部
リード３２上の接着剤に半導体チップ２９を接着させて
実装する工程と、前記半導体チップ２９のボンディング
バッドと内部リード３２とをワイヤ２６で連結したあ
と、前記半導体チップ２９及びワイヤ２６を包みかくし
て保護するパッケージ本体２８を形成する工程と、を備
える。
半導体パッケージの信頼性を向上できる半導体パッケー
ジの製造方法を提供すること。 【構成】 リードフレーム３０の内部リード３２上に半
導体チップ２９を実装するリード−オン−チップ形の半
導体パッケージの製造方法において、前記リードフレー
ム３０の内部リード３２の半導体チップ２９との接着面
に液状絶縁性の接着剤３７を塗布する工程と、前記内部
リード３２上の接着剤に半導体チップ２９を接着させて
実装する工程と、前記半導体チップ２９のボンディング
バッドと内部リード３２とをワイヤ２６で連結したあ
と、前記半導体チップ２９及びワイヤ２６を包みかくし
て保護するパッケージ本体２８を形成する工程と、を備
える。
Description
【０００１】
【産業上の利用分野】この発明は、半導体パッケージの
製造方法に関し、さらに詳しくは、リード−オン−チッ
プ（以下ＬＯＣという）形の半導体パッケージで半導体
チップの接着工程を改善して半導体パッケージの信頼性
を向上させることができる半導体パッケージの製造方法
に関する。
製造方法に関し、さらに詳しくは、リード−オン−チッ
プ（以下ＬＯＣという）形の半導体パッケージで半導体
チップの接着工程を改善して半導体パッケージの信頼性
を向上させることができる半導体パッケージの製造方法
に関する。
【０００２】
【従来の技術】一般に、半導体パッケージは、トランジ
スタ，ダイオード，ＩＣなどの半導体チップのハーメチ
ックシール（hermetic seal ）容器を称するものであ
る。前記半導体チップは、その表面に湿気やごみなどの
不純物が付いていると、特性が劣化するためハーメチッ
クシール容器に入れて密封する。また、平坦に製作され
るプレーナ形のトランジスタのように表面が安定化され
ている半導体チップは、必ずハーメチックシールを形成
しなくてもよく、エポキシ樹脂などでモールディングし
たものもあり、この場合にもまた半導体パッケージと称
する。前記半導体パッケージは、半導体チップの表面を
外部の湿気や不純物から保護するだけでなく、内部の半
導体チップや細いリードに外部から直接張力が加えられ
ることを防止する。
スタ，ダイオード，ＩＣなどの半導体チップのハーメチ
ックシール（hermetic seal ）容器を称するものであ
る。前記半導体チップは、その表面に湿気やごみなどの
不純物が付いていると、特性が劣化するためハーメチッ
クシール容器に入れて密封する。また、平坦に製作され
るプレーナ形のトランジスタのように表面が安定化され
ている半導体チップは、必ずハーメチックシールを形成
しなくてもよく、エポキシ樹脂などでモールディングし
たものもあり、この場合にもまた半導体パッケージと称
する。前記半導体パッケージは、半導体チップの表面を
外部の湿気や不純物から保護するだけでなく、内部の半
導体チップや細いリードに外部から直接張力が加えられ
ることを防止する。
【０００３】一方、パワートランジスタなどでは、接合
部に発生した熱を効果的に発散させるために半導体パッ
ケージの設計を適宜にすることが重要である。
部に発生した熱を効果的に発散させるために半導体パッ
ケージの設計を適宜にすることが重要である。
【０００４】ところで、メサ形やプレーナ形のような拡
散形系統のトランジスタでは、普通半導体チップ自体が
コレクタ電極になる。
散形系統のトランジスタでは、普通半導体チップ自体が
コレクタ電極になる。
【０００５】従来技術に係るＬＯＣ形半導体パッケージ
の半導体チップの実装工程を図５を参照して詳細に見て
みれば次の通りである。
の半導体チップの実装工程を図５を参照して詳細に見て
みれば次の通りである。
【０００６】ダイパッドが形成されていないリードフレ
ーム１０は、一定の間隔に形成されているリード１１
と、互いに連結されて支持する平坦な面を有するように
形成されているバスバー１５を備える。
ーム１０は、一定の間隔に形成されているリード１１
と、互いに連結されて支持する平坦な面を有するように
形成されているバスバー１５を備える。
【０００７】前記リード１１は、内部リード１２と外部
リード１３からなり、前記リード１１は、前記内部及び
外部リード１２，１３の間に縦方向へ形成されているダ
ムバー１４により連結されている。
リード１３からなり、前記リード１１は、前記内部及び
外部リード１２，１３の間に縦方向へ形成されているダ
ムバー１４により連結されている。
【０００８】ベースフィルムの両面に接着剤が塗布され
た耐熱性樹脂からなるポリイミドのテープ１７を前記内
部リード１２及びバスバー１５の下部に付着したあと、
１５０℃〜４００℃程の熱を加えて前記テープ１７に塗
布されている接着剤を溶解させて接着させる。前記テー
プ１７は、カプトン（ＫＡＰＴＯＮ），ウピレックス
（ＵＰＩＬＥＸ）などのような商標のポリイミドフィル
ムを使う。次に、前記内部リード１２及びバスバー１５
の下部にボンディングバッド（図示せず）が中央に形成
されているセンタパッド形の半導体チップ１９を実装し
たあと、熱を加えて前記テープ１７と接着される。
た耐熱性樹脂からなるポリイミドのテープ１７を前記内
部リード１２及びバスバー１５の下部に付着したあと、
１５０℃〜４００℃程の熱を加えて前記テープ１７に塗
布されている接着剤を溶解させて接着させる。前記テー
プ１７は、カプトン（ＫＡＰＴＯＮ），ウピレックス
（ＵＰＩＬＥＸ）などのような商標のポリイミドフィル
ムを使う。次に、前記内部リード１２及びバスバー１５
の下部にボンディングバッド（図示せず）が中央に形成
されているセンタパッド形の半導体チップ１９を実装し
たあと、熱を加えて前記テープ１７と接着される。
【０００９】次に、前記テープ１７により露出されてい
る半導体チップ１９のボンディングパッドと前記内部リ
ード１２とをワイヤ（図示せず）で連結したあと、前記
内部リード１２，ワイヤ，及び半導体チップ１９を包み
かくして保護するように、パッケージ本体（図示せず）
をエポキシモールディングコンパウンド（以下ＥＭＣと
いう）により形成する。
る半導体チップ１９のボンディングパッドと前記内部リ
ード１２とをワイヤ（図示せず）で連結したあと、前記
内部リード１２，ワイヤ，及び半導体チップ１９を包み
かくして保護するように、パッケージ本体（図示せず）
をエポキシモールディングコンパウンド（以下ＥＭＣと
いう）により形成する。
【００１０】次に、前記リードフレーム１０のダムバー
１４のリード間の結合部を切除してそれぞれのリード１
１に分離したあと、前記外部リード１３を折曲する。
１４のリード間の結合部を切除してそれぞれのリード１
１に分離したあと、前記外部リード１３を折曲する。
【００１１】上述のような従来のＬＯＣ形の半導体パッ
ケージの製造方法においては、ポリイミドのテープ１７
の半導体チップ１９への接着工程のときに、テープ１７
の両面に空気が残って気泡で存在するようになる。この
気泡は、パッケージ本体を損傷させて半導体パッケージ
の信頼性を低下させる問題点がある。また、前記ポリイ
ミドのテープは吸湿性が良いため多量の水分を含むの
で、この吸収された水分を除去するために、水分除去装
置としてプリベーク装置を使わなければならず、製造原
価を上昇させるという問題点があった。
ケージの製造方法においては、ポリイミドのテープ１７
の半導体チップ１９への接着工程のときに、テープ１７
の両面に空気が残って気泡で存在するようになる。この
気泡は、パッケージ本体を損傷させて半導体パッケージ
の信頼性を低下させる問題点がある。また、前記ポリイ
ミドのテープは吸湿性が良いため多量の水分を含むの
で、この吸収された水分を除去するために、水分除去装
置としてプリベーク装置を使わなければならず、製造原
価を上昇させるという問題点があった。
【００１２】
【発明が解決しようとする課題】従って、この発明の目
的は、気泡によるパッケージ本体の損傷を防止して半導
体パッケージの信頼性を向上できる半導体パッケージの
製造方法を提供することを目的とする。
的は、気泡によるパッケージ本体の損傷を防止して半導
体パッケージの信頼性を向上できる半導体パッケージの
製造方法を提供することを目的とする。
【００１３】この発明の他の目的は、水分除去装置を使
わずにすみ、製造原価を節減できる半導体パッケージの
製造方法を提供することにある。
わずにすみ、製造原価を節減できる半導体パッケージの
製造方法を提供することにある。
【００１４】
【課題を解決するための手段】上記目的を達成するため
にこの発明においては、リードフレームの内部リード上
に半導体チップを実装するリード−オン−チップ形の半
導体パッケージの製造方法において、前記リードフレー
ムの内部リードの半導体チップとの接着面に、あるいは
半導体チップ表面の接着面上に、液状絶縁性の接着剤を
塗布する工程と、前記内部リード上あるいは半導体チッ
プ表面の接着剤に半導体チップを接着させて実装する工
程と、前記半導体チップのボンディングバッドと内部リ
ードとをワイヤで連結したあと、前記半導体チップ及び
ワイヤを包みかくして保護するパッケージ本体を形成す
る工程と、を備えることを特徴とする。
にこの発明においては、リードフレームの内部リード上
に半導体チップを実装するリード−オン−チップ形の半
導体パッケージの製造方法において、前記リードフレー
ムの内部リードの半導体チップとの接着面に、あるいは
半導体チップ表面の接着面上に、液状絶縁性の接着剤を
塗布する工程と、前記内部リード上あるいは半導体チッ
プ表面の接着剤に半導体チップを接着させて実装する工
程と、前記半導体チップのボンディングバッドと内部リ
ードとをワイヤで連結したあと、前記半導体チップ及び
ワイヤを包みかくして保護するパッケージ本体を形成す
る工程と、を備えることを特徴とする。
【００１５】前記接着剤は、熱硬化性樹脂，熱硬化性プ
ラスチック及びポイイミドシリコン化合物（polyimide
siloxane）からなる群から任意に選択される一つの物質
を使用することができる。
ラスチック及びポイイミドシリコン化合物（polyimide
siloxane）からなる群から任意に選択される一つの物質
を使用することができる。
【００１６】また、前記接着剤は、接着液吐出機をリー
ドフレームとの接着面と対応されるように製作して塗布
されることができるし、あるいは、リードフレームとの
接着面が露出されるように形成されているマスクを使っ
てスクリーン印刷の方式で塗布されることができる。
ドフレームとの接着面と対応されるように製作して塗布
されることができるし、あるいは、リードフレームとの
接着面が露出されるように形成されているマスクを使っ
てスクリーン印刷の方式で塗布されることができる。
【００１７】
【作用】上記の半導体パッケージの製造方法によれば、
リードフレームと半導体チップとを接着させることにお
いて、ポリイミドテープを使わずに接着剤を使用してい
るため、根本的に気泡発生を防止でき、気泡によるパッ
ケージ本体の損傷を防止して半導体パッケージの信頼性
を向上できる。
リードフレームと半導体チップとを接着させることにお
いて、ポリイミドテープを使わずに接着剤を使用してい
るため、根本的に気泡発生を防止でき、気泡によるパッ
ケージ本体の損傷を防止して半導体パッケージの信頼性
を向上できる。
【００１８】また、吸湿性が良くない接着剤を用いるた
め、水分除去装置を使わずにすみ、製造原価を節減でき
る。
め、水分除去装置を使わずにすみ、製造原価を節減でき
る。
【００１９】
【実施例】以下、添付した図面を参照してこの発明によ
る半導体パッケージの望ましい実施例を詳細に説明す
る。
る半導体パッケージの望ましい実施例を詳細に説明す
る。
【００２０】図１は、この発明による半導体パッケージ
２０の断面図であり、図２乃至図４に示している方法に
より製造された半導体パッケージ２０の例である。
２０の断面図であり、図２乃至図４に示している方法に
より製造された半導体パッケージ２０の例である。
【００２１】内部リード３２とバスバー（図示せず）の
下部にセンタパッド形の半導体チップ２９が実装されて
おり、この半導体チップ２９は、スクリーン印刷方法や
接着液吐出機を使う方法により、内部リード３２と、バ
スバー双方の下部接着面または半導体チップ２９の上部
接着面に塗布されている絶縁性の接着剤３７により接着
される。
下部にセンタパッド形の半導体チップ２９が実装されて
おり、この半導体チップ２９は、スクリーン印刷方法や
接着液吐出機を使う方法により、内部リード３２と、バ
スバー双方の下部接着面または半導体チップ２９の上部
接着面に塗布されている絶縁性の接着剤３７により接着
される。
【００２２】前記半導体チップ２９のボンディングパッ
ド（図示せず）と内部リード３２とはワイヤ２６で連結
されており、前記内部リード３２，ワイヤ２６，及び半
導体チップ２９を包みかくして保護するように、ＥＭＣ
（epoxy molding compound）からなったパッケージ本体
２８が通常のモールディング方法で形成されている。ま
た、外部リード３３が実装に適合な形態、例えばＪ字の
形状に折曲されている。
ド（図示せず）と内部リード３２とはワイヤ２６で連結
されており、前記内部リード３２，ワイヤ２６，及び半
導体チップ２９を包みかくして保護するように、ＥＭＣ
（epoxy molding compound）からなったパッケージ本体
２８が通常のモールディング方法で形成されている。ま
た、外部リード３３が実装に適合な形態、例えばＪ字の
形状に折曲されている。
【００２３】図２及び図３は、この発明によるＬＯＣ
（リード−オン−チップ）形の半導体パッケージの製造
工程により接着剤が塗布された状態のリードフレーム３
０及び半導体チップ２９の平面図であって、以下に互い
に連関させて説明する。
（リード−オン−チップ）形の半導体パッケージの製造
工程により接着剤が塗布された状態のリードフレーム３
０及び半導体チップ２９の平面図であって、以下に互い
に連関させて説明する。
【００２４】ＬＯＣ形の半導体パッケージ用リードフレ
ーム３０は、一定の間隔に形成されているリード３１
と、互いに連結されて支持する形状に形成されているバ
スバー３５を備えており、ダイパッドは形成されていな
い。
ーム３０は、一定の間隔に形成されているリード３１
と、互いに連結されて支持する形状に形成されているバ
スバー３５を備えており、ダイパッドは形成されていな
い。
【００２５】前記リード３１は、半導体チップ２９と連
結される内部リード３２と外部と接続される外部リード
３３とから成る。前記内部リード３２と外部リード３３
との境界部分に図２における水平方向に形成されている
ダムバー３４により前記リード３１が互いに連結されて
おり、前記ダムバー３４はモールディング工程のあと、
トリム工程で除去される。
結される内部リード３２と外部と接続される外部リード
３３とから成る。前記内部リード３２と外部リード３３
との境界部分に図２における水平方向に形成されている
ダムバー３４により前記リード３１が互いに連結されて
おり、前記ダムバー３４はモールディング工程のあと、
トリム工程で除去される。
【００２６】前記内部リード３２及びバスバー３５の下
側面中にあって半導体チップ２９と接着される面に接着
剤３７ａを塗布するか（図２参照）、前記半導体チップ
２９の上部表面の接着面に接着剤３７ｂを塗布する（図
３参照）。前記半導体チップ２９は、ボンディングパッ
ド４５が半導体チップ２９の中央に形成されているセン
タパッド形の半導体チップである。前記接着剤３７ａ，
３７ｂは、絶縁性であって吸湿性が低い液状の物質、例
えば、シリコン化合物の重合体であるポリイミドシリコ
ン化合物（polyimide siloxane）や非導電性のエポキシ
を使う。また、図示されていないが、前記接着剤３７
ａ，３７ｂの塗布方法としては、スクリーン印刷の方
式、あるいは接着液吐出機を使用する方式が考えられ
る。前記スクリーン印刷の方式においては、リードフレ
ーム３０の内部リード３２及びバスバー３５の接着面が
露出されるように形成されているマスクを使って、液状
の接着剤３７ａをリードフレーム３０上、あるいは半導
体チップ２９上に印刷する。また前記接着液吐出機を使
用する方式においては、前記内部リード３２及びバスバ
ー３５の接着面に対応される形状の接着液吐出機を製作
し、この接着液吐出機を用いて接着剤３７ａ，３７ｂを
塗布する。一方、前記接着剤３７ａ，３７ｂに使われる
非導電性の樹脂としては、熱可塑性プラスチック樹脂
（thermo-plastic resin）や熱硬化性樹脂（thermo-set
resin）を使う。
側面中にあって半導体チップ２９と接着される面に接着
剤３７ａを塗布するか（図２参照）、前記半導体チップ
２９の上部表面の接着面に接着剤３７ｂを塗布する（図
３参照）。前記半導体チップ２９は、ボンディングパッ
ド４５が半導体チップ２９の中央に形成されているセン
タパッド形の半導体チップである。前記接着剤３７ａ，
３７ｂは、絶縁性であって吸湿性が低い液状の物質、例
えば、シリコン化合物の重合体であるポリイミドシリコ
ン化合物（polyimide siloxane）や非導電性のエポキシ
を使う。また、図示されていないが、前記接着剤３７
ａ，３７ｂの塗布方法としては、スクリーン印刷の方
式、あるいは接着液吐出機を使用する方式が考えられ
る。前記スクリーン印刷の方式においては、リードフレ
ーム３０の内部リード３２及びバスバー３５の接着面が
露出されるように形成されているマスクを使って、液状
の接着剤３７ａをリードフレーム３０上、あるいは半導
体チップ２９上に印刷する。また前記接着液吐出機を使
用する方式においては、前記内部リード３２及びバスバ
ー３５の接着面に対応される形状の接着液吐出機を製作
し、この接着液吐出機を用いて接着剤３７ａ，３７ｂを
塗布する。一方、前記接着剤３７ａ，３７ｂに使われる
非導電性の樹脂としては、熱可塑性プラスチック樹脂
（thermo-plastic resin）や熱硬化性樹脂（thermo-set
resin）を使う。
【００２７】図４は、この発明によるＬＯＣ形の半導体
パッケージの製造工程を説明するための概略図であっ
て、図２及び図３に示したように、リードフレーム３０
の内部リード３２及びバスバー３５の下部接着面や半導
体チップ２９の上部表面の接着面に非導電性の接着剤
（図示せず）を塗布したあと、半導体チップ２９を実装
した状態を示している。
パッケージの製造工程を説明するための概略図であっ
て、図２及び図３に示したように、リードフレーム３０
の内部リード３２及びバスバー３５の下部接着面や半導
体チップ２９の上部表面の接着面に非導電性の接着剤
（図示せず）を塗布したあと、半導体チップ２９を実装
した状態を示している。
【００２８】以上のように、この実施例においては、Ｌ
ＯＣ形の半導体パッケージ２０で半導体チップ２９の実
装において、リードフレーム３０や半導体チップ２９の
接着面にスクリーン印刷法あるいは接着液吐出法で塗布
する方法を使い、非吸湿性液状且つ絶縁性の接着剤３７
で接着を行なっているため、根本的に半導体パッケージ
２０の内部における気泡発生を抑制させ、パッケージ本
体２８の気泡による損傷を防止することができ、半導体
パッケージの信頼性を向上させることができる。
ＯＣ形の半導体パッケージ２０で半導体チップ２９の実
装において、リードフレーム３０や半導体チップ２９の
接着面にスクリーン印刷法あるいは接着液吐出法で塗布
する方法を使い、非吸湿性液状且つ絶縁性の接着剤３７
で接着を行なっているため、根本的に半導体パッケージ
２０の内部における気泡発生を抑制させ、パッケージ本
体２８の気泡による損傷を防止することができ、半導体
パッケージの信頼性を向上させることができる。
【００２９】また、水分の吸収が抑制されるので、水分
除去装置が別途に必要とされず、製造原価を節減できる
効果がある。また、半導体チップ２９とリードフレーム
３０との接着面にだけ接着剤を塗布するので接着物質に
因ってボンディングパッドが覆われるなどの不良性を防
止できる。
除去装置が別途に必要とされず、製造原価を節減できる
効果がある。また、半導体チップ２９とリードフレーム
３０との接着面にだけ接着剤を塗布するので接着物質に
因ってボンディングパッドが覆われるなどの不良性を防
止できる。
【００３０】さらに、接着剤３７をリードフレーム３０
や半導体チップ２９に直接塗布した状態で互いに接着さ
せるので、ポリイミドのテープを使う従来の半導体パッ
ケージに比べて半導体パッケージ全体の厚さが薄くな
り、半導体パッケージを小型化できる。
や半導体チップ２９に直接塗布した状態で互いに接着さ
せるので、ポリイミドのテープを使う従来の半導体パッ
ケージに比べて半導体パッケージ全体の厚さが薄くな
り、半導体パッケージを小型化できる。
【００３１】
【発明の効果】以上説明したように、この発明に係る半
導体パッケージの製造方法によれば、リードフレームと
半導体チップとを接着させることにおいて、ポリイミド
テープを使わずに接着剤を使用しているため、根本的に
気泡発生を防止でき、気泡によるパッケージ本体の損傷
を防止して半導体パッケージの信頼性を向上できる。
導体パッケージの製造方法によれば、リードフレームと
半導体チップとを接着させることにおいて、ポリイミド
テープを使わずに接着剤を使用しているため、根本的に
気泡発生を防止でき、気泡によるパッケージ本体の損傷
を防止して半導体パッケージの信頼性を向上できる。
【００３２】また、吸湿性が良くない接着剤を用いるた
め、水分除去装置を使わずにすみ、製造原価を節減でき
る。
め、水分除去装置を使わずにすみ、製造原価を節減でき
る。
【図１】この発明によるＬＯＣ（リード−オン−チッ
プ）形の半導体パッケージの断面図である。
プ）形の半導体パッケージの断面図である。
【図２】この発明によるＬＯＣ形の半導体パッケージの
製造工程により接着剤が塗布された状態のリードフレー
ムの平面図である。
製造工程により接着剤が塗布された状態のリードフレー
ムの平面図である。
【図３】この発明によるＬＯＣ形の半導体パッケージの
製造工程により接着剤が塗布された状態の半導体チップ
の平面図である。
製造工程により接着剤が塗布された状態の半導体チップ
の平面図である。
【図４】この発明によるＬＯＣ形の半導体パッケージの
製造工程を説明するための概略図である。
製造工程を説明するための概略図である。
【図５】従来のＬＯＣ形の半導体パッケージの製造工程
を説明するための概略図である。
を説明するための概略図である。
２６ ワイヤ ２８ パッケージ本体 ２９ 半導体チップ ３０ リードフレーム ３２ 内部リード ３７ 接着剤
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/31 23/50 Ｙ 9272−4Ｍ
Claims (5)
- 【請求項１】 リードフレームの内部リード上に半導体
チップを実装するリード−オン−チップ形の半導体パッ
ケージの製造方法において、 前記リードフレームの内部リードの半導体チップとの接
着面に液状絶縁性の接着剤を塗布する工程と、 前記内部リード上の接着剤に半導体チップを接着させて
実装する工程と、 前記半導体チップのボンディングバッドと内部リードと
をワイヤで連結したあと、前記半導体チップ及びワイヤ
を包みかくして保護するパッケージ本体を形成する工程
と、を備えることを特徴とする半導体パッケージの製造
方法。 - 【請求項２】 前記接着剤を内部リードでなく半導体チ
ップ表面の接着面上に塗布することを特徴とする請求項
１記載の半導体パッケージの製造方法。 - 【請求項３】 前記接着剤を熱硬化性樹脂，熱硬化性プ
ラスチック及びポイイミドシリコン化合物（polyimide
siloxane）からなる群から任意に選択される一つの物質
を使うことを特徴とする請求項１または２記載の半導体
パッケージの製造方法。 - 【請求項４】 前記接着剤は、接着液吐出機をリードフ
レームとの接着面と対応されるように製作して塗布され
ることを特徴とする請求項１または２記載の半導体パッ
ケージの製造方法。 - 【請求項５】 前記接着剤の塗布を、リードフレームと
の接着面が露出されるように形成されているマスクを使
ってスクリーン印刷の方式で行うことを特徴とする請求
項１または２記載の半導体パッケージの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1992-14926 | 1992-08-19 | ||
| KR1019920014926A KR950010111B1 (ko) | 1992-08-19 | 1992-08-19 | 반도체 패키지 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06188281A true JPH06188281A (ja) | 1994-07-08 |
Family
ID=19338196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5204883A Pending JPH06188281A (ja) | 1992-08-19 | 1993-08-19 | 半導体パッケージの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH06188281A (ja) |
| KR (1) | KR950010111B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG97759A1 (en) * | 1998-02-06 | 2003-08-20 | Texas Instr Singapore Pte Ltd | Mehtod for assembling an integrated circuit package |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100493189B1 (ko) * | 1997-12-29 | 2005-09-26 | 삼성테크윈 주식회사 | 리이드프레임제조방법 |
-
1992
- 1992-08-19 KR KR1019920014926A patent/KR950010111B1/ko not_active IP Right Cessation
-
1993
- 1993-08-19 JP JP5204883A patent/JPH06188281A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG97759A1 (en) * | 1998-02-06 | 2003-08-20 | Texas Instr Singapore Pte Ltd | Mehtod for assembling an integrated circuit package |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940004787A (ko) | 1994-03-16 |
| KR950010111B1 (ko) | 1995-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6495908B2 (en) | Multi-chip semiconductor package | |
| JPH0685132A (ja) | 半導体装置 | |
| JP3239640B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| US6815835B2 (en) | Single sided adhesive tape for compound diversion on BOC substrates | |
| JPH05211262A (ja) | 樹脂封止型半導体装置 | |
| JPH06188281A (ja) | 半導体パッケージの製造方法 | |
| JPS63239826A (ja) | 半導体装置 | |
| US5849607A (en) | Process for attaching a lead frame to a semiconductor chip | |
| JP3716101B2 (ja) | リードフレーム及びそれを用いた半導体装置の製造方法並びに半導体装置 | |
| KR960012635B1 (ko) | 반도체 패키지 제조방법 | |
| JPH08236560A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH06216282A (ja) | 樹脂封止型半導体装置 | |
| JPH05267503A (ja) | 半導体装置 | |
| JPS6224650A (ja) | 半導体装置 | |
| JPH06252194A (ja) | 半導体装置 | |
| JPH11260996A (ja) | 光学半導体装置とその製造方法 | |
| JP2000150763A (ja) | リードフレームおよびリードフレームを用いた半導体装置 | |
| JPH0526760Y2 (ja) | ||
| JP2765265B2 (ja) | 半導体装置用リードフレーム | |
| JPH0575009A (ja) | リードフレーム及びそれを用いた半導体装置とその製造方法 | |
| JPH0870089A (ja) | 半導体装置及びその製造方法 | |
| JPH0547835A (ja) | 半導体装置の実装構造 | |
| JP3018225B2 (ja) | 半導体装置 | |
| JPH05275570A (ja) | 半導体装置 | |
| JPH04201393A (ja) | Ｉｃモジュールおよびそれを用いたｉｃカード |