KR940004787A - 반도체 패키지 제조방법 - Google Patents

반도체 패키지 제조방법 Download PDF

Info

Publication number
KR940004787A
KR940004787A KR1019920014926A KR920014926A KR940004787A KR 940004787 A KR940004787 A KR 940004787A KR 1019920014926 A KR1019920014926 A KR 1019920014926A KR 920014926 A KR920014926 A KR 920014926A KR 940004787 A KR940004787 A KR 940004787A
Authority
KR
South Korea
Prior art keywords
adhesive
lead frame
chip
manufacturing
semiconductor package
Prior art date
Application number
KR1019920014926A
Other languages
English (en)
Other versions
KR950010111B1 (ko
Inventor
서동수
최완균
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019920014926A priority Critical patent/KR950010111B1/ko
Priority to JP5204883A priority patent/JPH06188281A/ja
Publication of KR940004787A publication Critical patent/KR940004787A/ko
Application granted granted Critical
Publication of KR950010111B1 publication Critical patent/KR950010111B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 LOC(Lead On Chip) 반도체 패키지 제조 공정 단계중의 하나인 다이본딩(다이접착) 작업을 개선하여 패키지의 품질을 향상시킴은 물론, 원가절감에도 기여할 수 있는 반도체 패키지 제조방법에 관한 것으로써, 베이스필름의 양면에 접착제가 도포된 폴리이미드 테이프를 이용하여 칩과 리이드프레임을 접착하는 LOC 반도체 제조방법에 있어서, 상기 리이드 프레임의 접착면에 마스크를 제작하여 절연물질을 프린팅하는 방법으로 칩을 접착시키고, 상기 리이드프레임의 내주리이드와 다이는 접착제를 돗팅하는 방법으로 접착시키는 것을 특징으로 한다.

Description

반도체 패키지 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 리이드 프레임의 내부리이드 접착면에 스크린 프린팅 또는 디스펜싱툴을 이용하여 접착제를 도포한 상태를 도시한 리이드프레임 평면도,
제4도는 본 발명의 내부리이드와 접착되는 칩 상부면에 접착제를 도포한 상태를 도시한 다이 평면도,
제5도는 본 발명의 다이접착에 대한 사시도.

Claims (6)

  1. 베이스 필름의 양면에 접착제가 도포된 폴리이미드 테이프를 이용하여 칩과 리이드프레임을 접착하는 LOC 반도체 제조방법에 있어서, 상기 리이드프레임의 접착면에 마스크를 제작하여 절연물질을 프린팅하는 방법으로 칩을 접착시키는 것을 특징으로 하는 반도테 패키지 제조방법.
  2. 제1항에 있어서, 상기 절연물질을 써모플라스틱 접착제인 것을 특징으로 하는 반도체 패키지 제조방법.
  3. 제1항에 있어서, 상기 절연물질을 써모셋 접착제인 것을 특징으로 하는 반도체 패키지 제조방법.
  4. 베이스 필름의 양면에 접착제가 도포된 폴리이미드 테이프를 이용하여 칩과 리이드프레임을 접착하는 LOC 반도체 제조방법에 있어서, 상기 리이드프레임의 내부리이드와 다이는 접착제를 돗팅하는 방법으로 접착시키는 것을 특징으로 하는 반도체 패키지 제조방법.
  5. 제4항에 있어서, 상기 내부리이드상에 대한 접착제 도포는 디스펜싱 툴을 리이드프레임과의 접착면에 일치되도록 제작하여 돗팅하는 것을 특징으로 하는 반도테 패키지 제조방법.
  6. 제4항에 있어서, 상기 칩에 대한 접착제 도포는 다스펜싱 툴을 리이드프레임과의 접착면에 일치되도록 제작하여 돗팅하는 것을 특징으로 하는 반도체 패키지 제조방법.
KR1019920014926A 1992-08-19 1992-08-19 반도체 패키지 제조방법 KR950010111B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019920014926A KR950010111B1 (ko) 1992-08-19 1992-08-19 반도체 패키지 제조방법
JP5204883A JPH06188281A (ja) 1992-08-19 1993-08-19 半導体パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920014926A KR950010111B1 (ko) 1992-08-19 1992-08-19 반도체 패키지 제조방법

Publications (2)

Publication Number Publication Date
KR940004787A true KR940004787A (ko) 1994-03-16
KR950010111B1 KR950010111B1 (ko) 1995-09-07

Family

ID=19338196

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920014926A KR950010111B1 (ko) 1992-08-19 1992-08-19 반도체 패키지 제조방법

Country Status (2)

Country Link
JP (1) JPH06188281A (ko)
KR (1) KR950010111B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100493189B1 (ko) * 1997-12-29 2005-09-26 삼성테크윈 주식회사 리이드프레임제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG97759A1 (en) * 1998-02-06 2003-08-20 Texas Instr Singapore Pte Ltd Mehtod for assembling an integrated circuit package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100493189B1 (ko) * 1997-12-29 2005-09-26 삼성테크윈 주식회사 리이드프레임제조방법

Also Published As

Publication number Publication date
KR950010111B1 (ko) 1995-09-07
JPH06188281A (ja) 1994-07-08

Similar Documents

Publication Publication Date Title
KR920007133A (ko) 표면 장착중에 균열을 방지하기 위한 집적 회로 디바이스 및 그 방법
KR970077548A (ko) 유체 상태의 접착제를 이용한 반도체 칩 실장 방법 및 그에 이용되는 loc형 반도체 칩 패키지의 리드 프레임
JPH05315490A (ja) 半導体素子
KR940004787A (ko) 반도체 패키지 제조방법
KR850006259A (ko) 수지봉합형 반도체 장치의 제조방법
KR200155176Y1 (ko) 반도체 패키지
JPH0375539U (ko)
KR970024033A (ko) 투명창을 구비한 반도체 패키지 및 그 제조방법
JPH0358453A (ja) 樹脂封止型半導体集積回路装置
JPH0410337U (ko)
KR870000753A (ko) 수지봉합형 반도체장치
KR940007537B1 (ko) 시트형 반도체 패키지 및 그 제조방법
JPS614436U (ja) 半導体装置用パツケ−ジ
JPS6393648U (ko)
JPH01107157U (ko)
JPH01121955U (ko)
JPS61214443A (ja) 半導体装置の製造方法
KR940016701A (ko) 반도체 패키지 제조방법
JPH02170557A (ja) 半導体の封止方法
JPH0543294B2 (ko)
JPH04299847A (ja) ベアチップの封止方法
JPH0282643A (ja) 半導体装置
JPH0297044A (ja) 樹脂封止型半導体装置
JPH07297355A (ja) リードフレーム及びその製法
KR970013254A (ko) 열응력(thermal stress) 감소를 위한 다이패드를 갖는 칩 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020807

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee