JPS61214443A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61214443A JPS61214443A JP60054941A JP5494185A JPS61214443A JP S61214443 A JPS61214443 A JP S61214443A JP 60054941 A JP60054941 A JP 60054941A JP 5494185 A JP5494185 A JP 5494185A JP S61214443 A JPS61214443 A JP S61214443A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- substrate
- sealing resin
- film carrier
- bonded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、液晶ディスプレイ、ＫＬディスプレイ、感熱
プリンターヘッドなどへ応用できる半導体装置およびそ
の製造方法に関するものである。
プリンターヘッドなどへ応用できる半導体装置およびそ
の製造方法に関するものである。
従来の技術
従来、フィルムキャリアにボンディングさｎた半導体（
以後単にフィルムキャリア半導体という）を基板に実装
するときは、第４図に示すように半導体チップ１０１の
パターン形成面１０１＆を上向きにして導体１１０２Ｌ
、１１Ｑｂの形成された）Ｋ：＆１０６トに装置１、−
フイルムキセリア１０２の外側電極１０９＆、ＩＱ９ｂ
と導体１１０２Ｌ。
以後単にフィルムキャリア半導体という）を基板に実装
するときは、第４図に示すように半導体チップ１０１の
パターン形成面１０１＆を上向きにして導体１１０２Ｌ
、１１Ｑｂの形成された）Ｋ：＆１０６トに装置１、−
フイルムキセリア１０２の外側電極１０９＆、ＩＱ９ｂ
と導体１１０２Ｌ。
１１０ｂとを半田付けしたのち、封止樹脂１０７で半導
体チップ１０１の上から封止するのが一般的であった。
体チップ１０１の上から封止するのが一般的であった。
発明が解決しようとする問題点
前記従来のフィルムキャリア半導体の実装法では、基板
にフィルムキャリアを半田付けしたのち半導体チップの
上より封止樹脂で封止するので、封止樹脂内に気泡が残
りやすいため信頼性が劣るという問題点があった。また
、外力や湿気に弱い半導体チップのパターン形成面が外
側に向いているため、外力によるきずや湿気により劣化
しやすいという問題点があった。このため、封止樹脂の
厚さを増さなければならず、実装厚さが厚くなるばかり
ではなく、十分な信頼性を得ることは困難であった。
にフィルムキャリアを半田付けしたのち半導体チップの
上より封止樹脂で封止するので、封止樹脂内に気泡が残
りやすいため信頼性が劣るという問題点があった。また
、外力や湿気に弱い半導体チップのパターン形成面が外
側に向いているため、外力によるきずや湿気により劣化
しやすいという問題点があった。このため、封止樹脂の
厚さを増さなければならず、実装厚さが厚くなるばかり
ではなく、十分な信頼性を得ることは困難であった。
本発明は上記点に鑑み、フィルムキャリア半導体の信頼
性、実装厚さを改善した構造及び製造方法を提供するも
のである。
性、実装厚さを改善した構造及び製造方法を提供するも
のである。
問題点を解決するための手段
本発明は上記問題点を解決するため、フィルムキャリア
にボンディングされた半導体チップのパターン形成面と
基板の導体パターン面とを対向させ、前記半導体チップ
と前記基板の間に配設した封止樹脂により、前記半導体
チップの封止と前記半導体チップの前記基板への接着を
し、フィルムキャリアの外側電極の少なくとも一部を基
板に接続した構造としている。
にボンディングされた半導体チップのパターン形成面と
基板の導体パターン面とを対向させ、前記半導体チップ
と前記基板の間に配設した封止樹脂により、前記半導体
チップの封止と前記半導体チップの前記基板への接着を
し、フィルムキャリアの外側電極の少なくとも一部を基
板に接続した構造としている。
また前記本発明の構造を実現する方法は、フィルムキャ
リアにボンディングされた半導体チップのパターン形成
面と基板の導体パターン面とを対向させた状態で、前記
フィルムキャリアの外側電極の一部を前記基板または他
の基板に接続する第１の工程と、前記半導体チップのパ
ターン形成面または、ｎ１１記基板上の半導体チップの
載置予定位置の少なくとも一方の面に液状の封止樹脂を
塗布する第２の工程と、前記半導体チップのパターン形
成面と前記基板の半導体チップ載置予定位置とを対向さ
せて重ね合わせ前記半導体チップの封止と前記半導体チ
ップの基板への接着を行う第３の工程と、前記フィルム
キャリアの外側電極の他の部分を前記基板に接続する第
４の工程と、前記液状の封止樹脂を硬化させる第５の工
程からなる。
リアにボンディングされた半導体チップのパターン形成
面と基板の導体パターン面とを対向させた状態で、前記
フィルムキャリアの外側電極の一部を前記基板または他
の基板に接続する第１の工程と、前記半導体チップのパ
ターン形成面または、ｎ１１記基板上の半導体チップの
載置予定位置の少なくとも一方の面に液状の封止樹脂を
塗布する第２の工程と、前記半導体チップのパターン形
成面と前記基板の半導体チップ載置予定位置とを対向さ
せて重ね合わせ前記半導体チップの封止と前記半導体チ
ップの基板への接着を行う第３の工程と、前記フィルム
キャリアの外側電極の他の部分を前記基板に接続する第
４の工程と、前記液状の封止樹脂を硬化させる第５の工
程からなる。
作用
本発明では、半導体チップのパターン形成面が基板と対
向しているため、外力によるきすがつきにくい。さらに
その対向している面の間を封止樹脂により接着を兼ねて
封止しているため、前記基板が封止材として半導体チッ
プの保護および防湿作用をなしうる。したがって封止樹
脂の厚さを薄くできる。また本発明の製造方法によれば
、フィルムキャリアの外側電極の一部を基板に予め接続
したのち封止樹脂により半導体チップの封止と基板への
接着を行なうので、封止の作業中に位置ずれを生ずるこ
とがなく、さらに封止樹脂を半導体チップの下から押し
拡げながら、フィルムキャリアの内側電極の間から封止
樹脂を押し上げ、半導体チップの側面にフィレットを形
成するようにできるので、気泡は内側電極の間から逃げ
て封止樹脂内に気泡が残らない、 実施例 次に本発明の実施例を第１図および第２図により説明す
る。第２図に示すようにまずポリイミドフィルム３を基
材としたフィルムキャリア２の内側電極に半導体チップ
１をボンディングし、液状シリコーンの１次封止樹脂７
ａを内側電極の間に入らないように半導体チップ１の表
面に薄く塗布し硬化させる。次にフィルムキャリア２の
一方の外側電極５を接着剤により液晶ディスプレイのガ
ラス基板４に接着させる。続いてガラスエポキシ基板６
の上面の半導体チップ１の載置予定位置に１次封止樹脂
と同じ液状シリコーンの２次封止樹脂７ｂを塗布したの
ち、すばやくフィルムキャリア２にボンディングされた
半導体チップ１を重ね合わせ、静かにかつ軽く押し、２
次封止樹脂を内側電極の間から上に押し上げる。このと
き基板６の導体１ｏとフィルムキャリアの他方の外側電
極９との位置合わせも行なう。このようにすれば第１図
に示すように封止樹脂によるフィレット８が形成される
。次に外側電極９と導体１ｏを半田付けしたのち、２次
封止樹脂を硬化させれば良い。
向しているため、外力によるきすがつきにくい。さらに
その対向している面の間を封止樹脂により接着を兼ねて
封止しているため、前記基板が封止材として半導体チッ
プの保護および防湿作用をなしうる。したがって封止樹
脂の厚さを薄くできる。また本発明の製造方法によれば
、フィルムキャリアの外側電極の一部を基板に予め接続
したのち封止樹脂により半導体チップの封止と基板への
接着を行なうので、封止の作業中に位置ずれを生ずるこ
とがなく、さらに封止樹脂を半導体チップの下から押し
拡げながら、フィルムキャリアの内側電極の間から封止
樹脂を押し上げ、半導体チップの側面にフィレットを形
成するようにできるので、気泡は内側電極の間から逃げ
て封止樹脂内に気泡が残らない、 実施例 次に本発明の実施例を第１図および第２図により説明す
る。第２図に示すようにまずポリイミドフィルム３を基
材としたフィルムキャリア２の内側電極に半導体チップ
１をボンディングし、液状シリコーンの１次封止樹脂７
ａを内側電極の間に入らないように半導体チップ１の表
面に薄く塗布し硬化させる。次にフィルムキャリア２の
一方の外側電極５を接着剤により液晶ディスプレイのガ
ラス基板４に接着させる。続いてガラスエポキシ基板６
の上面の半導体チップ１の載置予定位置に１次封止樹脂
と同じ液状シリコーンの２次封止樹脂７ｂを塗布したの
ち、すばやくフィルムキャリア２にボンディングされた
半導体チップ１を重ね合わせ、静かにかつ軽く押し、２
次封止樹脂を内側電極の間から上に押し上げる。このと
き基板６の導体１ｏとフィルムキャリアの他方の外側電
極９との位置合わせも行なう。このようにすれば第１図
に示すように封止樹脂によるフィレット８が形成される
。次に外側電極９と導体１ｏを半田付けしたのち、２次
封止樹脂を硬化させれば良い。
なお実施例では１次封止樹脂と２次封止樹脂を同一とし
たが、これらは同一のものでなくとも良く、また１次封
止樹脂は省略することができる。ただし１次封止樹脂を
用いるときは１次封止樹脂は２次封止樹脂と接着性の良
いものを用いなければならない。
たが、これらは同一のものでなくとも良く、また１次封
止樹脂は省略することができる。ただし１次封止樹脂を
用いるときは１次封止樹脂は２次封止樹脂と接着性の良
いものを用いなければならない。
第３図は本発明の他の実施例であり、まずポリイミドフ
ィルム１３を基材としたフィルムキャリア１２の内側電
極に第１図の例と反対側の面より半導体チップ１１をボ
ンディングする。次にフィルムキャリア１２の一方の外
側電極１６を基板の導体２Ｃ１に半田付けしたのち、フ
ィルムキャリア１２の他方の外側電極１９側を持ち上げ
、半導体チップ１１の下の基板１６上に封止樹脂１７を
塗布し半導体チップを軽く押し、封止樹脂１７を内側電
極の間から上に押し上げフィレット１８を形成させる。
ィルム１３を基材としたフィルムキャリア１２の内側電
極に第１図の例と反対側の面より半導体チップ１１をボ
ンディングする。次にフィルムキャリア１２の一方の外
側電極１６を基板の導体２Ｃ１に半田付けしたのち、フ
ィルムキャリア１２の他方の外側電極１９側を持ち上げ
、半導体チップ１１の下の基板１６上に封止樹脂１７を
塗布し半導体チップを軽く押し、封止樹脂１７を内側電
極の間から上に押し上げフィレット１８を形成させる。
続いて他方の外側電極１９と基板１６上の導体２０とを
半田付けしたのち封止樹脂１７を硬化させればよい。こ
の方法は第１図の場合よりもさらに実装厚さを薄くする
ことができる。
半田付けしたのち封止樹脂１７を硬化させればよい。こ
の方法は第１図の場合よりもさらに実装厚さを薄くする
ことができる。
なお上記各実施例ではチップの裏面には封止樹脂が塗布
されていないが、実装厚さに問題がなければ、チップの
裏面にも封止樹脂を塗布しても良い。
されていないが、実装厚さに問題がなければ、チップの
裏面にも封止樹脂を塗布しても良い。
発明の詳細
な説明したように本発明によれば、半導体チップのパタ
ーン形成面にきずがつきにくく、また封止樹脂の厚さを
薄くしても十分な防湿効果が得ら扛るため、その工業的
利用価値は大なるものがある。
ーン形成面にきずがつきにくく、また封止樹脂の厚さを
薄くしても十分な防湿効果が得ら扛るため、その工業的
利用価値は大なるものがある。
第１図は本発明の一実施例における半導体装置の断面図
、第２図は同装置の製造工程を示す断面図、第３図は本
発明の他の実施例を示す断面図、第４図は従来例を示す
断面図である。 １．１１．１０１・・・・・・半導体チップ、２．１２
゜１０２・・・・・・フィルムキャリア、７．７１Ｌ、
７ｂ。 １７．１０７・・・・・・封止樹′脂、６，１６，１０
６・・・ ’・・基板。 ｌ〜−一半導体外、グ ２−ｍ−フィルムキャリア ３−ｍ−ポリイミド７ｆルム ８−ｍ−フィレット ｌθ−一一等体 第２図 第３図 第４図 １θ６
、第２図は同装置の製造工程を示す断面図、第３図は本
発明の他の実施例を示す断面図、第４図は従来例を示す
断面図である。 １．１１．１０１・・・・・・半導体チップ、２．１２
゜１０２・・・・・・フィルムキャリア、７．７１Ｌ、
７ｂ。 １７．１０７・・・・・・封止樹′脂、６，１６，１０
６・・・ ’・・基板。 ｌ〜−一半導体外、グ ２−ｍ−フィルムキャリア ３−ｍ−ポリイミド７ｆルム ８−ｍ−フィレット ｌθ−一一等体 第２図 第３図 第４図 １θ６
Claims (2)
- （１）フィルムキャリアにボンディングされた半導体チ
ップのパターン形成面と基板の導体パターン面とを対向
させ、前記半導体チップと前記基板の間に配設した封止
樹脂により、前記半導体チップの封止と前記半導体チッ
プの前記基板への接着をし、かつ前記フィルムキャリア
の外側電極の少なくとも一部を前記基板に接続した半導
体装置。 - （２）フィルムキャリアにボンディングされた半導体チ
ップのパターン形成面と基板の導体パターン面とを対向
させた状態で、前記フィルムキャリアの外側電極の一部
を前記基板または他の基板に接続する第１の工程と、前
記半導体チップのパターン形成面または、前記基板上の
半導体チップの載置予定位置の少なくとも一方の面に液
状の封止樹脂を塗布する第２の工程と、前記半導体チッ
プのパターン形成面と前記基板の半導体チップ載置予定
位置とを対向させて重ね合わせ前記半導体チップの封止
と前記半導体チップの前記基板への接着を行う第３の工
程と、前記フィルムキャリアの外側電極の他の部分を前
記基板に接続する第４の工程と、前記液状の封止樹脂を
硬化させる第５の工程とからなる半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60054941A JPS61214443A (ja) | 1985-03-19 | 1985-03-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60054941A JPS61214443A (ja) | 1985-03-19 | 1985-03-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61214443A true JPS61214443A (ja) | 1986-09-24 |
| JPH0452621B2 JPH0452621B2 (ja) | 1992-08-24 |
Family
ID=12984664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60054941A Granted JPS61214443A (ja) | 1985-03-19 | 1985-03-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61214443A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6484790A (en) * | 1987-09-28 | 1989-03-30 | Aisin Seiki | Conductive bonding of chip component |
| US5472889A (en) * | 1991-06-24 | 1995-12-05 | Korea Electronics And Telecommunications Research Institute | Method of manufacturing large-sized thin film transistor liquid crystal display panel |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5365062A (en) * | 1976-11-24 | 1978-06-10 | Hitachi Ltd | Production of semiconductor and apparatus for the same |
-
1985
- 1985-03-19 JP JP60054941A patent/JPS61214443A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5365062A (en) * | 1976-11-24 | 1978-06-10 | Hitachi Ltd | Production of semiconductor and apparatus for the same |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6484790A (en) * | 1987-09-28 | 1989-03-30 | Aisin Seiki | Conductive bonding of chip component |
| US5472889A (en) * | 1991-06-24 | 1995-12-05 | Korea Electronics And Telecommunications Research Institute | Method of manufacturing large-sized thin film transistor liquid crystal display panel |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0452621B2 (ja) | 1992-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0750359A (ja) | 支持体から離脱可能なリードを有する半導体パッケージ | |
| JPH0812890B2 (ja) | モジュール封止方法 | |
| JPH05206314A (ja) | 半導体装置 | |
| JPS61214443A (ja) | 半導体装置の製造方法 | |
| US20020104684A1 (en) | Tape circuit board and semiconductor chip package including the same | |
| JPH0344040A (ja) | 半導体装置及びその製造方法 | |
| JPS61245710A (ja) | 水晶振動子 | |
| JPS63248155A (ja) | 半導体装置 | |
| JPH1197569A (ja) | 半導体パッケージ | |
| JPS5853838A (ja) | 半導体装置 | |
| JP3232954B2 (ja) | 電子部品の製造方法 | |
| JPS5848932A (ja) | 半導体装置の製法 | |
| JPH0526760Y2 (ja) | ||
| JP2504465B2 (ja) | 半導体装置 | |
| JPH0287654A (ja) | 表面実装型半導体装置 | |
| JPH04346249A (ja) | チップキャリア | |
| JPS63236353A (ja) | 半導体装置 | |
| JPS63302542A (ja) | 半導体装置 | |
| JP3597459B2 (ja) | Ｉｃチップの接合構造およびその接合方法 | |
| JPH0260197A (ja) | パッケージ構造 | |
| JPS6315447A (ja) | 混成集積回路装置 | |
| JPS6386461A (ja) | 樹脂封止半導体装置 | |
| JPH1187557A (ja) | 半導体チップを備えた半導体装置の構造 | |
| JPH04122037A (ja) | 半導体チップの実装方法 | |
| JPH01173747A (ja) | 樹脂封止形半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |