JPS58151035A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58151035A JPS58151035A JP3300582A JP3300582A JPS58151035A JP S58151035 A JPS58151035 A JP S58151035A JP 3300582 A JP3300582 A JP 3300582A JP 3300582 A JP3300582 A JP 3300582A JP S58151035 A JPS58151035 A JP S58151035A
- Authority
- JP
- Japan
- Prior art keywords
- mold
- resin
- semiconductor device
- mounting hole
- heat dissipation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000002360 preparation method Methods 0.000 title claims 2
- 229920005989 resin Polymers 0.000 claims abstract description 50
- 239000011347 resin Substances 0.000 claims abstract description 50
- 238000000465 moulding Methods 0.000 claims abstract description 13
- 230000017525 heat dissipation Effects 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 7
- 239000002184 metal Substances 0.000 abstract description 4
- 229910052751 metal Inorganic materials 0.000 abstract description 4
- 239000003822 epoxy resin Substances 0.000 abstract description 2
- 229920000647 polyepoxide Polymers 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000005855 radiation Effects 0.000 description 4
- 238000010292 electrical insulation Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 1
- 241000607479 Yersinia pestis Species 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体装置Ｏ１ｌ造方法にかかシ、特に高出
力半導体装置に適する樹脂モールド方法の改良に関する
。
力半導体装置に適する樹脂モールド方法の改良に関する
。
高出力の半導体装置の構造の特徴に放熱ディスクを外囲
器に露出させる必要から樹脂モールドが第１図、１Ｉｌ
ｉ３図、第５図に示される形状に施されたものが多い。
器に露出させる必要から樹脂モールドが第１図、１Ｉｌ
ｉ３図、第５図に示される形状に施されたものが多い。
なお第２図、第４図、第６図は夫々の放熱部材への締着
を説明するものであや、第１図（ｂ）は放熱部材への接
触面側を示すものである。
を説明するものであや、第１図（ｂ）は放熱部材への接
触面側を示すものである。
第１図に示す構造は放熱ディスクの露出部が最も多い例
で第３図、ｊｌＩｓ図に示す構造は順次少ないものであ
る。各図について、（１）は放熱ディスクで鋼の厚板で
形成されその一１１Ｋ半導体装置の装着孔を有するとと
もに上面に半導体素子チップ（図示省略）を備え、また
電極導出リード（２） 、 （２）−・が側方に設けら
れこの一部と前記放熱板の一部とを残してモールド樹脂
（３）でモールド成型されている。
で第３図、ｊｌＩｓ図に示す構造は順次少ないものであ
る。各図について、（１）は放熱ディスクで鋼の厚板で
形成されその一１１Ｋ半導体装置の装着孔を有するとと
もに上面に半導体素子チップ（図示省略）を備え、また
電極導出リード（２） 、 （２）−・が側方に設けら
れこの一部と前記放熱板の一部とを残してモールド樹脂
（３）でモールド成型されている。
そして、第３図に示すものは第１図に示すものより、ま
た第ζ図に示すものは第３図に示すものよシも、夫々樹
脂モー羨ド部分が多く、特に第５図に示す構造は放熱板
の放熱面（図の下面）も樹脂モールドされている。を九
、夫々は放熱部材（４）Ｋ取着金具（５）で締結取着さ
れる。前記取着金具（５）はボルト（５ｍ）、ナツト（
５ｂ）、ワッシャ（５ｃ）よシなり、第１図、第３図に
示す構造は放熱面と放熱部材との間に電気絶縁板（６）
が介挿され、第１図に示すものは取着金具と放熱部材と
の閣の電気絶縁のための絶縁ワッシャ（７）が挿入され
ている。したがって第３図に示す構造では樹脂モールド
部分が多いため絶縁ワッシャを用いず、さらに第５図に
示す構造では電気絶縁板も用いていない。なお、第５図
に示すものは樹脂モールド時に金蓋内で放熱板を定位さ
せるために、放熱板を電極導出リード部と反対の側方へ
一部を残炎させた構造とし、この延長部（１１）を後に
述べる金蓋内に支持する手段（金型内面の凹部）を設け
て樹脂モールドを施し、金型から取出し九のちに切断す
る。したがって樹脂モールド体の側画に放熱ディスクの
延長部切断面（ｌａりが露出する。
た第ζ図に示すものは第３図に示すものよシも、夫々樹
脂モー羨ド部分が多く、特に第５図に示す構造は放熱板
の放熱面（図の下面）も樹脂モールドされている。を九
、夫々は放熱部材（４）Ｋ取着金具（５）で締結取着さ
れる。前記取着金具（５）はボルト（５ｍ）、ナツト（
５ｂ）、ワッシャ（５ｃ）よシなり、第１図、第３図に
示す構造は放熱面と放熱部材との間に電気絶縁板（６）
が介挿され、第１図に示すものは取着金具と放熱部材と
の閣の電気絶縁のための絶縁ワッシャ（７）が挿入され
ている。したがって第３図に示す構造では樹脂モールド
部分が多いため絶縁ワッシャを用いず、さらに第５図に
示す構造では電気絶縁板も用いていない。なお、第５図
に示すものは樹脂モールド時に金蓋内で放熱板を定位さ
せるために、放熱板を電極導出リード部と反対の側方へ
一部を残炎させた構造とし、この延長部（１１）を後に
述べる金蓋内に支持する手段（金型内面の凹部）を設け
て樹脂モールドを施し、金型から取出し九のちに切断す
る。したがって樹脂モールド体の側画に放熱ディスクの
延長部切断面（ｌａりが露出する。
ここで、上記樹脂モールドにつき第７図ないし第９図に
よって説明する。第７図は樹脂モールド用接合金型の一
方（下ｌｌ１）の対接面を示し、組立体を装入するキャ
ビティ（８） 、 （ｓ’）・・・が夫々のメート部（
９） 、 （９’）・−・を介してサブランナーＣ１（
１、（１０つ・・・に、を九サブランナーはランナーＱ
ｌ） 、 （１１つ・・・によって中央のカル部ａ湯に
連通している。し九がってトランスファー毫−ルドは溶
融されたモールド樹脂をカル部から圧入することによっ
てランナー、サブランナー、ゲート部を経てキャビディ
中に圧入されて達成される。上記キャビティ部の詳細を
示す第８図、第９図によると、第１図に示す構造のもの
は第８図に示すキャビティ（１瞳はその放熱ディスクを
（金型の）下型のキャビティの底面に密接させて定位さ
れ、また、第５図に示す構造のものは第９図に示すキャ
ビティ（２８）が放熱ディスクの延長部（１ｍ）を支持
する凹部（２８りおよび位置決めをする部分（２８′り
を備えてなる。
よって説明する。第７図は樹脂モールド用接合金型の一
方（下ｌｌ１）の対接面を示し、組立体を装入するキャ
ビティ（８） 、 （ｓ’）・・・が夫々のメート部（
９） 、 （９’）・−・を介してサブランナーＣ１（
１、（１０つ・・・に、を九サブランナーはランナーＱ
ｌ） 、 （１１つ・・・によって中央のカル部ａ湯に
連通している。し九がってトランスファー毫−ルドは溶
融されたモールド樹脂をカル部から圧入することによっ
てランナー、サブランナー、ゲート部を経てキャビディ
中に圧入されて達成される。上記キャビティ部の詳細を
示す第８図、第９図によると、第１図に示す構造のもの
は第８図に示すキャビティ（１瞳はその放熱ディスクを
（金型の）下型のキャビティの底面に密接させて定位さ
れ、また、第５図に示す構造のものは第９図に示すキャ
ビティ（２８）が放熱ディスクの延長部（１ｍ）を支持
する凹部（２８りおよび位置決めをする部分（２８′り
を備えてなる。
背景技術くは取着のために絶縁の手段が必要である上に
、この絶縁手段が施されていても放熱ディスクの露出部
との間に漏洩電流や放電を生ずるなどの欠点がある。ま
九、第５図に示すものでも放熱ディスク下面のモールド
樹脂層厚さ一定にするため、金型内での放熱ディスクの
位置決めが必要で、この丸め放熱ディスクに延長部を設
はモールド後に切断するので中はシ露出部となる。さら
にモールド樹脂に熱伝導度の高いものを用いるため、か
かる樹脂は一般に線膨張係数が大で成型後の反にか大き
く、クラックも生じゃすいなどの重大な欠点がある。
、この絶縁手段が施されていても放熱ディスクの露出部
との間に漏洩電流や放電を生ずるなどの欠点がある。ま
九、第５図に示すものでも放熱ディスク下面のモールド
樹脂層厚さ一定にするため、金型内での放熱ディスクの
位置決めが必要で、この丸め放熱ディスクに延長部を設
はモールド後に切断するので中はシ露出部となる。さら
にモールド樹脂に熱伝導度の高いものを用いるため、か
かる樹脂は一般に線膨張係数が大で成型後の反にか大き
く、クラックも生じゃすいなどの重大な欠点がある。
この発明は半導体装置の敗着けの際に必要としてい友絶
縁物の廃除と畝上の背景技術の欠点を解消することを目
的とする。
縁物の廃除と畝上の背景技術の欠点を解消することを目
的とする。
放熱ディスクに半導体装置の装着孔を備えて組立てられ
先組立体にその電極導出リード部を除き樹脂封止した高
出力の半導体装置の製造にあた）、組立体に電気絶縁性
の樹脂で電極導出リード部シよび放熱ディスクの放熱面
と装着孔とを除き第１次樹脂モールドを施し、ついで、
前記樹脂モールド体の装着孔に挿入してこのモールド体
をモールド型内に定位させる位置ぎめピンを備えたモー
ルド型によって良熱伝導性の樹脂で電極導出リード部の
み鵞除き第２次樹脂モールドを施すことを特徴とする半
導体装置の製造方法である。
先組立体にその電極導出リード部を除き樹脂封止した高
出力の半導体装置の製造にあた）、組立体に電気絶縁性
の樹脂で電極導出リード部シよび放熱ディスクの放熱面
と装着孔とを除き第１次樹脂モールドを施し、ついで、
前記樹脂モールド体の装着孔に挿入してこのモールド体
をモールド型内に定位させる位置ぎめピンを備えたモー
ルド型によって良熱伝導性の樹脂で電極導出リード部の
み鵞除き第２次樹脂モールドを施すことを特徴とする半
導体装置の製造方法である。
以下に１実施例を第１０図以降を参照して詳細に説明す
る。この発明方法にかがる半導体装置は第１０！ＫＫ示
されるように１電極導出リード（２）。
る。この発明方法にかがる半導体装置は第１０！ＫＫ示
されるように１電極導出リード（２）。
（２）・・・の夫々の一部のはかは組立体がすべて樹脂
モールドされている。なお、図中■はモールド樹脂部で
あり、半導体装置取着用開孔にも組立体、放熱ディスク
等の露出は認められないので、第１１図に示されるよう
Ｋｍ着にあたって放熱部材（４）Ｋ絶縁部材を介せずに
ポル） （５ｍ）、ナラ）（５ｂ）、ワッシャ（５ｃ）
だけで達成される。
モールドされている。なお、図中■はモールド樹脂部で
あり、半導体装置取着用開孔にも組立体、放熱ディスク
等の露出は認められないので、第１１図に示されるよう
Ｋｍ着にあたって放熱部材（４）Ｋ絶縁部材を介せずに
ポル） （５ｍ）、ナラ）（５ｂ）、ワッシャ（５ｃ）
だけで達成される。
この半導体装置は、まず、第１２図（ａ）Ｋ示される組
立体（′ＩＩ＃子組立棒組立体されている） （２１）
が用意される。この組立体が背景の技１１によって形成
され丸ものとは、放熱板（２１１１）に素子チップ（２
１ｂ）がマウントされ、素子チップの電極はボンディン
グワイヤで電極導出リード（２） 、 （２）・・・Ｋ
ｍ続されている点では同じであるが、放熱板に設けられ
ている半導体装置取着孔（２１ｃ）はこの内周に形成さ
れる樹脂層の厚さ、を九は絶縁スは−サ（第１４図につ
いて後述する（２５） ） Ｏ厚さに相当する分だけ大
径に形成する。
立体（′ＩＩ＃子組立棒組立体されている） （２１）
が用意される。この組立体が背景の技１１によって形成
され丸ものとは、放熱板（２１１１）に素子チップ（２
１ｂ）がマウントされ、素子チップの電極はボンディン
グワイヤで電極導出リード（２） 、 （２）・・・Ｋ
ｍ続されている点では同じであるが、放熱板に設けられ
ている半導体装置取着孔（２１ｃ）はこの内周に形成さ
れる樹脂層の厚さ、を九は絶縁スは−サ（第１４図につ
いて後述する（２５） ） Ｏ厚さに相当する分だけ大
径に形成する。
次に図（ｂ）・に示すように、−例のエポキシ樹脂の如
きを第１次モールド樹脂部（２２）として第１次樹脂モ
ールドを施す。この樹脂モールドは樹脂の種類、方法（
モールド用金量等）など背景技術のと同様に施される。
きを第１次モールド樹脂部（２２）として第１次樹脂モ
ールドを施す。この樹脂モールドは樹脂の種類、方法（
モールド用金量等）など背景技術のと同様に施される。
丸だしこの場合、モールド用金量におけるキャビティの
底面に放熱ディスクを面接定位させ、半導体装置取着孔
（２２ｍ）を残して第１次モールド体を得る。
底面に放熱ディスクを面接定位させ、半導体装置取着孔
（２２ｍ）を残して第１次モールド体を得る。
次に上記１１１１１次モールド体を第１３図に示す第２
次モールド金層のキャビティ（２３）中に１その半導体
装置取着孔（２２ａ） Ｋ挿通する位置ぎめピン（２３
１１） 。
次モールド金層のキャビティ（２３）中に１その半導体
装置取着孔（２２ａ） Ｋ挿通する位置ぎめピン（２３
１１） 。
（為り（夫々は上部と下１１に５１１！設されたピン）
Ｋよって定位させて装着する。このとき、第１次モール
ド体とキャビティとの間に所定の間隙が存するようにす
る。ついで、熱伝導性の良好な（例えば５ Ｘ １０−
’ Ｃａｔ／ＣＩＬ−ｓｅｃ・℃に調整された）モール
ド樹脂を溶融正大して第２次樹脂モールドを施し、第１
２図（ｃ） Ｋ示すように第２次モールド樹脂部（２４
）を形成する。これで、前記第１次モールド樹脂Ｉｔ（
２２）と併せ２重モールド構造のモールド冑脂部に）が
形成される。
Ｋよって定位させて装着する。このとき、第１次モール
ド体とキャビティとの間に所定の間隙が存するようにす
る。ついで、熱伝導性の良好な（例えば５ Ｘ １０−
’ Ｃａｔ／ＣＩＬ−ｓｅｃ・℃に調整された）モール
ド樹脂を溶融正大して第２次樹脂モールドを施し、第１
２図（ｃ） Ｋ示すように第２次モールド樹脂部（２４
）を形成する。これで、前記第１次モールド樹脂Ｉｔ（
２２）と併せ２重モールド構造のモールド冑脂部に）が
形成される。
なお、第１４図に示す別の１実施例は放熱ディスクの半
導体装置取着孔に絶縁スは−サ（２５）を懐着し先例で
あるが、２重モールド構造である点については同じであ
るのでＷｉ明を省略する。
導体装置取着孔に絶縁スは−サ（２５）を懐着し先例で
あるが、２重モールド構造である点については同じであ
るのでＷｉ明を省略する。
この発明による半導体装置は上記目的を達成するととも
に、電極導出リード以外はすべてモールド樹脂で被覆さ
れているので電気絶縁性、気管性が良く耐湿性が顕著に
向上する。を九、高熱伝導性モールド事脂を被覆に用い
ているが、層厚が小さい九めそ〉を生じないので製造も
、絶縁設計も容易にできるなどの効果がある。
に、電極導出リード以外はすべてモールド樹脂で被覆さ
れているので電気絶縁性、気管性が良く耐湿性が顕著に
向上する。を九、高熱伝導性モールド事脂を被覆に用い
ているが、層厚が小さい九めそ〉を生じないので製造も
、絶縁設計も容易にできるなどの効果がある。
さらに本発明方法に杜、従来の製造ニーを大幅に変更す
ることなく害鳥に実施できる製造上の顕著な効果がある
。
ることなく害鳥に実施できる製造上の顕著な効果がある
。
なお、本発明は像上の実施例に限られることなく、広（
樹脂モールドｍＯ半導体装置の製造に適用できる。
樹脂モールドｍＯ半導体装置の製造に適用できる。
７１１１図（ａ）、第３図、および第５図はいずれも背
景技術の樹脂封止部半導体装置の斜視図、第１図（ｂ）
は＃Ｉ１図（１）に示す半導体装置を放熱ディスク側か
ら祖先正面図、第２図、第４図、および第６図は夫々が
第１図、ＪＩＩ３図、および第５図に示され先生導体装
置の放熱部材への取着を説明する丸めＯｖ＃面図、第７
図はモールド瀝の下型を示す上面図、嬉８図および第ｓ
ｇは金量のキャビティ部を示す断面図、１１１１０図以
降は本発明の１実施例にかかヤ、第１０１１は樹脂モー
ルド型半導体装置の斜視図、第１１図は第１０ＷＡＫ示
す半導体装置の放熱部材への取着な説明する丸めの断面
図、第１２図（−） （ｂ） （ｃ）は製造１穆を順次
示すいずれも断面図、第１３図、第１４図はいずれも本
発明の第２次樹脂モールドを施すだめのモールド金型に
おけるキャビティ部を示す断面図である。 ２．２ 電極導出リード ４ 放熱部材 ｉ 半導体装置の亀着金具東
モールド樹脂 ２１ｍ 放熱ディスク ２１ｃ 半導体装置取着孔２２
第１次樹脂モールド２４ ＄ ２次
樹脂モールド２５ 絶縁スば−サ 代理人 弁理士 井 上 −男 第 ’ ” （ｃＬ）Ｃｂ） 第 ３ 図 第 ５ 図 第 ９ 図 第 １０図 匡エヒづＩ ノ／ａ
景技術の樹脂封止部半導体装置の斜視図、第１図（ｂ）
は＃Ｉ１図（１）に示す半導体装置を放熱ディスク側か
ら祖先正面図、第２図、第４図、および第６図は夫々が
第１図、ＪＩＩ３図、および第５図に示され先生導体装
置の放熱部材への取着を説明する丸めＯｖ＃面図、第７
図はモールド瀝の下型を示す上面図、嬉８図および第ｓ
ｇは金量のキャビティ部を示す断面図、１１１１０図以
降は本発明の１実施例にかかヤ、第１０１１は樹脂モー
ルド型半導体装置の斜視図、第１１図は第１０ＷＡＫ示
す半導体装置の放熱部材への取着な説明する丸めの断面
図、第１２図（−） （ｂ） （ｃ）は製造１穆を順次
示すいずれも断面図、第１３図、第１４図はいずれも本
発明の第２次樹脂モールドを施すだめのモールド金型に
おけるキャビティ部を示す断面図である。 ２．２ 電極導出リード ４ 放熱部材 ｉ 半導体装置の亀着金具東
モールド樹脂 ２１ｍ 放熱ディスク ２１ｃ 半導体装置取着孔２２
第１次樹脂モールド２４ ＄ ２次
樹脂モールド２５ 絶縁スば−サ 代理人 弁理士 井 上 −男 第 ’ ” （ｃＬ）Ｃｂ） 第 ３ 図 第 ５ 図 第 ９ 図 第 １０図 匡エヒづＩ ノ／ａ
Claims (1)
- 放熱ディスクに半導体装置Ｏ装着孔を備えて組立てられ
先組立体にその電極導出リード部會除き樹脂封止し先高
出力Ｏ半導体装置ＯＩＩ造に１〕、組立体に電気絶縁性
０＊ｍで電極導出リード部および放熱ディスタｏｈｍ両
と装着孔を除き第１次樹脂モールドを施し、ついで、前
記樹脂モールド体の装着孔に挿入してこのモールド体を
モールド臘内に定位させる位置「めビンを備え九モール
ド１１によって電熱伝導性Ｏ樹脂で電極導出リード部の
みを除き第２次樹脂モールドを施すことを特徴とする半
導体装置ＯＩｌ遣方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3300582A JPS58151035A (ja) | 1982-03-04 | 1982-03-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3300582A JPS58151035A (ja) | 1982-03-04 | 1982-03-04 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58151035A true JPS58151035A (ja) | 1983-09-08 |
Family
ID=12374713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3300582A Pending JPS58151035A (ja) | 1982-03-04 | 1982-03-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58151035A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS612348A (ja) * | 1984-06-15 | 1986-01-08 | Sanken Electric Co Ltd | 樹脂封止形半導体装置の製造方法 |
| US4637130A (en) * | 1981-03-05 | 1987-01-20 | Matsushita Electronics Corporation | Method for manufacturing a plastic encapsulated semiconductor device and a lead frame therefor |
| JPS62229961A (ja) * | 1986-03-31 | 1987-10-08 | Toshiba Corp | 樹脂封止型半導体装置 |
| JPS63258028A (ja) * | 1987-04-15 | 1988-10-25 | Nec Corp | 半導体集積回路の製造方法 |
| JPH01280325A (ja) * | 1989-03-15 | 1989-11-10 | Sanken Electric Co Ltd | 樹脂封止型半導体装置の製造方法 |
| JPH02188946A (ja) * | 1989-01-17 | 1990-07-25 | Sharp Corp | 樹脂封止型半導体装置及びその製造方法 |
| JPH03132046A (ja) * | 1989-10-18 | 1991-06-05 | Mitsui High Tec Inc | 半導体装置の製造方法 |
| US5266827A (en) * | 1992-04-16 | 1993-11-30 | Fuji Electric Co., Ltd. | Semiconductor pressure sensor assembly having an improved package structure |
| US6682331B1 (en) * | 2002-09-20 | 2004-01-27 | Agilent Technologies, Inc. | Molding apparatus for molding light emitting diode lamps |
-
1982
- 1982-03-04 JP JP3300582A patent/JPS58151035A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4637130A (en) * | 1981-03-05 | 1987-01-20 | Matsushita Electronics Corporation | Method for manufacturing a plastic encapsulated semiconductor device and a lead frame therefor |
| JPS612348A (ja) * | 1984-06-15 | 1986-01-08 | Sanken Electric Co Ltd | 樹脂封止形半導体装置の製造方法 |
| JPH0210572B2 (ja) * | 1984-06-15 | 1990-03-08 | Sanken Electric Co Ltd | |
| JPS62229961A (ja) * | 1986-03-31 | 1987-10-08 | Toshiba Corp | 樹脂封止型半導体装置 |
| JPS63258028A (ja) * | 1987-04-15 | 1988-10-25 | Nec Corp | 半導体集積回路の製造方法 |
| JPH02188946A (ja) * | 1989-01-17 | 1990-07-25 | Sharp Corp | 樹脂封止型半導体装置及びその製造方法 |
| JPH01280325A (ja) * | 1989-03-15 | 1989-11-10 | Sanken Electric Co Ltd | 樹脂封止型半導体装置の製造方法 |
| JPH03132046A (ja) * | 1989-10-18 | 1991-06-05 | Mitsui High Tec Inc | 半導体装置の製造方法 |
| US5266827A (en) * | 1992-04-16 | 1993-11-30 | Fuji Electric Co., Ltd. | Semiconductor pressure sensor assembly having an improved package structure |
| US6682331B1 (en) * | 2002-09-20 | 2004-01-27 | Agilent Technologies, Inc. | Molding apparatus for molding light emitting diode lamps |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5798570A (en) | Plastic molded semiconductor package with thermal dissipation means | |
| JP2509607B2 (ja) | 樹脂封止型半導体装置 | |
| US4855868A (en) | Preformed packaging arrangement for energy dissipating devices | |
| JP3009788B2 (ja) | 集積回路用パッケージ | |
| JPS6229908B2 (ja) | ||
| JPH04291948A (ja) | 半導体装置及びその製造方法及び放熱フィン | |
| EP0069390B1 (en) | Lead frame for plastic encapsulated semiconductor device | |
| JPS59130449A (ja) | 絶縁型半導体素子用リードフレーム | |
| JPS58151035A (ja) | 半導体装置の製造方法 | |
| CN209087825U (zh) | 器件和半导体器件 | |
| JP3040235B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置 | |
| JP3223634B2 (ja) | 半導体装置 | |
| JPS61198658A (ja) | 樹脂封止型半導体装置 | |
| JP3506341B2 (ja) | 半導体装置 | |
| JPS5812736B2 (ja) | ジユシフウシガタハンドウタイソウチ | |
| JPS61194755A (ja) | 半導体装置 | |
| JPH0350855A (ja) | 半導体装置 | |
| JPH06342860A (ja) | 半導体装置及びその製造方法 | |
| JP2710207B2 (ja) | 半導体装置およびその製造方法 | |
| JP2917556B2 (ja) | 絶縁物封止型電子部品の製造方法 | |
| JPH01207936A (ja) | 樹脂封止型半導体素子の製造方法 | |
| JPH0258354A (ja) | 半導体装置 | |
| JPH0669384A (ja) | 絶縁物封止型半導体装置 | |
| JP3597012B2 (ja) | 半導体装置 | |
| CA1213678A (en) | Lead frame for plastic encapsulated semiconductor device |