JPH0210572B2 - - Google Patents

Info

Publication number
JPH0210572B2
JPH0210572B2 JP59122047A JP12204784A JPH0210572B2 JP H0210572 B2 JPH0210572 B2 JP H0210572B2 JP 59122047 A JP59122047 A JP 59122047A JP 12204784 A JP12204784 A JP 12204784A JP H0210572 B2 JPH0210572 B2 JP H0210572B2
Authority
JP
Japan
Prior art keywords
cavity
resin
support plate
mold
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59122047A
Other languages
English (en)
Other versions
JPS612348A (ja
Inventor
Takaaki Yokoyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP12204784A priority Critical patent/JPS612348A/ja
Publication of JPS612348A publication Critical patent/JPS612348A/ja
Publication of JPH0210572B2 publication Critical patent/JPH0210572B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 本発明は、樹脂封止形半導体装置の製造方法に
関連する。
従来の樹脂封止形半導体装置では、半導体チツ
プの電極がその放熱板即ち支持板と電気的に接続
されているため、他の放熱体に半導体装置を取付
ける場合、支持板と他の放熱体との間にマイカ板
を挿入して支持板を固定していたが、良好な熱伝
導性を有する樹脂材料の開発に伴い、支持板の裏
面も樹脂で被覆して、マイカ板を省略できるよう
になつた。
その1例として、特開昭57−147260号公報に示
されるように、パワートランジスタは、トランス
フアモールド法により樹脂モールドされるが、こ
の公知例は、第7図及び第8図に示す通り、トラ
ンジスタチツプ4は、支持板1に接着され、外部
リード2a,2bと電気的に接続され、更に保護
用樹脂5で被覆されたのち、上部金型8と下部金
型9によつて形成されるキヤビテイ12内に配置
される。この場合、支持板1は、それから一体成
形された外部リード2b及び細条3a,3bによ
り支持され、下部金型から数百μmの距離6′aだ
け分離され、キヤビテイ内に融解樹脂が圧入され
る。
第7図は、ランナ10を経て注入孔11から液
状の封止樹脂6がキヤビテイ12に充填された状
態を示し、第8図は、第7図の工程を経て完成し
たパワートランジスタの斜視図を示す。第7図は
第8図の−線に沿つた断面に対応している。
7は取付孔である。
ところで細条3a,3bはキヤビテイ12内に
おいて支持板1の位置を固定するためのもので、
支持板1の裏面に薄く形成される封止樹脂層6a
を所望の均一な厚みに形成するために必要であ
る。細条3a,3bがなくて支持板1がリード線
2bのみによつて支えられている場合には、通常
は圧入された封止樹脂6によつて支持板1が浮動
させられてしまい、封止樹脂層6aは所望の厚み
より厚いものになつてしまうので、放熱特性の悪
いパワートランジスタになつてしまう。
細条3a,3bは、第7図の樹脂封止工程の後
に、第7図の破線13の位置で切断される。した
がつて、細条3a,3bの一端は第8図に示すよ
うに封止樹脂6の外部に露出している。細条3
a,3bは外部リード2bと電気的に接続されて
いるので、他の素子と細条3a,3bとの接触に
よる短絡事故や細条3a,3bと外部放熱体との
間で絶縁不良が発生するなどの不都合が発生しや
すい。
本発明は、上記欠点を解消するため、支持板の
裏面に薄い封止樹脂層を所望の均一な厚みに形成
できると共に、支持板を完全に樹脂で封入できる
樹脂封止形半導体装置の製造方法を提供するもの
で、支持板の短絡事故や絶縁不良を完全に回避で
きる特徴を有する。
実施例 第1図ないし第6図は、本発明の実施例を示
し、第1図は、本発明により製造された樹脂封止
形半導体装置を示し、第2図は樹脂封止工程前の
リードフレームと呼ばれる半導体装置組立体を示
し、21はニツケル被覆銅板から成る支持板、2
2a,22b,22cは同じ材料から成る外部リ
ード線で、22aがベースリード、22bがコレ
クタリード、22cがエミツタリードである。2
3はシリコンパワートランジスタチツプで、詳細
は図示していないが、上面にはベース電極および
エミツタ電極が、下面にはコレクタ電極がそれぞ
れ形成されている。チツプ23はその下面におい
て支持板21に半田付けにより固着されている。
従つてコレクタ電極は、支持板21と電気的に接
続される。24a,24bはアルミニウム線で、
チツプ23のベース電極とベースリード22a
間、チツプ23のエミツタ電極とエミツタリード
22c間をそれぞれ接続する。25はジヤンクシ
ヨンコーテイングレジンと呼ばれるチツプ保護用
のシリコン樹脂である。26はタイバーと呼ばれ
るリード線同志を橋絡した細条、27はリード線
の端部を共通して連結している細条である。支持
板21には、リード線導出側とは反対側端部に近
接して孔28が形成されている。なお、孔28の
代わりに支持板21に凹部を形成することもよく
行われる。なお、図にはリードフレームの内の1
個のパワートランジスタ分を示しているが、実際
には多数個分が並列したものである。
第3図ないし第6図は、第2図のリードフレー
ムをトランスフアモールド法により樹脂封止する
ためにモールド金型にセツトした状態を示す。な
お、第3図ないし第6図は、第2図の−線に
沿つた断面に対応する。この金型は、上部金型2
9と下部金型30とからなり、上部金型29と下
部金型の一方は可動型となり他方は固定型とな
る。31,32は封止樹脂が送られてくるラン
ナ、33,34は封止樹脂のゲートである。上部
金型29には、第1スライド型29aが滑動可能
に設けられ、下部金型30にも、同様に第2スラ
イド型30aが滑動可能に設けられる。上部金型
29からは支持板21の孔28を貫通して下部金
型30に達する取付孔形成用の円柱状ピン29b
が伸びている。
まず第3図に示すように、上部金型29と下部
金型30が型締めされることによつて形成される
キヤビテイに第2図のリードフレームがセツトさ
れる。支持板21から導出されたコレクタリード
22bは、第2図の細条26と共に上部金型29
と下部金型30に挾持される。また、支持板21
のリード導出側とは反対側の端部21aは、上部
金型29の孔内で上下に滑動可能な第1スライド
型29aと下部金型30の孔内で上下に滑動可能
な第2スライド型30aによつて挾持される。こ
れにより支持板21は下部金型30から約0.4mm
の間隔だけ分離され、支持板の端部21aを除い
ては上部金型29と下部金型30に非接触の状態
にセツトされる。上部金型29と下部金型30
は、スライド型29a,30aが支持板の端部2
1aを挾持した状態において、ゲート33から融
解樹脂を圧入する第1キヤビテイ35を形成す
る。なお、図示の例では円柱状ピン29bと支持
板21とコレクタリード22bによつてキヤビテ
イ35が分割されるように見えるが、実際にはス
ライド型29a,30aの右側のキヤビテイ35
は連続する1つの空間である。
次に第4図に示すように、キヤビテイ35に連
絡するゲート33から熱硬化性エポキシ樹脂等の
融解樹脂を圧入させ、封止樹脂36をキヤビテイ
35内に充填する。このとき融解樹脂は、ランナ
31を通り圧送され、ゲート33からキヤビテイ
35内に流入するが、予め上部金型29と下部金
型30はエポキシ樹脂が熱硬化を起こす170℃程
度の温度に加熱されているので、キヤビテイ35
に粘液状態で注入された樹脂は、充填後2〜3分
以内の短時間で熱硬化を生じ封止樹脂36を形成
する。
封止樹脂36が固化した後に、第5図に示すよ
うに、第1及び第2スライド型29a,30aを
それぞれ上方と下方に移動させ、支持板の端部2
1aの挾持が解除される。しかし、すでに封止樹
脂36が固化しているので、支持板21がキヤビ
テイ内で移動することはない。スライド型29
a,30aの移動で第2キヤビテイ37が形成さ
れ、支持板の端部21aは、封止樹脂36からこ
の第2キヤビテイ37内に突出して上部金型29
と下部金型30に非接触の状態である。第2キヤ
ビテイ37の一面は、ゲート34から流入する封
止樹脂に対して、すでに固化した封止樹脂36の
端面で形成される。
次に第6図に示すように、第2キヤビテイ37
に開口したゲート34から前記と同じ熱硬化性エ
ポキシ樹脂等の粘液状樹脂を加圧下で流入させキ
ヤビテイ37を充填する。粘液状樹脂は、ランナ
32から圧送されゲート34からキヤビテイ37
に流入する。このとき、上部金型29と下部金型
30は、樹脂の熱硬化温度170℃程度に保持され
ており、キヤビテイ37に粘液状態で充填された
樹脂は前述の通り短時間内に熱硬化で固化し、封
止樹脂38を形成する。結果として封止樹脂部3
6と38が互いに密着して一体化し、支持板21
を完全に包囲する樹脂封止構造が得られる。
その後、上部金型29と下部金型30の型締め
を解き、樹脂封止されたリードフレームを下部金
型30から取外す。そして更に、封止樹脂36,
38に完全な熱硬化を起こさせるために、このリ
ードフレームに170℃程度の温度で長時間(例え
ば24時間)の熱処理を施す。
第1図は、前記製法で作られたパワートランジ
スタの斜視図を示す。このトランジスタの封止樹
脂は、支持板の一部分を残して半導体チツプと支
持板とを被覆する第1封止樹脂部36と、支持板
の上記残りの一部分を被覆する第2封止樹脂部3
8とで構成され、第1及び第2封止樹脂部36と
38は、互いに密着して支持板が完全に封止され
ることは、前述の通りである。
39は第1図の円柱状ピン29bによつて支持
板の孔28を貫通するように形成された取付孔で
ある。取付孔39の内側にも支持板21は露出し
ていないので、取付孔39にネジを通してこのパ
ワートランジスタを外部放熱体に固定するとき、
取付孔に絶縁ブツシユを挿入する必要はない。も
ちろん、このパワートランジスタと外部放熱体の
間にマイカ薄板等を介在させる必要もない。な
お、第1図は、ゲート33,34とランナ31,
32の樹脂が除去された成形品を示す。また、細
条26,27は最終的には切断除去されて、外部
リード22a,22b,22cは互いに分離され
る。
上記製造方法は、1組の上部及び下部金型2
9,30を使用する方法であるから、第1樹脂封
止部36と第2樹脂封止部38を形成するため、
金型に複数回リードフレームを装着及び取外しす
る必要はない。
したがつて、2回の融解樹脂圧入を行なう方法
にもかかわらず、その成形時は1回のスライド型
の移動で、金型に1度リードフレームを装着すれ
ばよい。また、第7図、第8図のように細条3
a,3bを切断する工程は不要である。しかも支
持板21は封止樹脂36,38で完全に包囲され
るので、従来のような短絡事故や絶縁不良が起こ
らず、外部放熱体に取付けるときに非常に扱いや
すいパワートランジスタ、ダイオード等の半導体
装置を提供することができる。また、上部及び下
部金型29,30内では支持板21は、一対のス
ライド型29a,30aの挾持により確実かつ正
確に位置決め固定される。従つて、支持板21の
裏面に所望寸法の薄い封止樹脂層を許容寸法誤差
範囲内で形成できる。即ち所期の設計に対し、微
小偏差値の放熱特性を有する半導体装置を確実に
得ることができる。
尚、本発明は、上記実施例に限定されることな
く、種々の技術的変更が可能である。例えば、ス
ライド型29a,30aにより支持板21の孔2
8とチツプ23との間で支持板21を挾持しても
よい。この場合、ゲート33か34のいずれかか
ら第1キヤビテイに軸脂を注入したのちスライド
型を外側に移動して第2キヤビテイを形成し、そ
こに他方のゲートから樹脂を圧入することができ
る。即ち、第2キヤビテイは、移動前にスライド
型が収容されていたキヤビテイ及びこのキヤビテ
イに連続して支持板を収容するキヤビテイを含む
ことを意味する。又、半導体チツプを収容するキ
ヤビテイは、第1キヤビテイでも第2キヤビテイ
でもよい。更に、第1キヤビテイ又は第2キヤビ
テイは、複数の分割されたキヤビテイで構成する
ことも可能である。第2キヤビテイの充填をより
容易にするためスライド型と一体に移動するラン
ナ閉鎖部材又はランナレス金型を使用することも
できる。本発明は、支持板21に2つのダイオー
ドチツプを固着したセンタタツプ形ダイオードに
適用するのにも好適な製造方法である。なお、実
施例では均一な厚さの支持板21としているが、
支持板21の端部21a側をチツプ23が固着さ
れている部分より薄くして、この薄い部分をスラ
イド型29a,30aにより挾持するようにして
もよい。
【図面の簡単な説明】
第1図は、本発明により製造された樹脂封止形
半導体装置の斜視図;第2図は、リードフレーム
の斜視図;第3図は、本発明において樹脂封止形
半導体装置を樹脂モールドする金型の断面図;第
4図は、第1封止樹脂部を成形した後の金型の断
面図;第5図は、一対のスライド型を移動した後
の金型の断面図;第6図は、第2封止樹脂部を成
形した後の金型の断面図;第7図は、従来の樹脂
封止形半導体装置の製造に使用する金型の断面図
で;第8図は、従来の樹脂封止形半導体装置の斜
視図である。 21…支持板、22a,22b,22c…外部
リード、26,27…細条、29…上部金型、3
0…下部金型、29a,30a…スライド型、3
6…第1封止樹脂部、38…第2封止樹脂部、3
9…取付孔。

Claims (1)

  1. 【特許請求の範囲】 1 複数の外部リードの1つに連結された支持板
    を有するリードフレームの該支持板上の所定位置
    に半導体チツプを接着かつ電気的に接続する工程
    と、 前記支持板に連結されていない他の外部リード
    と前記半導体チツプとを電気的に接続する工程
    と、 前記工程を経た前記リードフレームを、一対の
    スライド型を有する金型に装着する工程と、 前記金型を型締めしかつ前記スライド型で前記
    リードフレームの1部を把持する工程と、 前記リードフレームを収容する前記金型内の第
    1キヤビテイに融解樹脂を圧入する工程と、 前記第1キヤビテイ内の樹脂が硬化したのち前
    記一対のスライド型を外側に移動して前記金型内
    に第2キヤビテイを形成する工程と、 前記第2キヤビテイに融解樹脂を圧入する工程
    と、 樹脂封止された前記リードフレームを前記金型
    から取出す工程と、 から成る樹脂封止形半導体装置の製造方法。 2 前記第1キヤビテイ又は第2キヤビテイのい
    ずれかが、前記半導体チツプを収容する特許請求
    の範囲第1項記載の樹脂封止形半導体装置の製造
    方法。 3 前記第1キヤビテイ又は第2キヤビテイが複
    数の分割されたキヤビテイで構成される特許請求
    の範囲第1項記載の樹脂封止形半導体装置の製造
    方法。 4 前記第2キヤビテイはスライド型が移動する
    ことにより形成され、移動前にスライド型が収容
    されていたキヤビテイ及び該キヤビテイに連続し
    て前記支持板を収容するキヤビテイを含む特許請
    求の範囲第1項記載の樹脂封止形半導体装置の製
    造方法。
JP12204784A 1984-06-15 1984-06-15 樹脂封止形半導体装置の製造方法 Granted JPS612348A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12204784A JPS612348A (ja) 1984-06-15 1984-06-15 樹脂封止形半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12204784A JPS612348A (ja) 1984-06-15 1984-06-15 樹脂封止形半導体装置の製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP3036488A Division JPH04211140A (ja) 1991-02-07 1991-02-07 樹脂封止形半導体装置の製造方法
JP3036487A Division JPH04211139A (ja) 1991-02-07 1991-02-07 樹脂封止形半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS612348A JPS612348A (ja) 1986-01-08
JPH0210572B2 true JPH0210572B2 (ja) 1990-03-08

Family

ID=14826290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12204784A Granted JPS612348A (ja) 1984-06-15 1984-06-15 樹脂封止形半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS612348A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6248050A (ja) * 1985-08-28 1987-03-02 Seiei Kosan Kk 半導体デバイス等のパツケ−ジング方法
JPH01179332A (ja) * 1987-12-31 1989-07-17 Sanken Electric Co Ltd 樹脂封止型電子装置の製造方法
US5133921A (en) * 1987-12-31 1992-07-28 Sanken Electric Co., Ltd. Method for manufacturing plastic encapsulated electronic semiconductor devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58151035A (ja) * 1982-03-04 1983-09-08 Toshiba Corp 半導体装置の製造方法
JPH0210572A (ja) * 1988-06-28 1990-01-16 Mitsubishi Electric Corp 再生装置の制御装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58151035A (ja) * 1982-03-04 1983-09-08 Toshiba Corp 半導体装置の製造方法
JPH0210572A (ja) * 1988-06-28 1990-01-16 Mitsubishi Electric Corp 再生装置の制御装置

Also Published As

Publication number Publication date
JPS612348A (ja) 1986-01-08

Similar Documents

Publication Publication Date Title
KR100806479B1 (ko) 반도체 장치 및 그 제조 방법
US4637130A (en) Method for manufacturing a plastic encapsulated semiconductor device and a lead frame therefor
US4788583A (en) Semiconductor device and method of producing semiconductor device
US5935502A (en) Method for manufacturing plastic package for electronic device having a fully insulated dissipator
JP2558413B2 (ja) リードフレーム上へのプラスチック部材の形成方法
US4503452A (en) Plastic encapsulated semiconductor device and method for manufacturing the same
WO1998008251A1 (fr) Semi-conducteur et procede de fabrication correspondant
US4916518A (en) Plastic encapsulated semiconductor device and method for manufacturing the same
US6281579B1 (en) Insert-molded leadframe to optimize interface between powertrain and driver board
KR100591718B1 (ko) 수지-밀봉형 반도체 장치
US4910581A (en) Internally molded isolated package
JPH0210572B2 (ja)
US10957631B2 (en) Angled die pad of a leadframe for a molded integrated circuit package
JPH0566017B2 (ja)
JPH0244147B2 (ja)
JPH0213462B2 (ja)
JPH04211139A (ja) 樹脂封止形半導体装置の製造方法
JPH0745765A (ja) 樹脂封止型半導体装置の樹脂封止法
JP2555931B2 (ja) 半導体装置の製造方法
JPH0213461B2 (ja)
JPH0744195B2 (ja) 樹脂封止型半導体装置の製造方法
JP2522304B2 (ja) 半導体素子収納パッケ−ジの製造方法
JP2601033B2 (ja) 樹脂封止型半導体装置およびその製造方法
CN116169102A (zh) 半导体装置及其制造方法
KR970010671B1 (ko) 집적회로장치용 히트싱크를 구비한 플라스틱 몰드 패키지

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees