JP3223634B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3223634B2
JP3223634B2 JP8090093A JP8090093A JP3223634B2 JP 3223634 B2 JP3223634 B2 JP 3223634B2 JP 8090093 A JP8090093 A JP 8090093A JP 8090093 A JP8090093 A JP 8090093A JP 3223634 B2 JP3223634 B2 JP 3223634B2
Authority
JP
Japan
Prior art keywords
semiconductor device
mold
resin
block
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8090093A
Other languages
English (en)
Other versions
JPH06295963A (ja
Inventor
徳方 波間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP8090093A priority Critical patent/JP3223634B2/ja
Publication of JPH06295963A publication Critical patent/JPH06295963A/ja
Application granted granted Critical
Publication of JP3223634B2 publication Critical patent/JP3223634B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置とその製造方
法に係わり、更に詳しくはパッケージの放熱性及び樹脂
封止する際の樹脂の密着性更には信頼性に関するもので
ある。
【0002】
【従来の技術】図4、図5、図6は従来の露出型放熱方
式の1例であり半導体装置の平面図、断面図、樹脂封止
する際の金型にセットした時の一部断面図である。
【0003】図4は従来の露出型放熱方式の半導体装置
を上から見た図であり、放熱板又は放熱ブロック2がエ
ジェクタ痕16の内側となっている。
【0004】図5においてポリイミド等の耐熱絶縁接着
テープ3でインナーリード1と放熱板又は放熱ブロック
2とを固定する、次に放熱板又は放熱ブロック2のIC
載置部にIC素子4を銀ペーストで固定しIC素子4の
ボンディングパッド、リードフレームインナーリード1
とをワイヤー5で接続する。その後モールド工程にて樹
脂6で封止しアウターリード7を折り曲げて端子とし露
出型放熱方式の半導体装置が製造される。
【0005】図6は露出型放熱方式の半導体装置を樹脂
封止する際の金型にセットした時の状態である。樹脂6
を金型へ圧入硬化後モールド金型下型9を下げる、同時
にモールド金型上型8に装着されているモールド金型上
型エジェクターピン10を突き下げ半導体装置をモール
ド金型下型に付着させる、モールド金型下型9が下がり
きった時点でモールド金型下型エジェクターピン11が
上昇しモールド金型下型9への付着を解放し半導体装置
をモールド金型内から取り出す。
【0006】
【発明が解決しようとする課題】上記のような露出型放
熱方式の半導体装置において図5の放熱板又は放熱ブロ
ック2と樹脂6との密着性が弱くしかも放熱板又は放熱
ブロック2が段付きになっている為に上面段付き部樹脂
厚が薄く樹脂にクラックが生じ易い。又放熱板又は放熱
ブロック2の外径がストレートの為に樹脂6との密着性
が弱く吸湿による劣化が促進され半導体装置の信頼性が
そこなわれる。又樹脂表面に露出する部分を大きくした
いが、図6の樹脂封止時に使用するモールド金型の上型
エジェクターピン10或いは下型エジェクターピン11
が邪魔になり大きくならない、以上の通り放熱板又は放
熱ブロックと樹脂との密着強度を上げて安定した信頼性
を確立したい。放熱板又は放熱ブロック樹脂表面に露出
する部分をできるだけ大きくし放熱効率を上げたいと言
う課題があった。
【0007】本発明は上記の課題を解決する為になされ
たもので、放熱板又は放熱ブロックと樹脂との密着性を
上げしかも放熱板又は放熱ブロックの樹脂表面に露出す
る部分を大きくし放熱効果を上げ安定した半導体装置の
稼働と高放熱特性を持つ安価な半導体装置とその製造方
法を得ることを目的とするものである。
【0008】
【課題を解決するための手段】本発明は上記目的を達成
するため、次の手段をとることを特徴とする。
【0009】本発明の半導体装置は、IC素子と、熱伝
導性を示す材料で形成されて、第1の底付き穴を有する
板またはブロックと、を含む半導体装置であって、前記
IC素子、及び、前記板またはブロックの一部は、樹脂
により封止されてなり、前記板または前記ブロックにお
ける、前記底付き穴が形成された面及び前記第1の底付
き穴の底部が該半導体装置の表面に露出してなり、前記
板又はブロックの側面部に1つ以上のU字溝が設けられ
てなることを特徴とする。
【0010】また、本発明の半導体装置は、IC素子
と、熱伝導性を示す材料で形成されて、第1の底付き穴
と、入り口部径よりも最深部径が大きくなるクサビ状で
ある第2の底付き穴と、を有する板またはブロックと、
を含む半導体装置であって、前記IC素子、及び、前記
板またはブロックの一部は、樹脂により封止されてな
り、前記板または前記ブロックにおける、前記底付き穴
が形成された面及び前記第1の底付き穴の底部が該半導
体装置の表面に露出し、且つ、前記第2の底付き穴の底
部に前記IC素子が載置されてなることを特徴とする。
【0011】上記の半導体装置は、前記板又はブロック
の側面部に1つ以上のU字溝を設けたことを特徴とす
る。
【0012】
【0013】
【作用】本発明の露出型放熱方式の半導体装置はモール
ド工程での樹脂封止する際に樹脂と放熱板又は放熱ブロ
ックとの密着性を向上し且つ樹脂表面に露出する部分を
できるだけ大きくし放熱効率を上げ安定した半導体装置
の稼働と高放熱特性を狙ったものであり放熱板又は放熱
ブロックの外径に一つ以上のU字溝を設ける又放熱板又
は放熱ブロックのIC素子載置部に返しの有る底付き穴
を設ける事によりモールド工程での樹脂封止する際に外
径のU字溝及びIC素子載置部に設けてある返しの有る
底付き穴の返し部分に樹脂が喰い付き強力な密着力が得
られIC素子、金線、インナーリード、が密封状態とな
る。放熱板又は放熱ブロックの樹脂表面に露出する部分
に一つ以上の深さ0.5mm程度の底付き丸穴を設け
る、この丸穴位置を樹脂封止する際に使用するモールド
金型上型に装着されているモールド金型上型エジェクタ
ーピン又はモールド金型下型に装着されているモールド
金型下型エジェクターピンと同一位置としエジェクター
ピン径よりも大きめに設定する。モールド工程でこのエ
ジェクターピンを逃がす事ができる為に放熱板又は放熱
ブロックをモールド外形の最大まで設定できしかも樹脂
表面に露出する部分に設けた底付き丸穴により放熱面積
が増し安定した高放熱特性を持った半導体装置が可能と
なる。
【0014】
【実施例】図1は本発明の第1の実施例を示す平面図で
ある。樹脂6表面に露出する放熱板又は放熱ブロック2
がモールド外形の最大まで設定できしかも樹脂表面に露
出する部分に設けた底付き丸穴12により放熱面積が増
し放熱特性が高まる。
【0015】図2は本発明の第2の実施例を示す露出型
放熱方式の半導体装置の断面図である。図2においてポ
リイミド等の耐熱絶縁接着テープ3でインナーリード1
と放熱板又は放熱ブロック2とを固定する、次に放熱板
又は放熱ブロック2のIC載置部である返しのある底付
き穴14へIC素子4を銀ペーストで固定する。次にI
C素子4のボンディングパッドとインナーリードをワイ
ヤ5で接続する。その後モールド工程にて金型内に樹脂
6を注入封止しアウターリード7を折り曲げ加工し端子
とし半導体装置が製造される。モールド工程で樹脂封止
する際に放熱板又は放熱ブロック2の外径部のU字溝1
3及びIC素子4の載置部である返しのある底付き穴1
4にモールド樹脂が喰い込み凝固し樹脂6と放熱板又は
放熱ブロック2及びIC素子4及びワイヤ5及びインナ
ーリード1が密着密封状態となり高信頼性半導体装置が
得られる。放熱板又は放熱ブロック2の外径部のU字溝
13及びIC素子4の載置部である返しのある底付き穴
14により放熱板又は放熱ブルック2と樹脂6との界面
からの吸湿を抑制する事が可能となる。
【0016】図3は本発明の第3の実施例を示す露出型
放熱方式の半導体装置を樹脂封止する際の金型にセット
した時の断面図の一部である。図3においてIC素子を
搭載した放熱板又は放熱ブロック2をインナーリード1
上にポリイミド等の耐熱絶縁接着テープにて固定しIC
素子のボンディングパッドとインナーリードをワイヤで
接続した露出型放熱方式の半導体装置をモールド金型に
セットしモールド金型下型9を締める。次に樹脂注入口
15より樹脂を圧入、金型内に充填し熱硬化させる。樹
脂が硬化した時点でモールド金型下型9を下げる。同時
にモールド金型上型8に装着されているモールド金型上
型エジェクターピン10を突き下げ半導体装置をモール
ド金型下型に付着させるモールド金型下型9が完全に下
がった時点でモールド金型下型9に装着されているモー
ルド金型下型エジェクターピン11が上昇しモールド金
型下型9への付着を解放し半導体装置をモールド金型内
から取り出す。モールド金型上型エジェクターピン10
の位置と放熱板又は放熱ブロック2の底突き穴12は同
一位置に設定してモールド金型上型エジェクターピン1
0の外径よりも内径を1mm〜2mm大きく深さで0.
2mm〜0.5mmの逃げ代の有るのが良い、又放熱板
又は放熱ブロック2を半導体装置の裏面に取り付けたい
場合も上記で述べた同一の方法で放熱板又は放熱ブロッ
ク2をモールド樹脂外形まで拡大するのが可能となり高
放熱特性の半導体装置得られる。
【0017】
【発明の効果】以上述べたとおり本発明によれば露出型
放熱方式の半導体装置を製造する上で放熱板又は放熱ブ
ロックとモールド樹脂との密着性を上げる為に放熱板又
は放熱ブロックの外径に一つ以上のU字溝を設ける、更
にはICの載置部に返しのある底付き穴を設けた事によ
り樹脂封止する際にモールド樹脂が外径のU字溝及びI
Cの載置部に設けた返しのある底付き穴に喰い付き強力
な密着力が得られ放熱板又は放熱ブロックとIC素子と
金線とインナーリードとが密着密封状態となる為樹脂と
放熱板又は放熱ブロックとの界面からの吸湿が完全に防
止できる。又放熱板又は放熱ブロックの樹脂表面に露出
する部分に一つ以上の底付き丸穴をモールド金型上型又
は下型のエジェクターピンと同一位置に設けたことによ
り樹脂封止する際にモールド金型内のエジェクターピン
が逃げ放熱板又は放熱ブロックをモールド樹脂外形まで
拡大する事ができ従来の3倍の高放熱特性の半導体装置
が得られる。
【図面の簡単な説明】
【図1】 本発明の第1の実施例の平面図である。
【図2】 本発明の第2の実施例の断面図である。
【図3】 本発明の第3の実施例の断面図である。
【図4】 従来の方法を示す図である。
【図5】 従来の方法を示す図である。
【図6】 従来の方法を示す図である。
【符号の説明】
1…インナーリード 2…放熱板又は放熱ブロック 3…耐熱絶縁接着テープ 4…IC素子 5…ワイヤ 6…樹脂 7…アウターリード 8…モールド金型上型 9…モールド金型下型 10…モールド金型上型エジェクターピン 11…モールド金型下型エジェクターピン 12…底付き穴 13…U字溝 14…返しの有る底付き穴 15…樹脂注入口 16…エジェクター痕

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 IC素子と、 熱伝導性を示す材料で形成されて、第1の底付き穴を有
    する板またはブロックと、 を含む半導体装置であって、 前記IC素子、及び、前記板またはブロックの一部は、
    樹脂により封止されてなり、 前記板または前記ブロックにおける、前記底付き穴が形
    成された面及び前記第1の底付き穴の底部が該半導体装
    置の表面に露出してなり、 前記板又はブロックの側面部に1つ以上のU字溝が設け
    られてなることを特徴とする半導体装置。
  2. 【請求項2】 IC素子と、 熱伝導性を示す材料で形成されて、第1の底付き穴と、
    入り口部径よりも最深部径が大きくなるクサビ状である
    第2の底付き穴と、を有する板またはブロックと、 を含む半導体装置であって、 前記IC素子、及び、前記板またはブロックの一部は、
    樹脂により封止されてなり、 前記板または前記ブロックにおける、前記底付き穴が形
    成された面及び前記第1の底付き穴の底部が該半導体装
    置の表面に露出し、且つ、前記第2の底付き穴の底部に
    前記IC素子が載置されてなることを特徴とする半導体
    装置。
  3. 【請求項3】 前記板又はブロックの側面部に1つ以上
    のU字溝を設けたことを特徴とする請求項2に記載の半
    導体装置。
JP8090093A 1993-04-07 1993-04-07 半導体装置 Expired - Fee Related JP3223634B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8090093A JP3223634B2 (ja) 1993-04-07 1993-04-07 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8090093A JP3223634B2 (ja) 1993-04-07 1993-04-07 半導体装置

Publications (2)

Publication Number Publication Date
JPH06295963A JPH06295963A (ja) 1994-10-21
JP3223634B2 true JP3223634B2 (ja) 2001-10-29

Family

ID=13731250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8090093A Expired - Fee Related JP3223634B2 (ja) 1993-04-07 1993-04-07 半導体装置

Country Status (1)

Country Link
JP (1) JP3223634B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031736A (ja) 2001-07-13 2003-01-31 Hitachi Ltd 半導体装置およびその製造方法
US8698291B2 (en) * 2011-12-15 2014-04-15 Freescale Semiconductor, Inc. Packaged leadless semiconductor device
US9620438B2 (en) 2014-02-14 2017-04-11 Stmicroelectronics (Malta) Ltd Electronic device with heat dissipater

Also Published As

Publication number Publication date
JPH06295963A (ja) 1994-10-21

Similar Documents

Publication Publication Date Title
US5147821A (en) Method for making a thermally enhanced semiconductor device by holding a leadframe against a heatsink through vacuum suction in a molding operation
US6492739B2 (en) Semiconductor device having bumper portions integral with a heat sink
US5105259A (en) Thermally enhanced semiconductor device utilizing a vacuum to ultimately enhance thermal dissipation
US5091341A (en) Method of sealing semiconductor device with resin by pressing a lead frame to a heat sink using an upper mold pressure member
EP2605276B1 (en) Packaged leadless semiconductor device
US6844622B2 (en) Semiconductor package with heat sink
JP2547449B2 (ja) 合成樹脂被覆ピングリッドアレイパワーパッケイジ
US7781262B2 (en) Method for producing semiconductor device and semiconductor device
US7410834B2 (en) Method of manufacturing a semiconductor device
US5703398A (en) Semiconductor integrated circuit device and method of producing the semiconductor integrated circuit device
JPH08213536A (ja) パッケージの一面に露出した半導体ダイ取付けパッドを有するダウンセットされたリードフレームおよびその製造方法
US5185653A (en) O-ring package
KR960039449A (ko) 반도체 패키지, 리드프레임 및 제조방법
JP3223634B2 (ja) 半導体装置
JP3479121B2 (ja) Bgaパッケージの樹脂モールド方法
JPH098186A (ja) 半導体集積回路装置およびその製造方法
JP2004335493A (ja) 半導体装置の実装構造
JP2000003981A (ja) 半導体装置およびその製造方法
JP2836219B2 (ja) 樹脂封止型半導体パッケージ
JP2662991B2 (ja) 混成集積回路パッケージ
KR0133386Y1 (ko) 반도체 패키지
JP3699783B2 (ja) チップ型半導体及びその製造方法
JP2858690B2 (ja) 樹脂封止型電子部品の製造方法
KR0152902B1 (ko) 버텀리드형 반도체 패키지의 구조 및 그 제조방법
JPH04168753A (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20070824

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080824

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080824

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20090824

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20090824

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20100824

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20110824

LAPS Cancellation because of no payment of annual fees