JPH1027810A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH1027810A
JPH1027810A JP18289396A JP18289396A JPH1027810A JP H1027810 A JPH1027810 A JP H1027810A JP 18289396 A JP18289396 A JP 18289396A JP 18289396 A JP18289396 A JP 18289396A JP H1027810 A JPH1027810 A JP H1027810A
Authority
JP
Japan
Prior art keywords
frame
semiconductor chip
semiconductor device
protrusions
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18289396A
Other languages
English (en)
Inventor
Toshiro Ueno
敏郎 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP18289396A priority Critical patent/JPH1027810A/ja
Publication of JPH1027810A publication Critical patent/JPH1027810A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】フレームと半導体チップの間の半田の厚さの制
御が可能で、両者の熱膨張の差による半導体チップの割
れを防止する半導体装置及びその製造方法を提供するこ
と。 【解決手段】フレーム１を形成する際に、片面に突起２
を配置する。次に、この突起２が隠れる程度のマウント
材３をフレーム１に付着させ、その上にコレット４に吸
着させた半導体チップ５を搭載し、接着する。また、フ
レーム１及び突起２を形成する際に、同時に、マウント
材３がまわりに流れるのを防止するために、半導体チッ
プ５の搭載予定領域の外側に外枠６を設けてもよい。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置のう
ち、特に半導体チップをペースト状の接着剤でフレーム
にマウントする半導体装置及びその製造方法に関するも
のである。
【０００２】
【従来の技術】従来の半導体装置について、図面を参照
して説明する。図９は、従来の半導体装置の断面図であ
る。例えば、銅で形成されたフレーム１０１の上に高温
状態の例えば半田１０２を付着させる。次に、金属製の
コレット１０３で吸い上げた半導体チップ１０４をフレ
ーム１０１内の半田１０２の上に搭載する。その後、一
定温度条件下で半田付けを行い、半田１０２を介して、
フレーム１０１に半導体チップ１０４を固着させる。そ
の後、ボンディング工程、封止工程等を経て、半導体装
置の製造工程が終了する。
【０００３】
【発明が解決しようとする課題】従来の半導体装置の問
題点について、図１０及び図１１を参照して説明する。
図１０は、従来の半導体装置の断面図、図１１は、従来
の半導体装置の膨張の方向を示した図である。
【０００４】従来、フレーム１０１に半導体チップを搭
載する際の半導体チップの移動には金属製のコレット１
０３が用いられる。マウント時の温度が一定に保たれず
温度が上昇した場合、コレット１０３が熱膨張を起こし
て下方に膨張することがある。従って、半導体チップ１
０４をフレーム１０１上に搭載する際に半導体チップ１
０４を押し下げ、半田１０２が半導体チップ１０４の外
側へ押し出され、フレーム１０１と半導体チップ１０４
の間の半田１０２の厚さが薄くなってしまうという問題
があった。
【０００５】また、フレーム１０１の銅の膨張係数１
６．５×１０Ｅ−６であり、半導体チップ１０４のシリ
コンの膨張係数２．６×１０Ｅ−６に比べて１桁程度大
きく、フレーム１０１の片面と半導体チップ１０４の片
面が接している場合、フレーム１０１が半導体チップ１
０４よりも大きく膨張して、接している半導体チップ１
０４の裏面の中央にストレスがかかることがある。従っ
て、フレーム１０１と半導体チップ１０４の間の半田１
０２が薄いまま工程を進めると、ストレスを吸収する作
用がある半田１０２の量が少ないために、半導体チップ
１０４にかかるストレスが緩和しにくくなる。従って、
高温雰囲気中でのボンディング工程時に、フレーム１０
１に接している半導体チップ１０４の裏面の中央部にか
かるストレスが大きくなり、半導体チップ１０４が割れ
てしまう可能性があるという問題があった。
【０００６】本発明は上記のような事情を考慮し、フレ
ームと半導体チップの間の半田の厚さが薄いために、両
者の熱膨張の差を吸収できないことにより生じる半導体
チップの割れを防止する半導体装置及びその製造方法を
提供することを目的としている。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に本発明の半導体装置は、半導体チップと、この半導体
チップを搭載する面に突起を有するフレームと、前記半
導体チップと前記フレームとを接着するマウント材とを
具備したことを特徴とするものである。
【０００８】また、前記突起は、３つ以上であることが
望ましい。更に、前記突起は、各々同一の高さであるこ
とが望ましい。また、前記フレームは、前記半導体チッ
プを搭載する領域の外側に外枠を有することが望まし
い。
【０００９】また、突起を有するフレームを用意する工
程と、前記フレームの突起を有する面に突起が隠れる高
さまでマウント材を付着させる工程と、前記マウント材
の上に半導体チップを搭載し、前記半導体チップと前記
フレームとを接着する工程とを具備したことを特徴とす
る半導体装置の製造方法がある。
【００１０】更に、前記突起は、搭載する前記半導体チ
ップの平衡を保つ位置に形成されていることが望まし
い。また、前記フレームの前記半導体チップを搭載する
領域の外側に、前記半導体チップを搭載する領域を囲む
ように外枠を形成することが望ましい。更に、前記外枠
は、前記フレーム表面からの高さが前記突起よりも高い
ことが望ましい。
【００１１】
【発明の実施の形態】以下、図面を参照して本発明の第
１の実施の形態にかかる半導体装置及びその製造方法に
ついて説明する。図１は、本発明の第１の実施の形態に
かかる半導体装置の断面図、図２は、本発明の第１の実
施の形態にかかるフレームの上面図である。
【００１２】まず、片面に高さ４０μｍ程度の突起２が
図２に示すように配置されているフレーム１を用意す
る。この突起２は、フレーム１を形成する際に同時に形
成されるものである。次に、フレーム１の突起２を有す
る面に半田等のマウント材３を突起２が隠れる程度の高
さまで付着させる。次に、金属製、例えばチタンカーバ
イド製のコレット４に吸着させた半導体チップ５をマウ
ント材３上に搭載し、一定温度条件下で半田付けして、
フレーム１に半導体チップ５を固着する。その後、ボン
ディング工程及び封止工程等を経て、本発明の第１の実
施の形態にかかる半導体装置の製造工程が終了する。
【００１３】マウント材３の厚さを例えば約４０μｍか
ら約６０μｍ程度に設定した場合に、突起２の高さをマ
ウント材３の厚さの最低設定値である約４０μｍ程度に
することによって、コレット４の熱膨張により半導体チ
ップ５が下に押し下げられても、マウント材３の厚さを
設定範囲内に確保することができる。
【００１４】また、突起２の位置を図２に示されている
ように配置することによって、平面性がとれ、半導体チ
ップ５を安定な状態に搭載することができる。更に、突
起２は、フレーム１を形成する際に同時に形成されるの
で、製造工程を増加させる必要がない。
【００１５】次に、本発明の第２の実施の形態にかかる
半導体装置について図３及び図４を参照して説明する。
図３は、本発明の第２の実施の形態にかかる半導体装置
の断面図、図４は、本発明の第２の実施の形態にかかる
フレームの上面図である。
【００１６】まず、図４に示されているように、片面に
高さ４０μｍ程度の突起２が配置され、また、半導体チ
ップ５の搭載予定領域よりも１ｍｍ程度外側に、この搭
載予定領域を取り囲むように高さ６０μｍ程度の外枠６
が配置されているフレーム１を用意する。この突起２及
び外枠６は、フレーム１を形成する際に同時に形成され
るものである。次に、フレーム１の突起２を有する面の
外枠６の内側に、半田等のマウント材３を突起２が隠れ
る程度で、且つ外枠６から出ない程度の高さまで付着さ
せる。次に、金属製、例えばチタンカーバイド製のコレ
ット４に吸着させた半導体チップ５をマウント材３上に
搭載し、一定温度条件下で半田付けして、フレーム１に
半導体チップ５を固着する。その後、ボンディング工程
及び封止工程等を経て、本発明の第２の実施の形態にか
かる半導体装置の製造工程が終了する。
【００１７】半導体チップ５の搭載予定領域の外側に外
枠６を設けることによって、コレット４の熱膨張によっ
て半導体チップ５が押し下げられても、半導体チップ５
下のマウント材３が、半導体チップ５の周りに流れてマ
ウント材３の厚さが突起２の高さ以下になるのを防止す
ることができる。
【００１８】また、外枠６は、フレーム１及び突起２を
形成する際に同一工程で形成されるので、製造工程を増
加させる必要がない。尚、本発明は、上記第１及び第２
の実施の形態に限定されず、突起２の高さはマウント材
３の厚さの設定値の範囲内であればよい。また、図５及
び図６の本発明にかかる半導体装置の断面図に示されて
いるように、半導体チップ５と突起２とは、マウント材
３の厚さが設定範囲内であれば接触していなくてもよ
い。
【００１９】更に、突起２の数は、図７及び図８の本発
明にかかる半導体装置の断面図に示されているように、
マウント材３の厚さ及び半導体チップ５の平衡性が制御
できれば１つでも可能である。また、突起２の数が複数
の場合も、数は限定されない。
【００２０】尚、マウント材３は、半田のみに限定され
ず、銀ペースト等でも可能である。また、コレット４
は、チタンカーバイド製のみでなく、タングステンカー
バイド製のものも用いられる。
【００２１】
【発明の効果】本発明によれば、半導体チップを搭載す
る面に突起を有するフレームを用いることによって、半
導体チップを搭載する際に用いるコレットが膨張して
も、マウント材の厚さを一定に保つことができ、且つ半
導体チップをフレームの表面に平衡に搭載することがで
きる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態にかかる半導体装置
の断面図。
【図２】本発明の第１の実施の形態にかかるフレームの
上面図。
【図３】本発明の第２の実施の形態にかかる半導体装置
の断面図。
【図４】本発明の第２の実施の形態にかかるフレームの
上面図。
【図５】本発明にかかる半導体装置の断面図。
【図６】本発明にかかる半導体装置の断面図。
【図７】本発明にかかる半導体装置の断面図。
【図８】本発明にかかる半導体装置の断面図。
【図９】従来の半導体装置の断面図。
【図１０】従来の半導体装置の断面図。
【図１１】従来の半導体装置の膨張の方向を示した図。
【符号の説明】 １，１０１…フレーム、 ２…突起、 ３…マウント材、 ４，１０３…コレット、 ５，１０４…半導体チップ、 ６…外枠、 １０２…半田

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップと、この半導体チップを搭
    載する面に突起を有するフレームと、前記半導体チップ
    前記フレームとを接着するマウント材とを具備したこと
    を特徴とする半導体装置。
  2. 【請求項２】 前記突起は、３つ以上であることを特徴
    とする請求項１記載の半導体装置。
  3. 【請求項３】 前記突起は、各々同一の高さであること
    を特徴とする請求項２記載の半導体装置。
  4. 【請求項４】 前記フレームは、前記半導体チップを搭
    載する領域の外側に外枠を有することを特徴とする請求
    項１記載の半導体装置。
  5. 【請求項５】 前記外枠は、前記フレーム表面からの高
    さが前記突起よりも高いことを特徴とする請求項１乃至
    請求項４のいずれか記載の半導体装置。
  6. 【請求項６】 突起を有するフレームを用意する工程
    と、前記フレームの突起を有する面に突起が隠れる高さ
    までマウント材を付着させる工程と、前記マウント材の
    上に半導体チップを搭載し、前記半導体チップと前記フ
    レームとを接着する工程とを具備したことを特徴とする
    半導体装置の製造方法。
  7. 【請求項７】 前記突起は、３つ以上形成することを特
    徴とする請求項６記載の半導体装置の製造方法。
  8. 【請求項８】 前記突起は、搭載する前記半導体チップ
    の平衡を保つ位置に形成されていることを特徴とする請
    求項７記載の半導体装置の製造方法。
  9. 【請求項９】 前記突起は、各々同一の高さに形成する
    ことを特徴とする請求項７記載の半導体装置の製造方
    法。
  10. 【請求項１０】 前記フレームの前記半導体チップを搭
    載する領域の外側に、前記半導体チップを搭載する領域
    を囲むように外枠を形成することを特徴とする請求項６
    記載の半導体装置。
  11. 【請求項１１】 前記外枠は、前記フレーム表面からの
    高さが前記突起よりも高いことを特徴とする請求項６乃
    至請求項１０のいずれか記載の半導体装置。
JP18289396A 1996-07-12 1996-07-12 半導体装置及びその製造方法 Pending JPH1027810A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18289396A JPH1027810A (ja) 1996-07-12 1996-07-12 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18289396A JPH1027810A (ja) 1996-07-12 1996-07-12 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH1027810A true JPH1027810A (ja) 1998-01-27

Family

ID=16126243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18289396A Pending JPH1027810A (ja) 1996-07-12 1996-07-12 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH1027810A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100392834C (zh) * 2003-09-23 2008-06-04 三星电子株式会社 加强的焊料凸块结构以及形成加强的焊料凸块的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100392834C (zh) * 2003-09-23 2008-06-04 三星电子株式会社 加强的焊料凸块结构以及形成加强的焊料凸块的方法

Similar Documents

Publication Publication Date Title
US5218229A (en) Inset die lead frame configuration lead frame for a semiconductor device having means for improved busing and die-lead frame attachment
JPH0222540B2 (ja)
JPS6031102B2 (ja) 集積回路パツケージおよびその製作方法
WO1991005368A1 (en) Die attach structure and method
JPH06501816A (ja) 合成ハイブリッド半導体ストラクチャ
US5150197A (en) Die attach structure and method
US5055909A (en) System for achieving desired bondlength of adhesive between a semiconductor chip package and a heatsink
US5200365A (en) System for achieving desired bondlength of adhesive between a semiconductor chip package and a heatsink
JPH1027810A (ja) 半導体装置及びその製造方法
JP3192507B2 (ja) 樹脂シール中空型半導体装置の製造方法
US5309016A (en) Semiconductor integrated circuit device having terminal members provided between semiconductor element and leads
JPH09306934A (ja) チップ型半導体装置の製造方法
EP0711104A1 (en) Packaged semiconductor, semiconductor device made therewith and method for making same
JP2809952B2 (ja) ハンダバンプ形成方法
JPH08316504A (ja) 光学部品およびその製造方法
JPH0661368A (ja) フリップチップ型半導体装置
JP3049410B2 (ja) 半導体パッケージ
JPS6360533B2 (ja)
JP2628412B2 (ja) リードフレームおよびこれを用いた半導体装置
KR100192226B1 (ko) 반도체 패키지 제조방법
JPH10209207A (ja) チップの実装方法
JPH07122589A (ja) 半導体装置及びその製造方法
JPH0412682Y2 (ja)
JPS5847705Y2 (ja) ダイ・コレツト
JPS5849025B2 (ja) 半導体装置