JPH10209207A - チップの実装方法 - Google Patents

チップの実装方法

Info

Publication number
JPH10209207A
JPH10209207A JP9013614A JP1361497A JPH10209207A JP H10209207 A JPH10209207 A JP H10209207A JP 9013614 A JP9013614 A JP 9013614A JP 1361497 A JP1361497 A JP 1361497A JP H10209207 A JPH10209207 A JP H10209207A
Authority
JP
Japan
Prior art keywords
chip
pad
pads
height
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9013614A
Other languages
English (en)
Inventor
Takashi Ueda
貴史 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP9013614A priority Critical patent/JPH10209207A/ja
Publication of JPH10209207A publication Critical patent/JPH10209207A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Abstract

(57)【要約】 【課題】 部品点数を増加させずに、簡単な方法により
半田部の高さを十分に確保できるチップの実装方法を提
供することを目的とする。 【解決手段】 プリント基板３の上面に多数形成された
パッド４のうち一部のパッド４ａの肉厚Ａを他のパッド
４の肉厚Ｂよりも厚くする。チップ１のパッド２をプリ
ント基板３のパッド４に半田部５で半田付けするが、肉
厚のパッド４ａを設けたことにより、半田部５の高さＤ
を十分に確保でき、信頼性の高い実装構造が得られる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、チップのパッドを
プリント基板のパッドに半田付けするチップの実装方法
に関するものである。
【０００２】
【従来の技術】ウエハから切り出された半導体などのチ
ップをプリント基板に実装する方法として、チップのパ
ッドとプリント基板のパッドを位置合わせして半田によ
り接合する方法が知られている。以下、従来のチップの
実装方法について説明する。
【０００３】図７は、従来のチップの実装構造の断面図
である。図中、１はチップであり、その下面にはパッド
２が多数形成されている。またプリント基板３の上面に
もパッド４が多数形成されている。パッド２はパッド４
上に半田部５により半田付けされている。しかしながら
このものは、半田部５はチップの重さで押しつぶされ、
半田部５の高さＨ１を十分に確保できないので、実装後
の高温環境下等での熱変形などに対する信頼性が低いも
のであった。
【０００４】そこで、図８に示す実装方法が知られてい
る。すなわち図８は他の従来のチップの実装構造の断面
図であって、チップ１とプリント基板３の間にスペーサ
６を介在させており、これにより半田部５の十分な高さ
Ｈ２を確保している。
【０００５】
【発明が解決しようとする課題】しかしながら図８に示
す従来の方法では、スペーサ６およびスペーサ６の固着
手段を必要とするため部品点数が増加し、また実装工程
数も増加するのでコストアップになるだけでなく、スペ
ーサ６の高さがばらつくと実装状態が不良となるので、
スペーサ６の精度管理も甚だ面倒である等の問題点があ
った。
【０００６】したがって本発明は、部品点数を増加させ
ずに、簡単な方法により半田部の高さを十分に確保でき
るチップの実装方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明のチップの実装方
法は、チップのパッドをプリント基板のパッドに半田付
けするチップの実装方法であって、半田部の高さを確保
するために、チップのパッドおよびまたはプリント基板
のパッドの一部を他のパッドよりも肉厚とした。
【０００８】
【発明の実施の形態】上記構成の本発明によれば、パッ
ドの厚さを変えることにより、半田部の高さを自由に変
更し、十分な高さを有する半田部を形成することができ
る。
【０００９】（実施の形態１）図１は、本発明の実施の
形態１のチップとプリント基板の斜視図、図２は同チッ
プを下方から見た斜視図、図３および図４は同チップの
実装構造の断面図である。
【００１０】図１および図２において、チップ１の下面
にはパッド２がマトリクス状に多数形成されている。ま
たプリント基板３の上面にもパッド４がマトリクス状に
多数形成されている。プリント基板３のパッド４のう
ち、４隅にある４個のパッド４ａの肉厚Ａは、他のパッ
ド４の肉厚Ｂよりもやや厚くなっている。
【００１１】図３は、実装後の断面を示している。パッ
ド４およびパッド４ａには等量の半田部５が形成されて
いる。パッド４ａを他のパッド４よりも肉厚としたこと
により、パッド４上の半田部５の高さＤはパッド４ａ上
の半田部５の高さＣよりも高くなり、十分な半田部５の
高さを確保できる。
【００１２】また図４は、パッド４上の半田部５の量を
パッド４ａ上の半田部５の量よりも多くした場合を示し
ている。この場合も、半田部５は十分な高さを確保で
き、またパッド４上の半田部５の量を十分に確保でき
る。以上のように、一部のパッド４ａの肉厚Ａを他のパ
ッド４の肉厚Ｂよりも厚くすることで、半田部５の高さ
や形状を自由に調整することができる。
【００１３】（実施の形態２）図５は、本発明の実施の
形態２のチップとプリント基板の斜視図、図６は同チッ
プの実装構造の断面図である。この実施の形態２では、
チップ１の４隅のパッド２ａの肉厚Ｅを、他のパッド２
の肉厚Ｆよりも厚くしている。したがってこのものも、
半田部５の高さＧを十分に確保できる。また勿論このも
のも、図４に示す場合と同様に、パッド４上の半田部５
の量を多くすることにより、より一層の効果を上げるこ
とができる。またチップ１にのみ肉厚のパッド２ａを形
成し、プリント基板３のパッド４に肉厚のパッド４ａを
設けなくてもよく、この場合も上記実施の形態と同様の
効果が得られる。
【００１４】
【発明の効果】本発明は、半田部の高さを確保するため
に、チップのパッドおよびまたはプリント基板のパッド
の一部を他のパッドよりも肉厚としているので、パッド
の厚さを変えることにより、半田部の高さを自由に変更
し、十分な高さを有する半田部を形成することができ、
しかも部品点数や実装工程の増加をもたらさないので、
低コストでの実装を実現できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１のチップとプリント基板
の斜視図
【図２】本発明の実施の形態１のチップを下方から見た
斜視図
【図３】本発明の実施の形態１のチップの実装構造の断
面図
【図４】本発明の実施の形態１のチップの実装構造の断
面図
【図５】本発明の実施の形態２のチップとプリント基板
の斜視図
【図６】本発明の実施の形態２のチップの実装構造の断
面図
【図７】従来のチップの実装構造の断面図
【図８】他の従来のチップの実装構造の断面図
【符号の説明】
１ チップ ２、２ａ パッド ３ プリント基板 ４、４ａ パッド ５ 半田部

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】チップのパッドをプリント基板のパッドに
    半田付けするチップの実装方法であって、半田部の高さ
    を確保するために、チップのパッドおよびまたはプリン
    ト基板のパッドの一部を他のパッドよりも肉厚としたこ
    とを特徴とするチップの実装方法。
JP9013614A 1997-01-28 1997-01-28 チップの実装方法 Pending JPH10209207A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9013614A JPH10209207A (ja) 1997-01-28 1997-01-28 チップの実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9013614A JPH10209207A (ja) 1997-01-28 1997-01-28 チップの実装方法

Publications (1)

Publication Number Publication Date
JPH10209207A true JPH10209207A (ja) 1998-08-07

Family

ID=11838116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9013614A Pending JPH10209207A (ja) 1997-01-28 1997-01-28 チップの実装方法

Country Status (1)

Country Link
JP (1) JPH10209207A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100881183B1 (ko) * 2006-11-21 2009-02-05 삼성전자주식회사 높이가 다른 범프를 갖는 반도체 칩 및 이를 포함하는반도체 패키지
CN102456660A (zh) * 2010-10-14 2012-05-16 三星电子株式会社 堆叠式半导体封装件及其制造方法和半导体器件
KR20150062544A (ko) * 2013-11-29 2015-06-08 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 칩 패키지

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100881183B1 (ko) * 2006-11-21 2009-02-05 삼성전자주식회사 높이가 다른 범프를 갖는 반도체 칩 및 이를 포함하는반도체 패키지
CN102456660A (zh) * 2010-10-14 2012-05-16 三星电子株式会社 堆叠式半导体封装件及其制造方法和半导体器件
US9601458B2 (en) 2010-10-14 2017-03-21 Samsung Electronics Co., Ltd. Stacked semiconductor package including connections electrically connecting first and second semiconductor packages
KR20150062544A (ko) * 2013-11-29 2015-06-08 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 칩 패키지

Similar Documents

Publication Publication Date Title
JP2533511B2 (ja) 電子部品の接続構造とその製造方法
US6664625B2 (en) Mounting structure of a semiconductor device
JP2001196529A (ja) 半導体装置及びその配線方法
JP2001168131A (ja) 薄型相互接続構造
JP2573809B2 (ja) 電子部品内蔵のマルチチップモジュール
JPH1168026A (ja) 配線用補助パッケージおよび印刷回路配線板構造
JPH10209207A (ja) チップの実装方法
JPH09306934A (ja) チップ型半導体装置の製造方法
US20020135050A1 (en) Semiconductor device
JP2001257289A (ja) 半導体パッケージ、半導体装置並びに半導体装置の製造方法
JPH05129505A (ja) 電子回路素子搭載用リードフレーム
JPH10209220A (ja) プリント基板
US6128189A (en) Device for withdrawal of thermal power loss of electronic or electrical components
JPH0685005A (ja) 半導体チップの実装構造
JP2505359Y2 (ja) 半導体搭載用基板
JPS5853838A (ja) 半導体装置
JPH0766330A (ja) 半導体素子実装コネクタ
JPH0287654A (ja) 表面実装型半導体装置
JPH03273673A (ja) 半導体装置
JPH0631723Y2 (ja) 半導体装置
JP2000133920A (ja) プリント配線板及び印刷ユニット構造
JPS613497A (ja) 異種複合プリント板の電気接続構造
JPH0347585B2 (ja)
JPH10214934A (ja) 半導体装置及びその製造方法
JP2002124597A (ja) プラスチックで取り囲まれた構成素子を製作する方法及びプラスチックで取り囲まれた構成素子