KR20150062544A - 인쇄회로기판 및 이를 포함하는 칩 패키지 - Google Patents

인쇄회로기판 및 이를 포함하는 칩 패키지 Download PDF

Info

Publication number
KR20150062544A
KR20150062544A KR1020130147314A KR20130147314A KR20150062544A KR 20150062544 A KR20150062544 A KR 20150062544A KR 1020130147314 A KR1020130147314 A KR 1020130147314A KR 20130147314 A KR20130147314 A KR 20130147314A KR 20150062544 A KR20150062544 A KR 20150062544A
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
pad
chip
conductive electrode
Prior art date
Application number
KR1020130147314A
Other languages
English (en)
Other versions
KR102029484B1 (ko
Inventor
박성열
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130147314A priority Critical patent/KR102029484B1/ko
Publication of KR20150062544A publication Critical patent/KR20150062544A/ko
Application granted granted Critical
Publication of KR102029484B1 publication Critical patent/KR102029484B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 인쇄회로기판에 관한 것이다.
본 발명에 따른 인쇄회로기판은 절연층과 배선층이 교대로 적층 형성된 인쇄회로기판에서,
상기 절연층 표면에 복수의 도전성 전극 패드가 형성되며, 상기 도전성 전극 패드는 중앙 부위보다 측방으로 경사지게 형성되어 칩이 실장될 때 슬립되는 것을 방지하는 효과가 있다.

Description

인쇄회로기판 및 이를 포함하는 칩 패키지{Printed circuit board and chip package comprising the same}
본 발명은 칩의 슬립을 방지하는 솔더패드가 구비된 인쇄회로기판에 관한 것이다.
최근, 전자산업의 발달에 따라 전자부품의 고성능화, 고기능화, 소형화가 요구되고 있으며, 이에 따라 SIP(system in package), 3D 패키지 등 표면 실장 부품용 기판에서도 고집적화, 박형화, 미세회로 패턴화의 요구가 대두되고 있다.
특히, 전자부품의 기판에의 표면실장 기술에 있어 반도체칩과 인쇄회로기판의 전기적 연결을 위해 와이어 본딩 방식 및 플립칩 본딩 방식이 사용되고 있다.
여기서, 와이어 본딩 방식은 인쇄회로기판에 설계회로가 인쇄된 반도체칩을 접착제를 이용하여 인쇄회로기판에 본딩시키고, 인쇄회로기판의 리드 프레임과 반도체칩의 금속 단자(즉, 솔더 패드) 간에 정보 송수신을 위해 금속 와이어로 접속시킨 후 전자소자 및 와이어를 열경화성 수지 또는 열가소성 수지 등으로 몰딩(molding) 시키는 것이다.
또한, 플립 칩 본딩 방식은 반도체칩에 금, 솔더 혹은 기타 금속 등의 소재로 수십 ㎛ 크기에서 수백 ㎛ 크기의 외부 접속 단자(즉, 솔더볼)를 형성하고, 기존의 와이어 본딩에 의한 실장방법과 반대로, 범프가 형성된 반도체칩을 뒤집어(flip) 표면이 기판 방향을 향하도록 실장시키는 것이다.
그러나, 와이어 본딩 방식은 다른 패키징 방식에 비해 생산성이 높지만, 와이어를 이용하여 인쇄회로기판과 연결해야 하기 때문에 모듈의 크기가 커지고 추가적인 공정이 필요한 단점이 있어, 플립칩 본딩 방식이 많이 사용되고 있는 실정이다.
플립칩 본딩 방식은 인쇄회로기판의 솔더 레지스트층이 오픈된 영역에 형성된 전극층과 반도체칩의 접속 단자 사이에 솔더볼이 개재되어 상호 간의 전기적 연결된 구조를 갖는다.
이때, 인쇄회로기판에 반도체칩을 재치하고 리플로우 공정을 통해 결합하는 공정에서 솔더 패드와 솔더볼의 위치가 틀어져 미리 설계된 배선패턴과 연결되지 않는 얼라인먼트 불일치가 발생될 수 있었다.
즉, 반도체 패키지는 연결될 배선이 오픈되거나, 연결되지 않아야할 배선이 쇼트가 되는 등 제품의 신뢰성을 떨어뜨리는 문제점이 있었다.
대한민국 공개특허공보 제2012-0085673호
따라서, 본 발명은 종래 인쇄회로기판에서 제기되는 상기 제반 단점과 문제점을 해결하기 위하여 창안된 것으로서, 인쇄회로기판 중앙부에 형성되는 중앙 패드보다 양측에 형성되는 측면 패드가 높게 형성되어 오목부를 구성하므로 솔더링시에 반도체칩의 슬립이 방지되는 인쇄회로기판이 제공됨에 발명의 목적이 있다.
본 발명의 상기 목적은, 절연층과 배선층이 교대로 적층 형성된 인쇄회로기판에서,
상기 절연층 표면에 복수의 도전성 전극 패드가 형성되며, 상기 도전성 전극 패드는 중앙 부위보다 측방으로 경사지게 형성된 인쇄회로기판이 제공됨에 의해서 달성된다.
이때, 상기 도전성 전극 패드는 상기 절연층 중앙에 위치하는 중앙 패드와 상기 중앙 패드 양측에 경사지게 형성된 측면 패드로 구성될 수 있다.
또한, 상기 측면 패드는 상기 중앙 패드 양단부에서 일정하게 상향 경사지는 경사패드로 구성될 수 있다.
또한, 상기 측면 패드는 쌍으로 형성되며, 계단을 이루도록 단차지게 형성될 수 있다.
한편, 본 발명의 또 다른 목적은, 절연층과 배선층이 교대로 적층 형성된 인쇄회로기판을 포함하는 칩 패키지에 있어서,
상기 절연층 표면에 복수의 도전성 전극 패드가 형성되며, 상기 도전성 전극 패드는 중앙 부위보다 측방으로 경사지게 형성된 인쇄회로기판; 및 상기 도전성 전극 패드에 결합되는 솔더볼을 구비한 칩; 을 포함하는 칩 패키지가 제공됨에 의해서 달성된다.
이때, 상기 솔더볼은 상기 중앙부에서 측면부로 갈수록 직경이 작아질 수 있다.
또한, 상기 측면 패드는 상기 솔더볼의 이탈을 방지하기 위해 쌍으로 구성될 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 인쇄회로기판은 칩이 인쇄회로기판과 정확하게 결합될 수 있어 칩 패키지의 불량을 줄일 수 있는 장점이 있다.
또한, 본 발명은 칩이 인쇄회로기판에 실장할 때 자동으로 정렬되어 접착할 수 있으므로 별도의 고정 지그가 필요하지 않아 제품 제조 시간을 줄일 수 있는 이점이 있다.
도 1은 본 발명에 따른 인쇄회로기판의 일실시예 사시도.
도 2는 본 발명에 따른 인쇄회로기판의 다른 실시예 사시도.
도 3은 인쇄회로기판에 칩이 실장된 칩 패키지의 일실시예 분해 단면도.
도 4는 인쇄회로기판에 칩이 실장된 칩 패키지의 다른 실시예 분해 단면도.
도 5는 도 4 의 칩패키지가 결합된 단면도.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 기술 등은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예는 본 발명의 개시가 완전하도록 함과 더불어, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공될 수 있다.
본 명세서에서 사용된 용어들은 실시예를 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 다수형도 포함한다. 명세서에서 사용되는 '포함한다(comprise)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
도 1은 본 발명에 따른 인쇄회로기판의 일실시예 사시도이고, 도 2는 본 발명에 따른 인쇄회로기판의 다른 실시예 사시도이고, 도 3은 인쇄회로기판에 칩이 실장된 칩 패키지의 일실시예 분해 단면도이고, 도 4는 인쇄회로기판에 칩이 실장된 칩 패키지의 다른 실시예 분해 단면도이다.
도시된 바와 같이, 본 발명은 빌드업층(110)과 빌드업층 상면에서 칩(130)을 전기적으로 연결시키는 도전성 전극 패드(120)로 구성될 수 있다.
빌드업층(110)은 다층 인쇄회로기판(100)을 구성하기 위해 절연층 및 배선층이 교대로 반복 형성되면서 특정 층에 도전 패턴이 형성될 수 있고, 도전 패턴들은 상하 층간 배선층을 연결해주는 비아에 의해 전기적으로 연결될 수 있다.
빌드업층 양면은 배선층을 몰딩시켜 전기 절연시키는 절연층으로 구성될 수 있고, 배선층의 일부가 칩(130)과 연결시킬 수 있도록 절연층이 오픈되어 비아가 외부로 노출될 수 있다. 그리고, 노출된 비아를 제외한 나머지는 솔더 레지스트로 도포되어 배선의 쇼트를 방지하고, 외부 이물로부터의 부식을 방지하여 기판을 보호하는 역할을 한다.
그리고, 비아는 칩(130)과 연결될 수 있도록 상면에 도전성 전극 패드(120)를 더 포함할 수 있다. 도전성 전극 패드(120)는 솔더 레지스트층에서 돌출되어 칩(130)이 탑재될 수 있는 랜드를 형성할 수 있다.
칩(130)은 내부에 형성된 회로패턴이 인쇄회로기판(100)과 전기적으로 연결되기 위해 볼 그리드 배열(BGA:Ball Grid Array)로 형성된 격자 모양의 솔더볼(140)을 포함할 수 있고, 솔더볼(140)이 인쇄회로기판 상에 형성된 도전성 전극 패드(120)와 대응되어 결합되면 전기적으로 연결될 수 있다.
이때, 도전성 전극 패드 상면에는 칩(130)과 접속하기 위한 솔더 페이스트가 도포될 수 있다. 솔더 페이스트는 실장될 칩(130)에 형성된 솔더볼과 동질의 재료이므로 리플로우(reflow) 공정에서 용이하기 융합되기 때문에 인쇄회로기판(100)과 접촉력이 향상될 수 있다.
즉, 솔더 페이스트 상면에 솔더볼이 접촉되면 짧은 시간에 고열을 가하여 솔더 용융상태를 형성하고, 솔더 페이스트와 솔더볼이 점성이 있는 액상이 되면 표면장력에 의해 서로 합쳐질 때, 이를 경화시켜 칩(130)을 인쇄회로기판(100)에 고정시킬 수 있다.
칩(130)에 형성된 솔더볼(140)과 인쇄회로기판에 형성된 도전성 전극 패드(120)는 서로 대응되도록 연결되어야 하므로 상호 얼라인먼트가 매우 중요하다. 특히, 전자기기는 소형화 경향에 있고, 많은 입출력 신호를 전달하기 위해 집적화가 필요하므로 미세 패턴 연결에 정확성이 요구된다.
그러나, 칩(130)에 형성된 솔더볼과 도전성 전극 패드 상면에 도포된 솔더 페이스트가 리플로우 공정을 거치면서 결합될 때에는 솔더볼의 비균형적인 배치로 인하여 칩(130)이 슬립(slip)되어 상호 얼라인먼트되지 않을 수 있다.
본 발명은 상기 문제를 해결하기 위해 외부로 노출되는 비아 상면에 배치되는 패드 별로 두께 차이가 형성된 도전성 전극 패드(120)를 구비할 수 있다. 도 2와 도 4에 도시된 바와 같이, 도전성 전극 패드(120)는 인쇄회로기판의 중앙에서 외측 방향으로 더 높아지는 형태로 구성되어 인쇄회로기판 중심으로 대칭되게 배치시킬 수 있다.
솔더볼(140)이 미리 설계된 특정 도전성 패드 상면에 대응되도록 배치시키면 별도의 고정지그가 없어도 칩(130)을 도전성 패드에 안착시킴과 동시에 고정할 수 있고, 리플로우 되면서 칩(130) 얼라인먼트가 정확할 수 있다.
즉, 리플로우 공정에서 칩(130)이 슬립되어 얼라인먼트가 맞지 않아 미리 설계된 배선에 전기적 오픈이 형성되거나 오픈되어야할 배선이 쇼트되는 등의 패키지 불량을 예방할 수 있다.
한편, 도전성 전극 패드(120)는 중앙부 두께가 일정한 중앙 패드(121)와 중앙 패드(121)보다 두께가 두껍고, 평면 패드 양측에 형성된 측면 패드(separate pad:122)로 구성될 수 있다. 측면 패드(122)는 중앙 패드보다 많은 도금 진행 시간을 부여하여 중앙 패드보다 더 높게 형성할 수 있다.
중앙 패드(121)는 칩(130)의 몸체가 재치되는 부분으로 두께가 동일한 패드가 인쇄회로기판 중앙부에 정렬될 수 있고, 측면 패드(122)는 칩(130) 단부가 결합되며 중앙 패드보다 높게 형성되어 솔더볼이 접촉하게 되면 중앙 패드(121)에 위치하는 솔더볼(140)은 중앙 패드와 접촉하지 않을 수 있다.
이때, 칩(130)을 도전성 전극 패드 상면에 위치시키고 리플로우 공정을 진행하면 솔더볼(140) 및 패드 상면에 도포된 솔더 페이스트가 용융되면서 두께가 작아지고, 중앙 패드 상면에 이격되어 접촉되지 않았던 솔더볼(140)이 중앙 패드(121)와 접촉하고 솔더가 용융되면서 상호 전기적으로 연결될 수 있다.
측면 패드(122)는 쌍을 이루어 세트로 구성될 수 있고, 외측이 더 높게 형성되도록 단차가 형성될 수 있다. 이때, 측면 패드(122)는 복수개 형성되어 계단을 형성할 수 있고, 측면에서 중앙부로 방향으로 경사지게 형성되며, 중앙 패드 중앙부 보다는 높게 형성될 수 있다.
즉, 도전성 전극 패드(120)는 외측이 높게 형성된 측면 패드(122)와 중앙부가 낮게 형성된 오목한 형상으로 구성될 수 있으므로, 일측에서 외측이 높게 형성된 측면 패드에 솔더볼(140)이 위치하고, 리플로우 공정을 진행하면 측면 패드에서 중앙 패드 방향으로 솔더볼(140)이 유동되어 칩(130)의 슬립이 형성될 수 있다.
그러나, 인쇄회로기판 타측에서 외측이 높게 형성된 도전성 전극 패드에 위치하는 솔더볼(140)은 반대 방향으로 칩(130)의 슬립을 유도할 수 있고, 양 힘은 서로 반대 방향으로 작용하여 힘의 평형을 이루어 고정된 상태를 유지할 수 있다.
따라서, 솔더볼(140)은 미리 설정된 도전성 전극 패드에 대응되어 위치하게 되고 리플로우 공정이 진행되면 칩(130)이 솔더의 유동성으로 자동 정렬될 수 있다. 그리고, 내부로 이동하려는 힘의 평형으로 인쇄회로기판(100)과 칩(130)이 고정될 수 있으므로 칩(130)이 슬립되는 것을 방지할 수 있다.
솔더볼(140)은 두께가 두꺼운 도전성 전극 패드 부분에는 사이즈가 작은 솔더볼(140)이 배치되고, 도전성 전극 패드가 낮은 부분에는 큰 솔더볼(140)을 배치시켜 칩(130)을 도전성 전극 패드 상면에 재치시켜 솔더볼(140)이 오목부 사이에 개재시켜 이동을 방지할 수 있다.
도 4에 도시된 바와 같이, 중앙 패드에 접하는 솔더볼(140)은 직경을 크게 만들고, 측면 패드에 접하는 솔더볼(140)은 직경을 작게 만들어 솔더패드 두께와 솔더볼(140) 직경의 합이 유사하게 만들 수 있다.
이때, 중앙 패드에 접하는 솔더는 오목하게 형성된 부위에 삽입되는 구조가 되어 칩(130)의 이동이 방지될 수 있고, 리플로우 공정을 진행해도 칩(130)의 슬립을 예방할 수 있다.
또한, 리플로우 공정 진행시 칩(130)을 고정하기 위한 별도의 지그가 필요없어 공정을 단축시켜 제품 제조 시간을 줄일 수 있는 효과가 있다.
한편, 도면에는 전극 패드 및 솔더볼(140)이 일정한 패턴을 형성하며 대칭된 실시예를 제시하였으나, 솔더볼(140) 배열은 일정하지 않을 수 있으므로 전극 패드와 솔더볼(140)은 배열의 산포 여부에 따라 대칭, 비대칭 구조를 형성할 수 있다.
측면 패드(122)는 대각으로 대칭을 이루거나 x축 또는 y축으로 대칭을 형성하여 적어도 어느 한 방향성에 대해서는 대칭을 형성하는 것이 바람직할 수 있다.
전방향으로 측면 패드(122)가 대칭되는 경우에는 인쇄회로기판(100) 전체에 대해 리플로우 공정을 수행해도 칩(130)의 얼라인먼트는 확보될 수 있다. 그러나, 측면 패드(122)가 대각선, x축 또는 y축 중 어느 하나 축을 중심으로 대칭이 형성된 경우는 칩(130) 전 방향에서 균형이 있는 것이 아니므로 리플로우 공정을 수행하면 칩(130)의 슬립이 형성될 수 있다.
따라서, 대칭이 형성된 일단에서 부분적으로 리플로우 공정을 진행하여 솔더 접합을 형성하고 대칭이 되는 타단에 리플로우 공정을 진행하는 방법으로 부분적 용융을 통해 칩(130) 얼라인먼트를 형성할 수 있다.
즉, 전체 리플로우를 진행하면 균형이 깨져 특정 방향으로 칩(130)의 슬립이 형성될 수 있으나, 일방향은 측면 패드(122)가 균형이 유지될 수 있어 일측을 부분적으로 용융시켜 결합하고 타측을 결합한 후 나머지 지역을 부분적으로 용융시켜 결합하면 칩(130)의 슬립을 방지할 수 있다.
그리고, 도전성 전극 패드(120)는 웨이브형태, 톱니 등의 오목부가 형성될 수 있고, 솔더볼(140)은 홈에 삽입될 수 있도록 홈부에는 직경이 크게 형성될 수 있다.
도 2와 도 4에 도시된 바와 같이, 도전성 전극 패드(120)는 중앙부 두께가 일정한 중앙 패드(121)와 측면이 더 두껍게 형성된 경사 패드(123)로 구성될 수 있다. 경사 패드(123)는 수평 패드에서 외측방향으로 두께가 일정하게 상승되는 경사가 형성되어 경사 패드(123) 양단에서 재치된 솔더볼이 중앙 패드 방향으로 경사면을 내려가려는 중력이 평형을 형성하므로 칩(130)이 솔더 접합시 이동하지 않고 고정될 수 있다.
도 5는 도 4의 인쇄회로기판과 칩이 리플로우 공정을 진행되면서 형성된 칩 패키지(200)의 단면을 나타낸다.
도시된 바와 같이, 인쇄회로기판은 도체층 및 절연층이 교대로 적층된 빌드업층(110)과 절연층 표면에 돌출 형성되어 외부 전극을 형성하는 도전성 전극 패드(120)를 포함하되, 상기 도전성 전극 패드(120)는 두께가 다른 측면 패드(122)와 중앙 패드(121)로 구성될 수 있다.
그리고, 칩(230)과 인쇄회로기판을 전기적으로 연결시키는 솔더볼(240)이 도전성 전극 패드(220)에 개재될 수 있으며, 솔더볼(240)은 중앙부로 갈수록 직경이 커질 수 있다.
따라서, 칩(230)이 도전성 전극 패드(220)에 재치되어 리플로우 공정을 거치더라도 칩(230)이 흔들리지 않으므로 미리 설계된 패턴에 정확하게 전기적인 연결을 도모할 수 있다.
그리고, 솔더결합된 부위는 이물질 유입을 방지하기 위한 몰딩층(250)을 더 포함할 수 있다.
이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예들은 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
100. 인쇄회로기판
110, 210. 빌드업층
120, 220. 도전성 전극 패드
121, 221. 중앙 패드
122. 측면 패드
123, 223. 경사 패드
130, 230. 칩
140, 240. 솔더볼
200. 칩 패키지
250. 몰딩층

Claims (7)

  1. 절연층과 배선층이 교대로 적층 형성된 인쇄회로기판에서,
    상기 절연층 표면에 복수의 도전성 전극 패드가 형성되며, 상기 도전성 전극 패드는 중앙 부위보다 측방으로 경사지게 형성된 인쇄회로기판.
  2. 제1항에 있어서,
    상기 도전성 전극 패드는 상기 절연층 중앙에 위치하는 중앙 패드와 상기 중앙 패드 양측에 경사지게 형성된 측면 패드로 구성된 인쇄회로기판.
  3. 제2항에 있어서,
    상기 측면 패드는 상기 중앙 패드 양단부에서 일정하게 상향 경사지는 경사패드로 구성되는 인쇄회로기판.
  4. 제2항에 있어서,
    상기 측면 패드는 쌍으로 형성되며, 계단을 이루도록 단차지게 형성된 인쇄회로기판.
  5. 절연층과 배선층이 교대로 적층 형성된 인쇄회로기판을 포함하는 칩 패키지에 있어서,
    상기 절연층 표면에 복수의 도전성 전극 패드가 형성되며, 상기 도전성 전극 패드는 중앙 부위보다 측방으로 경사지게 형성된 인쇄회로기판; 및
    상기 도전성 전극 패드에 결합되는 솔더볼을 구비한 칩;
    을 포함하는 칩 패키지.
  6. 제4항에 있어서,
    상기 솔더볼은 상기 중앙부에서 측면부로 갈수록 직경이 작아지는 칩 패키지.
  7. 제4항에 있어서,
    상기 측면 패드는 상기 솔더볼의 이탈을 방지하기 위해 쌍으로 구성된 칩 패키지.
KR1020130147314A 2013-11-29 2013-11-29 인쇄회로기판 및 이를 포함하는 칩 패키지 KR102029484B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130147314A KR102029484B1 (ko) 2013-11-29 2013-11-29 인쇄회로기판 및 이를 포함하는 칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130147314A KR102029484B1 (ko) 2013-11-29 2013-11-29 인쇄회로기판 및 이를 포함하는 칩 패키지

Publications (2)

Publication Number Publication Date
KR20150062544A true KR20150062544A (ko) 2015-06-08
KR102029484B1 KR102029484B1 (ko) 2019-10-07

Family

ID=53500543

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130147314A KR102029484B1 (ko) 2013-11-29 2013-11-29 인쇄회로기판 및 이를 포함하는 칩 패키지

Country Status (1)

Country Link
KR (1) KR102029484B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH044779U (ko) * 1990-04-26 1992-01-16
JPH10209207A (ja) * 1997-01-28 1998-08-07 Matsushita Electric Ind Co Ltd チップの実装方法
JP2005217173A (ja) * 2004-01-29 2005-08-11 Sharp Corp プリント配線板、プリント配線板の接続方法及びプリント配線板の製造方法
JP2009099637A (ja) * 2007-10-15 2009-05-07 Fujitsu Ltd 回路基板、半導体装置、および半導体装置の製造方法
KR20120085673A (ko) 2011-01-24 2012-08-01 니혼도꾸슈도교 가부시키가이샤 다층 배선기판

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH044779U (ko) * 1990-04-26 1992-01-16
JPH10209207A (ja) * 1997-01-28 1998-08-07 Matsushita Electric Ind Co Ltd チップの実装方法
JP2005217173A (ja) * 2004-01-29 2005-08-11 Sharp Corp プリント配線板、プリント配線板の接続方法及びプリント配線板の製造方法
JP2009099637A (ja) * 2007-10-15 2009-05-07 Fujitsu Ltd 回路基板、半導体装置、および半導体装置の製造方法
KR20120085673A (ko) 2011-01-24 2012-08-01 니혼도꾸슈도교 가부시키가이샤 다층 배선기판

Also Published As

Publication number Publication date
KR102029484B1 (ko) 2019-10-07

Similar Documents

Publication Publication Date Title
US11469201B2 (en) Semiconductor package and method for fabricating base for semiconductor package
US10297582B2 (en) BVA interposer
KR100891516B1 (ko) 적층 가능한 에프비지에이 타입 반도체 패키지와 이를이용한 적층 패키지
US9177899B2 (en) Semiconductor package and method for fabricating base for semiconductor package
CN108231716B (zh) 封装结构及其制造方法
US20090146314A1 (en) Semiconductor Device
KR101060936B1 (ko) 인터커넥션 구조, 인터포저, 반도체 패키지 및 인터커넥션 구조의 제조 방법
US20080251944A1 (en) Semiconductor device
EP3301712B1 (en) Semiconductor package assembley
KR20100060402A (ko) 인쇄회로기판 및 그 제조방법
TWI621241B (zh) 半導體晶片及具有半導體晶片之半導體裝置
KR102050011B1 (ko) 반도체 패키지용 상호 연결 구조체 및 상호 연결 구조체의 제조 방법
JP4128945B2 (ja) 半導体装置
KR20120031690A (ko) 임베디드 패키지 및 그 형성방법
KR20150062544A (ko) 인쇄회로기판 및 이를 포함하는 칩 패키지
JP2003249606A (ja) 半導体装置及びインターポーザー
US20220328394A1 (en) Three-dimensional pad structure and interconnection structure for electronic devices
CN101527292B (zh) 芯片封装结构
JP5275123B2 (ja) 半導体装置及び半導体装置の製造方法
KR20100030499A (ko) 플립 칩 패키지 및 그의 제조방법
US20090189272A1 (en) Wafer Level Chip Scale Packages Including Redistribution Substrates and Methods of Fabricating the Same
KR20070105613A (ko) 반도체 소자의 플립 칩 본딩 구조
JP2005217069A (ja) 半導体装置
JP2005268713A (ja) 半導体装置の製造方法およびこれを用いて形成された半導体装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant