JPH10209220A - プリント基板 - Google Patents
プリント基板Info
- Publication number
- JPH10209220A JPH10209220A JP9012183A JP1218397A JPH10209220A JP H10209220 A JPH10209220 A JP H10209220A JP 9012183 A JP9012183 A JP 9012183A JP 1218397 A JP1218397 A JP 1218397A JP H10209220 A JPH10209220 A JP H10209220A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- printed circuit
- circuit board
- solder
- printed board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
Abstract
(57)【要約】
【課題】 部品点数を増加させることなく、簡単に半田
の高さや形状を調整できるプリント基板を提供すること
を目的とする。 【解決手段】 プリント基板１は３枚のプリント基板単
体２を積層して成る。最上段のプリント基板単体２を部
分的に切り抜いて枠形の溝部１０を形成する。２段目の
プリント基板単体２の上面のパッド４は溝部１０の底面
に露呈する。チップ５は溝部１０で包囲される残存部２
ａに接地し、チップ５のパッド６はパッド４に半田７で
接着される。残存部２ａがスペーサとして機能し、十分
な高さＡと良好な形状を有する半田７を形成できる。
の高さや形状を調整できるプリント基板を提供すること
を目的とする。 【解決手段】 プリント基板１は３枚のプリント基板単
体２を積層して成る。最上段のプリント基板単体２を部
分的に切り抜いて枠形の溝部１０を形成する。２段目の
プリント基板単体２の上面のパッド４は溝部１０の底面
に露呈する。チップ５は溝部１０で包囲される残存部２
ａに接地し、チップ５のパッド６はパッド４に半田７で
接着される。残存部２ａがスペーサとして機能し、十分
な高さＡと良好な形状を有する半田７を形成できる。
Description
【０００１】
【発明の属する技術分野】本発明は、チップを実装する
多層構造のプリント基板に関するものである。
多層構造のプリント基板に関するものである。
【０００２】
【従来の技術】図４は、従来のチップの実装構造の断面
図である。図中、１はプリント基板であって、複数枚の
プリント基板単体２を積層して形成されており、各プリ
ント基板単体２の上面や下面に回路パターン３が形成さ
れている。チップ５は、その下面のパッド６をプリント
基板１の上面のパッド４に半田７で接着されている。Ｂ
は半田７の高さである。
図である。図中、１はプリント基板であって、複数枚の
プリント基板単体２を積層して形成されており、各プリ
ント基板単体２の上面や下面に回路パターン３が形成さ
れている。チップ５は、その下面のパッド６をプリント
基板１の上面のパッド４に半田７で接着されている。Ｂ
は半田７の高さである。
【０００３】実装後の高温環境下での熱変形などに対す
る信頼性を確保するためには、半田の高さを高くし、ま
たその形状を良くして変形に強いものにする必要がある
が、図４に示す従来方法では、半田７はチップ５の重み
で押しつぶされるので、十分な高さや良好な形状を確保
しにくいものであった。
る信頼性を確保するためには、半田の高さを高くし、ま
たその形状を良くして変形に強いものにする必要がある
が、図４に示す従来方法では、半田７はチップ５の重み
で押しつぶされるので、十分な高さや良好な形状を確保
しにくいものであった。
【０００４】そこで従来、以下に述べる実装構造が知ら
れている。図５は、他の従来のチップとプリント基板の
斜視図、図６は同チップの実装構造の断面図である。プ
リント基板１のパッド４の内側にはスペーサ８がボンド
９で接着されており、このスペーサ８上にチップ５の下
面を接地させることにより、十分な半田７の高さＣを確
保し、また半田７を変形に強いつづみ形にしている。
れている。図５は、他の従来のチップとプリント基板の
斜視図、図６は同チップの実装構造の断面図である。プ
リント基板１のパッド４の内側にはスペーサ８がボンド
９で接着されており、このスペーサ８上にチップ５の下
面を接地させることにより、十分な半田７の高さＣを確
保し、また半田７を変形に強いつづみ形にしている。
【０００５】
【発明が解決しようとする課題】しかしながら図５およ
び図６に示す従来方法は、スペーサ８やボンド９を必要
とするので部品点数が増加し、また工程数も増加するの
でコストアップになるという問題点があった。さらには
スペーサ８の厚さがばらつくと、半田７の高さや形状も
変化するため、スペーサ８には高い加工精度が要求され
るものであり、このこともコストアップの原因となって
いた。
び図６に示す従来方法は、スペーサ８やボンド９を必要
とするので部品点数が増加し、また工程数も増加するの
でコストアップになるという問題点があった。さらには
スペーサ８の厚さがばらつくと、半田７の高さや形状も
変化するため、スペーサ８には高い加工精度が要求され
るものであり、このこともコストアップの原因となって
いた。
【０００６】したがって本発明は、部品点数を増加させ
ることなく、簡単に半田の高さや形状を調整できるプリ
ント基板を提供することを目的とする。
ることなく、簡単に半田の高さや形状を調整できるプリ
ント基板を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、複数枚のプリ
ント基板単体を積層したプリント基板であって、チップ
の下面のパッドに対応するプリント基板単体を部分的に
切除して溝部を形成し、この溝部の底面にチップのパッ
ドを接着するためのパッドを形成するとともに、溝部で
包囲される残存部にチップの下面を接地させるようにし
た。
ント基板単体を積層したプリント基板であって、チップ
の下面のパッドに対応するプリント基板単体を部分的に
切除して溝部を形成し、この溝部の底面にチップのパッ
ドを接着するためのパッドを形成するとともに、溝部で
包囲される残存部にチップの下面を接地させるようにし
た。
【０００８】
【発明の実施の形態】本発明によれば、多層構造のプリ
ント基板を構成するプリント基板単体を部分的に切除し
て溝部を形成するという簡単な手法により、残存部をス
ペーサとして機能させ、チップをプリント基板に接着す
る半田の高さと形状を調整することができる。
ント基板を構成するプリント基板単体を部分的に切除し
て溝部を形成するという簡単な手法により、残存部をス
ペーサとして機能させ、チップをプリント基板に接着す
る半田の高さと形状を調整することができる。
【０００９】（実施の形態１）図１は、本発明の実施の
形態１のチップとプリント基板の斜視図、図２は同チッ
プの実装構造の断面図である。なお各図において、上記
従来例と同一要素には同一符号を付している。
形態１のチップとプリント基板の斜視図、図２は同チッ
プの実装構造の断面図である。なお各図において、上記
従来例と同一要素には同一符号を付している。
【００１０】図１および図２において、プリント基板１
はプリント基板単体２を３枚積層して形成されている
が、このうち、最上段のプリント基板単体２は部分的に
枠形に切除されて溝部１０が形成してあり、溝部１０の
底面に２段目のプリント基板単体２の表面のパッド４が
形成されている。２ａは溝部１０で包囲される残存部で
ある。
はプリント基板単体２を３枚積層して形成されている
が、このうち、最上段のプリント基板単体２は部分的に
枠形に切除されて溝部１０が形成してあり、溝部１０の
底面に２段目のプリント基板単体２の表面のパッド４が
形成されている。２ａは溝部１０で包囲される残存部で
ある。
【００１１】図２に示すように、チップ５はその下面の
パッド６をパッド４上に半田７で接着されるが、チップ
５の下面は残存部２ａ上に接地するので半田７には十分
な高さＡが確保され、またその形状もつづみ形となり、
変形に強いものとなる。
パッド６をパッド４上に半田７で接着されるが、チップ
５の下面は残存部２ａ上に接地するので半田７には十分
な高さＡが確保され、またその形状もつづみ形となり、
変形に強いものとなる。
【００１２】（実施の形態２）図３は、本発明の実施の
形態２のチップの実装構造の断面図である。このもの
は、最上段のプリント基板単体２の中央部は完全にくり
抜かれており、２段目のプリント基板単体２に、実施の
形態１と同様の溝部１０が形成されている。チップ５は
残存部２ａに接地されて実装されるが、実装状態でチッ
プ５はプリント基板１の内部に入り込む。したがって実
装後の全体高さを低くすることができ、また半田７も十
分な高さＡを確保できる。
形態２のチップの実装構造の断面図である。このもの
は、最上段のプリント基板単体２の中央部は完全にくり
抜かれており、２段目のプリント基板単体２に、実施の
形態１と同様の溝部１０が形成されている。チップ５は
残存部２ａに接地されて実装されるが、実装状態でチッ
プ５はプリント基板１の内部に入り込む。したがって実
装後の全体高さを低くすることができ、また半田７も十
分な高さＡを確保できる。
【００１３】
【発明の効果】本発明によれば、多層構造のプリント基
板を構成するプリント基板単体を部分的に切除して溝部
を形成するという簡単な手法により、残存部をスペーサ
として機能させ、チップをプリント基板に接着する半田
の高さと形状を調整することができる。さらには、チッ
プが実装されたプリント基板の全体高さを低くしてコン
パクトなものにすることができる。
板を構成するプリント基板単体を部分的に切除して溝部
を形成するという簡単な手法により、残存部をスペーサ
として機能させ、チップをプリント基板に接着する半田
の高さと形状を調整することができる。さらには、チッ
プが実装されたプリント基板の全体高さを低くしてコン
パクトなものにすることができる。
【図１】本発明の実施の形態１のチップとプリント基板
の斜視図
の斜視図
【図２】本発明の実施の形態１のチップの実装構造の断
面図
面図
【図３】本発明の実施の形態２のチップの実装構造の断
面図
面図
【図４】従来のチップの実装構造の断面図
【図５】他の従来のチップとプリント基板の斜視図
【図６】他の従来のチップの実装構造の断面図
１ プリント基板 ２ プリント基板単体 ２ａ 残存部 ４，６ パッド ５ チップ １０ 溝部
Claims (1)
- 【請求項１】複数枚のプリント基板単体を積層したプリ
ント基板であって、チップの下面のパッドに対応するプ
リント基板単体を部分的に切除して溝部を形成し、この
溝部の底面にチップのパッドを接着するためのパッドを
形成するとともに、溝部で包囲される残存部にチップの
下面を接地させるようにしたことを特徴とするプリント
基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9012183A JPH10209220A (ja) | 1997-01-27 | 1997-01-27 | プリント基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9012183A JPH10209220A (ja) | 1997-01-27 | 1997-01-27 | プリント基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10209220A true JPH10209220A (ja) | 1998-08-07 |
Family
ID=11798314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9012183A Pending JPH10209220A (ja) | 1997-01-27 | 1997-01-27 | プリント基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10209220A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007311678A (ja) * | 2006-05-22 | 2007-11-29 | Denso Corp | 電子部品の実装方法および電子部品の実装構造 |
| JP2012004602A (ja) * | 1999-03-17 | 2012-01-05 | Ion Geophysical Corp | 低応力ダイ・アタッチメント |
| CN104347601A (zh) * | 2013-07-23 | 2015-02-11 | 三星电子株式会社 | 半导体封装件及其制造方法 |
| JP2017054860A (ja) * | 2015-09-07 | 2017-03-16 | 株式会社デンソー | 電子装置 |
-
1997
- 1997-01-27 JP JP9012183A patent/JPH10209220A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012004602A (ja) * | 1999-03-17 | 2012-01-05 | Ion Geophysical Corp | 低応力ダイ・アタッチメント |
| JP2007311678A (ja) * | 2006-05-22 | 2007-11-29 | Denso Corp | 電子部品の実装方法および電子部品の実装構造 |
| JP4736948B2 (ja) * | 2006-05-22 | 2011-07-27 | 株式会社デンソー | 電子部品の実装方法 |
| CN104347601A (zh) * | 2013-07-23 | 2015-02-11 | 三星电子株式会社 | 半导体封装件及其制造方法 |
| US9245816B2 (en) | 2013-07-23 | 2016-01-26 | Samsung Electronics Co., Ltd. | Semiconductor package and method of manufacturing the semiconductor package |
| US9570423B2 (en) | 2013-07-23 | 2017-02-14 | Samsung Electronics Co., Ltd. | Semiconductor package and method of manufacturing the semiconductor package |
| CN104347601B (zh) * | 2013-07-23 | 2018-03-20 | 三星电子株式会社 | 半导体封装件及其制造方法 |
| JP2017054860A (ja) * | 2015-09-07 | 2017-03-16 | 株式会社デンソー | 電子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6628527B2 (en) | Mounting structure for electronic parts and manufacturing method thereof | |
| JPH0936549A (ja) | ベアチップ実装用プリント基板 | |
| JP2001274196A (ja) | 半導体装置 | |
| WO2004109759A3 (en) | Integrated heat spreader lid | |
| JPH08162606A (ja) | プリント回路板を使用した電子部品パッケージの立体相互接続 | |
| JPH1168026A (ja) | 配線用補助パッケージおよび印刷回路配線板構造 | |
| US7200924B2 (en) | Method of packaging electronic parts | |
| JPH10209220A (ja) | プリント基板 | |
| EP3680211B1 (en) | Sensor unit and method of interconnecting a substrate and a carrier | |
| AU2002217176B2 (en) | A method for manufaacturing a crystal oscillator and a crystal oscillator | |
| JPH10209207A (ja) | チップの実装方法 | |
| JPH0997964A (ja) | プリント配線板及びその製造方法 | |
| JP2003324276A (ja) | 配線基板の製造方法 | |
| JP2001077298A (ja) | マルチチップパッケージ | |
| JPH065769A (ja) | 積層構造のフィルム基材およびこれを用いた電子回路素子搭載用リードフレーム | |
| JP2749685B2 (ja) | 回路基板の製造方法 | |
| CN217985409U (zh) | 组合传感器 | |
| JP2008085508A (ja) | 音響センサの製造方法 | |
| JPH0482244A (ja) | 半導体集積回路装置およびその配線変更方法 | |
| JP2002124597A (ja) | プラスチックで取り囲まれた構成素子を製作する方法及びプラスチックで取り囲まれた構成素子 | |
| JPH053160B2 (ja) | ||
| KR100299191B1 (ko) | 인쇄회로기판제조방법 | |
| JPH061094A (ja) | Ｉｃカード及びその製造方法 | |
| JPH0918096A (ja) | 電子装置用基板編集体およびその分割方法 | |
| CN100481415C (zh) | 芯片封装体及其制造方法 |