JP2000216172A - 半導体装置の製造装置 - Google Patents
半導体装置の製造装置Info
- Publication number
- JP2000216172A JP2000216172A JP1746199A JP1746199A JP2000216172A JP 2000216172 A JP2000216172 A JP 2000216172A JP 1746199 A JP1746199 A JP 1746199A JP 1746199 A JP1746199 A JP 1746199A JP 2000216172 A JP2000216172 A JP 2000216172A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- mounting surface
- semiconductor chip
- semiconductor device
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【課題】 液状又はペースト状接着剤を用いてダイ・ボ
ンディングを行うＬＯＣ型パッケージ製造装置を提供す
る。 【解決手段】 ボンディングステージ１は、チップ搭載
面２と、リードフレーム当接面３とを有している。リー
ドフレーム当接面３はチップ搭載面２を取り囲み、か
つ、チップ搭載面２より高さ位置が上にある。チップ搭
載面２とリードフレーム当接面３にそれぞれ開口する真
空吸着孔４，５が、設けられている。リードフレーム当
接面３の上には、リードフレームの位置規制孔に嵌合可
能なパイロットピン６が設けられている。チップ搭載面
２とリードフレーム当接面３との高さ位置の設定によ
り、半導体チップとリードフレームとの間の間隔を許容
範囲に保つことが容易となる。
ンディングを行うＬＯＣ型パッケージ製造装置を提供す
る。 【解決手段】 ボンディングステージ１は、チップ搭載
面２と、リードフレーム当接面３とを有している。リー
ドフレーム当接面３はチップ搭載面２を取り囲み、か
つ、チップ搭載面２より高さ位置が上にある。チップ搭
載面２とリードフレーム当接面３にそれぞれ開口する真
空吸着孔４，５が、設けられている。リードフレーム当
接面３の上には、リードフレームの位置規制孔に嵌合可
能なパイロットピン６が設けられている。チップ搭載面
２とリードフレーム当接面３との高さ位置の設定によ
り、半導体チップとリードフレームとの間の間隔を許容
範囲に保つことが容易となる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＯＣ型パッケー
ジの製造工程における半導体チップをリードフレームに
接着固定するダイ・ボンディング工程に関する。
ジの製造工程における半導体チップをリードフレームに
接着固定するダイ・ボンディング工程に関する。
【０００２】
【従来の技術】近年、主としてメモリーデバイスに代表
される半導体チップのパッケージ方式として、インナー
リードを半導体チップの回路形成面上にまで延長し、半
導体チップ中央部に設けられた電極パッドとインナーリ
ードとの間でワイヤー・ボンディングを行う方式、いわ
ゆるＬＯＣ（リード・オン・チップ）型パッケージ方式
が採用されている。
される半導体チップのパッケージ方式として、インナー
リードを半導体チップの回路形成面上にまで延長し、半
導体チップ中央部に設けられた電極パッドとインナーリ
ードとの間でワイヤー・ボンディングを行う方式、いわ
ゆるＬＯＣ（リード・オン・チップ）型パッケージ方式
が採用されている。
【０００３】このＬＯＣ型パッケージ方式における製造
工程の１つに、ダイジングによって個々に分離された半
導体チップをリードフレームに接着固定するダイ・ボン
ディング工程がある。このダイ・ボンディング工程で
は、従来は、半導体チップの回路形成面とリードフレー
ムのインナーリード部の一部とを所定の厚みを有する両
面接着型のテープを用いて接着固定を行っていた。
工程の１つに、ダイジングによって個々に分離された半
導体チップをリードフレームに接着固定するダイ・ボン
ディング工程がある。このダイ・ボンディング工程で
は、従来は、半導体チップの回路形成面とリードフレー
ムのインナーリード部の一部とを所定の厚みを有する両
面接着型のテープを用いて接着固定を行っていた。
【０００４】以下、従来の半導体チップとリードフレー
ムとを接続するための半導体装置の製造装置について図
６を参照しながら説明する。
ムとを接続するための半導体装置の製造装置について図
６を参照しながら説明する。
【０００５】図６に示すように、従来の半導体装置の製
造工程においては、リードフレーム１０７に両面接着型
テープ１０６を貼り付けたものを準備し、これを、ボン
ディングステージ１０４と圧着ヘッド１０５との間に挟
んで両者を押圧することにより、半導体チップ１０３と
リードフレーム１０７とを接着固定していた。そのと
き、半導体チップ１０３とリードフレーム１０７との間
隔のばらつきのため半導体チップ１０３の表面上の回路
の電気的特性がばらつくことを回避すべく、両面接着型
テープ１０６の厚みを調節することにより、半導体チッ
プ１０３とリードフレーム１０７との間隔を所定の許容
範囲内に保っていた。
造工程においては、リードフレーム１０７に両面接着型
テープ１０６を貼り付けたものを準備し、これを、ボン
ディングステージ１０４と圧着ヘッド１０５との間に挟
んで両者を押圧することにより、半導体チップ１０３と
リードフレーム１０７とを接着固定していた。そのと
き、半導体チップ１０３とリードフレーム１０７との間
隔のばらつきのため半導体チップ１０３の表面上の回路
の電気的特性がばらつくことを回避すべく、両面接着型
テープ１０６の厚みを調節することにより、半導体チッ
プ１０３とリードフレーム１０７との間隔を所定の許容
範囲内に保っていた。
【０００６】
【発明が解決しようとする課題】従来のＬＯＣ構造型半
導体パッケージにおいては、あらかじめ両面接着型テー
プをリードフレームに貼り付けなければならないため
に、その加工費を含めたリードフレームの材料費が高く
なるという問題があった。また、半導体チップとリード
フレームを接着する際に、両面接着型テープが半導体チ
ップの回路形成面に押し当てられることによる半導体チ
ップへのダメージの発生も懸念されていた。そこで、近
年、半導体チップとリードフレームとを液状またはペー
スト状の接着剤を用いて接着固定することが考えだされ
た。しかしながら、上記の従来のＬＯＣ方式のダイ・ボ
ンディング工程で用いられる装置において、半導体チッ
プとリードフレームとを液状またはペースト状の接着剤
により接着固定したのでは、半導体チップとリードフレ
ームとの間隔を許容範囲内に保つことは困難であった。
導体パッケージにおいては、あらかじめ両面接着型テー
プをリードフレームに貼り付けなければならないため
に、その加工費を含めたリードフレームの材料費が高く
なるという問題があった。また、半導体チップとリード
フレームを接着する際に、両面接着型テープが半導体チ
ップの回路形成面に押し当てられることによる半導体チ
ップへのダメージの発生も懸念されていた。そこで、近
年、半導体チップとリードフレームとを液状またはペー
スト状の接着剤を用いて接着固定することが考えだされ
た。しかしながら、上記の従来のＬＯＣ方式のダイ・ボ
ンディング工程で用いられる装置において、半導体チッ
プとリードフレームとを液状またはペースト状の接着剤
により接着固定したのでは、半導体チップとリードフレ
ームとの間隔を許容範囲内に保つことは困難であった。
【０００７】本発明の目的は、液状またはペースト状の
接着剤を用いてダイ・ボンディング工程を行いながら
も、半導体チップとリードフレームとの間隔を容易に許
容範囲内に保つことを可能にする半導体装置の製造装置
を提供することにある。
接着剤を用いてダイ・ボンディング工程を行いながら
も、半導体チップとリードフレームとの間隔を容易に許
容範囲内に保つことを可能にする半導体装置の製造装置
を提供することにある。
【０００８】
【課題を解決するための手段】本発明の半導体装置の製
造装置は、半導体チップとリードフレームとを接着固定
するためのボンディングステージを備えた半導体装置の
製造装置であって、上記ボンディングステージは、半導
体チップが搭載されるチップ搭載面と、リードフレーム
が当接されるリードフレーム当接面とを備え、上記リー
ドフレーム当接面は、上記チップ搭載面を取り囲み、か
つ、チップ搭載面より高さ位置が上にある。
造装置は、半導体チップとリードフレームとを接着固定
するためのボンディングステージを備えた半導体装置の
製造装置であって、上記ボンディングステージは、半導
体チップが搭載されるチップ搭載面と、リードフレーム
が当接されるリードフレーム当接面とを備え、上記リー
ドフレーム当接面は、上記チップ搭載面を取り囲み、か
つ、チップ搭載面より高さ位置が上にある。
【０００９】これにより、半導体チップの主面とリード
フレームとの間隔を容易に許容範囲に保ちながら、半導
体チップとリードフレームとを接着固定してＬＯＣ型パ
ッケージを形成できる。しかも、従来よりコストの低い
ＬＯＣ型パッケージの製造を実現することができる。
フレームとの間隔を容易に許容範囲に保ちながら、半導
体チップとリードフレームとを接着固定してＬＯＣ型パ
ッケージを形成できる。しかも、従来よりコストの低い
ＬＯＣ型パッケージの製造を実現することができる。
【００１０】上記半導体装置の製造装置において、上記
ボンディングステージに、真空吸着用の上記チップ搭載
面に開口している第一の孔と、真空吸着用の上記リード
フレーム当接面に開口している第二の孔をさらに設ける
ことにより、半導体チップの不要な上下左右の移動を防
止し、かつ、リードフレーム当接面へのリードフレーム
の当接を従来より確実に行うことができる。
ボンディングステージに、真空吸着用の上記チップ搭載
面に開口している第一の孔と、真空吸着用の上記リード
フレーム当接面に開口している第二の孔をさらに設ける
ことにより、半導体チップの不要な上下左右の移動を防
止し、かつ、リードフレーム当接面へのリードフレーム
の当接を従来より確実に行うことができる。
【００１１】上記半導体装置の製造装置において、上記
リードフレームに樹脂封止工程におけるリードフレーム
の位置決めをするための位置規制孔を設け、上記ボンデ
ィングステージは、上記リードフレーム当接面上に形成
され、上記リードフレームの位置規制孔に嵌合可能なパ
イロットピンをさらに設けることにより、リードフレー
ムと半導体チップとの横方向の位置合わせを容易に行な
うことができる。
リードフレームに樹脂封止工程におけるリードフレーム
の位置決めをするための位置規制孔を設け、上記ボンデ
ィングステージは、上記リードフレーム当接面上に形成
され、上記リードフレームの位置規制孔に嵌合可能なパ
イロットピンをさらに設けることにより、リードフレー
ムと半導体チップとの横方向の位置合わせを容易に行な
うことができる。
【００１２】上記半導体装置の製造装置において、チッ
プ搭載面の周囲に溝を形成することにより、ボンディン
グステージのチップ搭載面や接合面上にゴミや埃が堆積
するのを容易に抑制できるため、半導体チップの傾きを
抑制できる。したがって、安定して半導体チップとリー
ドフレームとの間隔を許容範囲内に保つことができる。
プ搭載面の周囲に溝を形成することにより、ボンディン
グステージのチップ搭載面や接合面上にゴミや埃が堆積
するのを容易に抑制できるため、半導体チップの傾きを
抑制できる。したがって、安定して半導体チップとリー
ドフレームとの間隔を許容範囲内に保つことができる。
【００１３】上記半導体装置の製造装置において、上記
チップ搭載面を半導体チップ面のサイズより小さくする
ことにより、ボンディングステージのチップ搭載面や接
合面上にゴミや埃が堆積するのをより効果的に抑制でき
る。したがって、安定して半導体チップとリードフレー
ムとの間隔をより確実に許容範囲内に保つことができ
る。
チップ搭載面を半導体チップ面のサイズより小さくする
ことにより、ボンディングステージのチップ搭載面や接
合面上にゴミや埃が堆積するのをより効果的に抑制でき
る。したがって、安定して半導体チップとリードフレー
ムとの間隔をより確実に許容範囲内に保つことができ
る。
【００１４】
【発明の実施の形態】本発明は、ダイジングによって個
々に分離された半導体チップをリードフレームに接着固
定するダイ・ボンディングという工程に関するものであ
る。
々に分離された半導体チップをリードフレームに接着固
定するダイ・ボンディングという工程に関するものであ
る。
【００１５】以下、本発明の実施形態について、図１及
び図２を参照しながら説明する。ここで、図１は本発明
の実施形態に係る半導体装置の製造装置の断面図、図２
は本発明の半導体装置の製造装置において、チップ搭載
面に半導体チップが搭載され、リードフレーム当接面に
リードフレームが当接されている状態の平面図である。
び図２を参照しながら説明する。ここで、図１は本発明
の実施形態に係る半導体装置の製造装置の断面図、図２
は本発明の半導体装置の製造装置において、チップ搭載
面に半導体チップが搭載され、リードフレーム当接面に
リードフレームが当接されている状態の平面図である。
【００１６】図１及び図２に示すように、本発明の半導
体装置の製造装置におけるボンディングステージ１は、
半導体チップが搭載されるチップ搭載面２と、リードフ
レームが当接されるリードフレーム当接面３とを有して
いる。そのリードフレーム当接面３はチップ搭載面２を
取り囲み、かつ、チップ搭載面２より高さ位置が上にあ
る。また、チップ搭載面２とリードフレーム当接面３に
は、ボンディングステージ１を貫通する真空吸着孔４，
５の上端がそれぞれ開口している。また、リードフレー
ム当接面３の上には、リードフレームの位置規制孔に嵌
合可能なパイロットピン６が設けられている。さらに、
チップ搭載面２は半導体チップ面のサイズより小さく作
られている。また、チップ搭載面２の周囲には溝７が設
けらている。ただし、図１ではパイロットピン６を便宜
上表示したが、Ｉ−Ｉ線における断面にはパイロットピ
ン６は現実には存在しない。
体装置の製造装置におけるボンディングステージ１は、
半導体チップが搭載されるチップ搭載面２と、リードフ
レームが当接されるリードフレーム当接面３とを有して
いる。そのリードフレーム当接面３はチップ搭載面２を
取り囲み、かつ、チップ搭載面２より高さ位置が上にあ
る。また、チップ搭載面２とリードフレーム当接面３に
は、ボンディングステージ１を貫通する真空吸着孔４，
５の上端がそれぞれ開口している。また、リードフレー
ム当接面３の上には、リードフレームの位置規制孔に嵌
合可能なパイロットピン６が設けられている。さらに、
チップ搭載面２は半導体チップ面のサイズより小さく作
られている。また、チップ搭載面２の周囲には溝７が設
けらている。ただし、図１ではパイロットピン６を便宜
上表示したが、Ｉ−Ｉ線における断面にはパイロットピ
ン６は現実には存在しない。
【００１７】図３は、本発明の半導体装置の製造装置に
使用されるリードフレームの平面図である。同図に示す
ように、リードフレームは半導体チップとリードフレー
ムとを接着固定するための固定用リード１３，１４と、
半導体チップの外周部に近接して配置されかつ半導体チ
ップの中央付近まで延びる多数のインナーリード１５
と、各インナーリード１５の後端から導出され、インナ
ーリード１５と同数であるアウターリード１６と、各ア
ウターリード１６の先端を順次接続するダムバー１７
と、各アウターリード１６の後端を順次接続する四角形
の外枠１８ａ〜ｄとを備えている。上記ダムバー１７
は、各々外枠１８ａ，ｂに平行な２辺からなる。
使用されるリードフレームの平面図である。同図に示す
ように、リードフレームは半導体チップとリードフレー
ムとを接着固定するための固定用リード１３，１４と、
半導体チップの外周部に近接して配置されかつ半導体チ
ップの中央付近まで延びる多数のインナーリード１５
と、各インナーリード１５の後端から導出され、インナ
ーリード１５と同数であるアウターリード１６と、各ア
ウターリード１６の先端を順次接続するダムバー１７
と、各アウターリード１６の後端を順次接続する四角形
の外枠１８ａ〜ｄとを備えている。上記ダムバー１７
は、各々外枠１８ａ，ｂに平行な２辺からなる。
【００１８】ここで、上記固定用リード１３，１４は合
計６箇所に設けられている。そのうち４箇所（固定用リ
ード１３）は、両端のインナーリード１５から導出され
ており、かつ、インナーリード１５と外枠１８ｃ，ｄと
の間に設けられている。残りの２箇所（固定用リード１
４）は、多数のインナーリード１５のうち中央にあるイ
ンナーリードの先端から、リードフレームの中心に向か
って、導出されている。これら６箇所の固定用リード１
３，１４により、半導体チップとリードフレームとを確
実に接着固定することができる。ただし、固定用リード
の位置は上述の位置に限定されるものでないことはいう
までもない。
計６箇所に設けられている。そのうち４箇所（固定用リ
ード１３）は、両端のインナーリード１５から導出され
ており、かつ、インナーリード１５と外枠１８ｃ，ｄと
の間に設けられている。残りの２箇所（固定用リード１
４）は、多数のインナーリード１５のうち中央にあるイ
ンナーリードの先端から、リードフレームの中心に向か
って、導出されている。これら６箇所の固定用リード１
３，１４により、半導体チップとリードフレームとを確
実に接着固定することができる。ただし、固定用リード
の位置は上述の位置に限定されるものでないことはいう
までもない。
【００１９】次に、本発明の半導体装置の製造工程にお
ける半導体チップとリードフレームとの接着固定の手順
について説明する。
ける半導体チップとリードフレームとの接着固定の手順
について説明する。
【００２０】まず、図４（ａ）に示すように、ボンディ
ングステージ１のチップ搭載面２上に半導体チップ８を
載置し、真空吸着孔４から真空ポンプ（図示せず）によ
り真空吸着を行って半導体チップ８を固定する。これに
より、半導体チップ８の不要な上下左右への移動を防止
する。
ングステージ１のチップ搭載面２上に半導体チップ８を
載置し、真空吸着孔４から真空ポンプ（図示せず）によ
り真空吸着を行って半導体チップ８を固定する。これに
より、半導体チップ８の不要な上下左右への移動を防止
する。
【００２１】そして、図４（ｂ）に示すように、半導体
チップ８上の所定の位置、すなわちリードフレームとの
接着箇所に液状またはペースト状の接着剤９をディスペ
ンスノズル１０により塗布する。ただし、リードフレー
ム側の接着部にあらかじめ接着剤を付けたリードフレー
ムを用いる場合には、図４（ｂ）に示すような半導体チ
ップ上への接着剤の塗布は行わないものとする。
チップ８上の所定の位置、すなわちリードフレームとの
接着箇所に液状またはペースト状の接着剤９をディスペ
ンスノズル１０により塗布する。ただし、リードフレー
ム側の接着部にあらかじめ接着剤を付けたリードフレー
ムを用いる場合には、図４（ｂ）に示すような半導体チ
ップ上への接着剤の塗布は行わないものとする。
【００２２】次に、図４（ｃ）に示すように、ボンディ
ングステージ１のリードフレーム当接面３にリードフレ
ーム１１を載置して真空吸着により固定する。この時、
リードフレーム１１の位置規制孔１２がパイロットピン
６に係合するようにリードフレーム１１に横方向の位置
が規制され、リードフレーム１１と半導体チップ８との
横方向の位置合わせを容易に行うことができる。そし
て、この状態で接着剤９を硬化させて半導体チップ８と
リードフレーム１１とを接着固定する。
ングステージ１のリードフレーム当接面３にリードフレ
ーム１１を載置して真空吸着により固定する。この時、
リードフレーム１１の位置規制孔１２がパイロットピン
６に係合するようにリードフレーム１１に横方向の位置
が規制され、リードフレーム１１と半導体チップ８との
横方向の位置合わせを容易に行うことができる。そし
て、この状態で接着剤９を硬化させて半導体チップ８と
リードフレーム１１とを接着固定する。
【００２３】本実施形態では、接着剤の種類については
説明していないが、例えば、接着剤として熱硬化性接着
剤や紫外線硬化性接着剤を用いることが可能であり、そ
の場合においてはそれぞれ加熱手段や紫外線照射手段を
用いて各接着剤を硬化させることになる。
説明していないが、例えば、接着剤として熱硬化性接着
剤や紫外線硬化性接着剤を用いることが可能であり、そ
の場合においてはそれぞれ加熱手段や紫外線照射手段を
用いて各接着剤を硬化させることになる。
【００２４】また、図５は、本発明の半導体装置による
半導体チップとリードフレームとの接着固定の後に、外
部接続のために指定されたインナーリード１５と半導体
チップ８の電極部１９との間で、極細線２０によるワイ
ヤー・ボンディングを行った状態を示す平面図である。
半導体チップとリードフレームとの接着固定の後に、外
部接続のために指定されたインナーリード１５と半導体
チップ８の電極部１９との間で、極細線２０によるワイ
ヤー・ボンディングを行った状態を示す平面図である。
【００２５】上述のように、本発明の半導体装置の製造
装置では、ボンディングステージ１において半導体チッ
プ８を搭載するチップ搭載面２とリードフレーム１１を
当接するリードフレーム当接面３とが設けられている。
そのリードフレーム当接面３はチップ搭載面２を取り囲
み、かつ、チップ搭載面２より高さ位置が上にある。
装置では、ボンディングステージ１において半導体チッ
プ８を搭載するチップ搭載面２とリードフレーム１１を
当接するリードフレーム当接面３とが設けられている。
そのリードフレーム当接面３はチップ搭載面２を取り囲
み、かつ、チップ搭載面２より高さ位置が上にある。
【００２６】よって、本実施形態の製造装置を用いるこ
とにより、半導体チップ８の主面とリードフレーム１１
との間隔をほぼ一定にできる。すなわち、予めチップ搭
載面２とリードフレーム当接面３との高さ位置の差を適
宜設定（例えば、約１００μｍ）しておくことにより、
半導体チップ８の主面とリードフレーム１１との間隔を
容易に許容範囲（７５μｍ〜１２５μｍ）に保ちなが
ら、半導体チップ８とリードフレーム１１とを接着固定
してＬＯＣ型構造を形成できる。しかも、従来よりコス
トの低いＬＯＣ型半導体パッケージの製造を実現するこ
とができる。
とにより、半導体チップ８の主面とリードフレーム１１
との間隔をほぼ一定にできる。すなわち、予めチップ搭
載面２とリードフレーム当接面３との高さ位置の差を適
宜設定（例えば、約１００μｍ）しておくことにより、
半導体チップ８の主面とリードフレーム１１との間隔を
容易に許容範囲（７５μｍ〜１２５μｍ）に保ちなが
ら、半導体チップ８とリードフレーム１１とを接着固定
してＬＯＣ型構造を形成できる。しかも、従来よりコス
トの低いＬＯＣ型半導体パッケージの製造を実現するこ
とができる。
【００２７】また、ボンディングステージのチップ搭載
面２や接合面上にゴミや埃が堆積するのを容易に抑制で
きるため、半導体チップ８の傾きが生じることがなく、
従来より安定して半導体チップとリードフレームとの間
隔を許容範囲内に保つことができる。
面２や接合面上にゴミや埃が堆積するのを容易に抑制で
きるため、半導体チップ８の傾きが生じることがなく、
従来より安定して半導体チップとリードフレームとの間
隔を許容範囲内に保つことができる。
【００２８】なお、チップ搭載面２は半導体チップ面の
サイズより大きくてもよい。この場合においても、ボン
ディングステージ１のチップ搭載面２や接合面上にゴミ
や埃が堆積するのを容易に抑制できることはいうまでも
ない。よって、大小各種サイズの半導体チップについ
て、共通のボンディングステージ１を利用してダイ・ボ
ンディングを行えることとなる。
サイズより大きくてもよい。この場合においても、ボン
ディングステージ１のチップ搭載面２や接合面上にゴミ
や埃が堆積するのを容易に抑制できることはいうまでも
ない。よって、大小各種サイズの半導体チップについ
て、共通のボンディングステージ１を利用してダイ・ボ
ンディングを行えることとなる。
【００２９】また、上述のように、本発明の半導体装置
の製造装置の構成は簡素であるので、従来の装置に比べ
設費の増大を抑制できる。
の製造装置の構成は簡素であるので、従来の装置に比べ
設費の増大を抑制できる。
【００３０】さらに、本実施形態の方法によれば、接着
剤の種類にかかわらず半導体チップ８の主面とリードフ
レーム１１との間隔をほぼ一定にできる。そこで、接着
剤の選択幅を拡大できることとなる。
剤の種類にかかわらず半導体チップ８の主面とリードフ
レーム１１との間隔をほぼ一定にできる。そこで、接着
剤の選択幅を拡大できることとなる。
【００３１】なお、本発明の半導体装置の製造工程に代
えて、ボンディングステージ１のチップ搭載面２上への
半導体チップ８の載置、固定の後に、ロータリー搬送装
置によりボンディングステージ１を移動させることによ
り、１つのディスペンスノズル１０を用いて、所定の数
箇所の接着箇所に接着剤９を塗布するようにしてもよ
い。この場合には、ボンディングステージ１のリードフ
レーム当接面３上へのリードフレーム１１の載置、固定
の後に、ボンディングステージ１を移動させることによ
り、接着剤を硬化させるため、紫外線を上記接着箇所に
照射することとなる。
えて、ボンディングステージ１のチップ搭載面２上への
半導体チップ８の載置、固定の後に、ロータリー搬送装
置によりボンディングステージ１を移動させることによ
り、１つのディスペンスノズル１０を用いて、所定の数
箇所の接着箇所に接着剤９を塗布するようにしてもよ
い。この場合には、ボンディングステージ１のリードフ
レーム当接面３上へのリードフレーム１１の載置、固定
の後に、ボンディングステージ１を移動させることによ
り、接着剤を硬化させるため、紫外線を上記接着箇所に
照射することとなる。
【００３２】
【発明の効果】以上に説明したように本発明の半導体装
置の製造装置によれば、半導体チップの主面とリードフ
レームとの間隔を容易に許容範囲に保ちながら、半導体
チップとリードフレームとを接着固定してＬＯＣ型構造
を形成できる。しかも、従来よりコストの低いＬＯＣ型
半導体パッケージの製造を実現することができる。
置の製造装置によれば、半導体チップの主面とリードフ
レームとの間隔を容易に許容範囲に保ちながら、半導体
チップとリードフレームとを接着固定してＬＯＣ型構造
を形成できる。しかも、従来よりコストの低いＬＯＣ型
半導体パッケージの製造を実現することができる。
【図１】実施形態に係る半導体装置の製造装置の断面図
であって、図２のＩ−Ｉ線における断面図である。
であって、図２のＩ−Ｉ線における断面図である。
【図２】実施形態に係る半導体装置の製造装置におい
て、チップ搭載面に半導体チップが搭載され、リードフ
レーム当接面にリードフレームが当接されている状態の
平面図である。
て、チップ搭載面に半導体チップが搭載され、リードフ
レーム当接面にリードフレームが当接されている状態の
平面図である。
【図３】実施形態に係る半導体装置の製造装置に使用さ
れるリードフレームの平面図である。
れるリードフレームの平面図である。
【図４】実施形態に係る半導体装置の製造装置における
半導体チップとリードフレームとの接着固定の手順を示
す断面図である。
半導体チップとリードフレームとの接着固定の手順を示
す断面図である。
【図５】実施形態によるダイ・ボンディング後、ワイヤ
ー・ボンディングを行った後の半導体装置の平面図であ
る。
ー・ボンディングを行った後の半導体装置の平面図であ
る。
【図６】従来の半導体装置の製造装置を示す断面図であ
る。
る。
１ ボンディングステージ ２ チップ搭載面 ３ リードフレーム当接面 ４ チップ真空吸着孔 ５ リードフレーム真空吸着孔 ６ パイロットピン ７ 溝 ８ 半導体チップ ９ 接着剤 １０ ディスペンスノズル １１ リードフレーム １２ 位置規制孔 １３ 固定用リード １４ 固定用リード １５ インナーリード １６ アウターリード １７ ダムバー １８ 外枠 １９ 電極部 ２０ 極細線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田村 佳和 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 田中 彰一 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 村山 次雄 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 Ｆターム(参考） 5F047 AA11 BA21 FA22 FA54
Claims (5)
- 【請求項１】 半導体チップとリードフレームとを接着
固定するためのボンディングステージを備えた半導体装
置の製造装置であって、 上記ボンディングステージは、 半導体チップが搭載されるチップ搭載面と、 リードフレームが当接されるリードフレーム当接面とを
備え、 上記リードフレーム当接面は、上記チップ搭載面を取り
囲み、かつ、チップ搭載面より高さ位置が上にあること
を特徴とする半導体装置の製造装置。 - 【請求項２】 請求項１に記載の半導体装置の製造装置
において、 上記ボンディングステージは、真空吸着用の上記チップ
搭載面に開口している第一の孔と、真空吸着用の上記リ
ードフレーム当接面に開口している第二の孔とをさらに
備えていることを特徴とする半導体装置の製造装置。 - 【請求項３】 請求項１又は２に記載の半導体装置の製
造装置において、 上記リードフレームには樹脂封止工程におけるリードフ
レームの位置決めをするための位置規制孔が設けられて
おり、 上記ボンディングステージは、上記リードフレーム当接
面上に形成され、上記リードフレームの位置規制孔に嵌
合可能なパイロットピンをさらに備えていることを特徴
とする半導体装置の製造装置。 - 【請求項４】 請求項１〜３のうちいずれかの１つに記
載の半導体装置の製造装置において、 チップ搭載面の周囲には溝が形成されていることを特徴
とする半導体装置の製造装置。 - 【請求項５】 請求項１〜４のうちいずれかの１つに記
載の半導体装置の製造装置において、 上記チップ搭載面が半導体チップ面のサイズより小さい
ことを特徴とする半導体装置の製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1746199A JP2000216172A (ja) | 1999-01-26 | 1999-01-26 | 半導体装置の製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1746199A JP2000216172A (ja) | 1999-01-26 | 1999-01-26 | 半導体装置の製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000216172A true JP2000216172A (ja) | 2000-08-04 |
Family
ID=11944674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1746199A Pending JP2000216172A (ja) | 1999-01-26 | 1999-01-26 | 半導体装置の製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000216172A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102522340A (zh) * | 2011-12-21 | 2012-06-27 | 杭州士兰集成电路有限公司 | 一种大功率模块的散热片安装方法 |
| US11983603B2 (en) | 2020-07-31 | 2024-05-14 | Nec Corporation | Holder, quantum device, and manufacturing method of quantum device |
-
1999
- 1999-01-26 JP JP1746199A patent/JP2000216172A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102522340A (zh) * | 2011-12-21 | 2012-06-27 | 杭州士兰集成电路有限公司 | 一种大功率模块的散热片安装方法 |
| US11983603B2 (en) | 2020-07-31 | 2024-05-14 | Nec Corporation | Holder, quantum device, and manufacturing method of quantum device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6759745B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7297412B2 (en) | Fabrication of stacked microelectronic devices | |
| JP2972096B2 (ja) | 樹脂封止型半導体装置 | |
| KR20020031044A (ko) | 반도체 장치 및 반도체 장치의 제조 방법과 반도체 장치의실장 방법 | |
| JP2003017646A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP2005223331A (ja) | リードフレーム、これを利用した半導体チップパッケージ及びその製造方法 | |
| JP2001035998A (ja) | ウェーハレベルスタックパッケージ及びその製造方法 | |
| JPH1012676A (ja) | 半導体装置 | |
| JP2914624B2 (ja) | リードフレームに液状の接着剤を塗布して形成された不連続的な接着層を有するリードオンチップ半導体パッケージ及びその製造方法 | |
| US4380566A (en) | Radiation protection for integrated circuits utilizing tape automated bonding | |
| JPH10150072A (ja) | 半導体装置および半導体装置用のリードフレーム | |
| JP2000216172A (ja) | 半導体装置の製造装置 | |
| KR20000061035A (ko) | 반도체 칩과 그의 제조 방법과 그 반도체 칩을 이용한 적층 칩패키지 및 그 적층 칩 패키지의 제조 방법 | |
| JP2001077265A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH09306934A (ja) | チップ型半導体装置の製造方法 | |
| JPH10150069A (ja) | 半導体パッケージ及びその製造方法 | |
| JP2000164792A (ja) | 半導体装置およびその製造方法 | |
| JPH0198237A (ja) | 半導体装置の実装方法 | |
| KR20020089492A (ko) | 웨이퍼 후면에 다이 부착물질의 사전 도포 | |
| JP3303825B2 (ja) | 半導体装置の製造方法 | |
| JP2001077279A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JPH10214933A (ja) | 半導体装置とその製造方法 | |
| JP2001077266A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2003068793A (ja) | 半導体装置及びその製造方法 | |
| US7183631B2 (en) | Package structure module of bump posited type lead frame |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050127 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070508 |