KR20020089492A - 웨이퍼 후면에 다이 부착물질의 사전 도포 - Google Patents

웨이퍼 후면에 다이 부착물질의 사전 도포 Download PDF

Info

Publication number
KR20020089492A
KR20020089492A KR1020027013922A KR20027013922A KR20020089492A KR 20020089492 A KR20020089492 A KR 20020089492A KR 1020027013922 A KR1020027013922 A KR 1020027013922A KR 20027013922 A KR20027013922 A KR 20027013922A KR 20020089492 A KR20020089492 A KR 20020089492A
Authority
KR
South Korea
Prior art keywords
die
attach material
wafer
die attach
surface area
Prior art date
Application number
KR1020027013922A
Other languages
English (en)
Inventor
풍샐리와이.엘.
호콕쿠운
Original Assignee
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 어드밴스드 마이크로 디바이시즈, 인코포레이티드
Publication of KR20020089492A publication Critical patent/KR20020089492A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27416—Spin coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

하부 다이 접착패드의 오염을 제거하고 일정한 접착선 두께를 제공하는 적층 다이 구조의 상부 다이를 하부 다이에 접착하는 방법이 제공된다. 실시예에서, 상부 다이가 여전히 웨이퍼 형태로 있는 동안 웨이퍼의 후면으로 비스코스 형태의 에폭시를 회전(spinning)시키거나 스크리닝(screening) 함으로써 또는 웨이퍼 후면에 에폭시 필름을 씌움으로써 다이 부착물질을 적층 다이 패키지의 상부 다이에 도포한다. 다음 웨이퍼는 소잉 테이프(sawing tape)에 놓이고 다이로 분리되어 상부 다이를 포함하게 된다. 그 후 상부 다이는 하부 다이 위에 놓이고 에폭시가 경화된다. 비스코스 다이 부착물질이 하부 다이에 놓이지 않기 때문에, 다이 부착물질이 하부 다이의 접착패드로 흘러가지 않는다. 따라서, 상부 다이가 하부 다이의 상면에 부착될 때 하부의 접착영역만이 노출되도록 하부 다이의 크기가 감소될 수 있어서 적층 다이 조립품의 소형화가 가능하게 된다. 또한, 상부 다이의 전체 다이 부착영역이 소정량의 다이 접착물질에 의해 덮여 있기 때문에, 상부 다이와 하부 다이 사이의 접착선 두께는 세밀히 제어될 수 있어서 신뢰성을 향상시킨다.

Description

웨이퍼 후면에 다이 부착물질의 사전 도포{PRE-APPLICATION OF DIE ATTACH MATERIAL TO WAFER BACK}
전자부품의 소형화에 대한 요구가 증가하면서, "적층 다이" 패키지로 알려진 반도체 패키징 구조가 개발되어 왔다. 종래의 적층 다이 패키지에서, "다이" 라고 하는 제 1반도체 칩(예를 들어, 플래시 메모리 디바이스)이 에폭시 접착제에 의해 기판(예를 들어, 회로기판 또는 리드 프레임(lead frame))에 접착된다. 제 2다이(예를 들어, DRAM)가 동일하게 제 1다이의 상면에 접착됨으로써, 요구되는 기판의 표면영역을 줄이게 된다. 각 다이의 노출된 주변영역에 배치된 접착패드에 부착된 와이어 접착을 통해 두 다이가 전기적으로 기판에 연결된다.
종래의 적층 다이 조립 기술에서, 제 2다이는 측정된 양의 다이 부착물질(전형적으로 에폭시 접착제)을 제 1다이의 상면에 도포함으로써 제 1다이의 상면에 접착된다. 다음, 제 2다이는 제 1다이의 주변 접착패드가 제 2다이에 의해 덮여지지 않도록 종래의 다이 접착기(die bonder)를 이용하여 제 1다이 위에 놓인다. 이상적으로, 제 2다이의 접착부분을 넘어 에폭시가 퍼져 있으면 안 되며, 이에 따라 소정의 다이 부착물질의 두께("접착선 두께")를 갖도록 하면서 제 1다이의 접착패드의 오염을 방지한다. 불충분한 접착선 두께는 완성된 디바이스의 신뢰성을 감소시키는데 연관이 있다. 따라서, 에폭시는 정확하게 위치해야 하며 사용되는 에폭시의 양이 주의깊게 제어되어야 한다.
그러나, 비스코스의 특성으로 인하여, 주의깊은 처리 제어에도 불구하고 에폭시 접착제는 제 2다이의 접착부분을 넘어 제 1다이의 접착패드로 퍼지는 경향이 있어서, 적절한 와이어 접착을 방해한다. 더욱이, 접착선 두께는 디바이스마다 일정하지 않다. 즉 접착선 두께의 변화가 1 mil 이상이 되어 신뢰성 문제가 발생하게 된다. 이러한 문제점을 해결하기 위한 종래의 방법은 하부 다이의 크기를 증가시켜서(예를 들어, 제 1다이의 상면의 공간을 2배 또는 3배로 증가시킴) 에폭시의 흐름을 허용하고 접착패드의 오염을 방지하는 것이다. 그러나, 이것은 적층 다이 조립품이 차지하는 면적의 양을 증가시키기 때문에 바람직하지 않다. 또 다른 방법은 제 1다이에 제 2다이를 접착하기 전에 제 2다이의 후면에 에폭시 접착제를 도포하는 것이다. 그러나, 이것은 제 2다이의 취급을 증가시키고 제 2다이의 상부측에 손상을 일으킬 수 있어서, 완성된 디바이스가 실패되거나 신뢰성에 문제가 생기게 된다.
다이 부착물질이 접착패드를 오염시키는 것을 막고 접착선 두께의 제어를 향상시켜서 제조 수율(yield) 및 완성된 디바이스의 신뢰성을 향상시킬 수 있는 적층 다이 패키지 구조를 조립하는 방법이 필요하다.
본 발명은 반도체 패키징에서 다이 접착(die bonding)에 관한 것이다. 본 발명은 특히 적층 다이(stacked die) 패키징 구조를 제조하는데 응용된다.
첨부된 도면을 참조한다. 첨부된 도면에서, 동일한 도면부호를 갖는 구성요소는 도면 전체를 통해 동일한 구성요소를 표시한다.
도 1A-1F는 본 발명의 실시예에 따른 방법의 순차적인 단계를 개략적으로 도시한다.
도 2A는 본 발명의 실시예에 따른 반도체 패키지 조립품의 측면도이다.
도 2B는 본 발명의 실시예에 따른 반도체 패키지 조립품의 평면도이다.
본 발명의 이점은 하부 다이 접착패드의 오염을 제거하고 일정한 접착선 두께를 제공하는 적층 다이 구조의 상부 다이를 하부 다이에 접착하는 방법을 제공한다는 것이다.
본 발명의 부가적인 이점 및 다른 특성은 다음의 설명에서 일부 개시될 것이며 이것은 다음의 검토시 당업자에게 명백할 것이며 본 발명의 실시로부터 체득할 수 있다. 본 발명의 이점은 청구범위에서 특히 지적하는 바와 같이 알 수 있다.
본 발명에 의하면, 전술한 이점 및 다른 이점은 상부 반도체 다이를 기판에 부착하는 방법에 의해 달성된다. 이 방법은 반도체 웨이퍼의 후면에 다이 부착물질을 도포하는 단계와, 상기 다이 부착물질에 소잉 테이프(sawing tape)를 부착하는 단계와, 상기 웨이퍼 및 상기 다이 부착물질을 잘라내어 복수의 다이-상기 복수의 다이는 상부 다이를 포함한다-를 형성하는 단계와, 상기 상부 다이를 상기 기판에 놓는 단계와, 상기 다이 부착물질을 경화시키는 단계를 포함한다.
본 발명의 다른 관점은 상기 방법에 의해 생산되는 반도체 패키지 조립품이다.
본 발명의 부가적인 이점은 다음의 설명으로부터 당업자에게 명백할 것이다. 다음의 설명에서 단지 본 발명을 실시하기 위한 가장 최적의 실시예를 가지고 본 발명의 바람직한 실시예를 도시 및 기술한다. 인식하고 있는 바와 같이, 본 발명에 대하여 다른 실시예도 가능하고 그것에 대한 여러 상세한 설명도 본 발명의 범위를 벗어나지 않고 다양한 관점에서 변경될 수 있다. 따라서, 도면 및 기술 내용은 본질적으로 설명을 위한 것이며 이에 한정되는 것은 아니다.
하부 다이 위에 상부 다이를 위한 비스코스 다이 부착물질을 도포하는 종래의 적층 다이 패키지를 조립하는 방법은, 하부 다이의 접착패드의 오염을 방지하기 위해 제 1다이보다 면적이 훨씬 넓은 하부 다이를 요구하므로 소형화에 제한이 있다. 더욱이, 종래 기술은 불충분하고 일정하지 않은 접착선 두께를 갖고 있어서 완성된 디바이스의 신뢰성에 영향을 준다. 본 발명은 종래의 제조과정에서 발생되는문제점을 해결한다.
본 발명에 의한 방법에 의하면, 상부 다이가 여전히 웨이퍼 형태로 있는 동안 웨이퍼의 후면으로 비스코스 형태의 에폭시를 회전(spinning)시키거나 스크리닝(screening)함으로써 또는 웨이퍼 후면에 에폭시 필름을 씌움으로써 다이 부착물질이 적층 다이 패키지의 상부 다이에 도포된다. 다음 웨이퍼는 소잉 테이프에 놓이고 다이로 잘려져 상부 다이를 포함하게 된다. 그 후 상부 다이는 하부 다이 위에 놓이고 에폭시가 경화되어 적층 다이 조립품을 완성한다. 웨이퍼 형태에있을 때, 상부 다이에 다이 부착물질을 도포함으로써, 상부 다이의 부가적인 취급을 피할 수 있고, 상부 다이의 상부측의 손상을 방지할 수 있다. 더욱이, 비스코스 다이 부착물질이 하부 다이에 놓이지 않기 때문에, 본 발명은 다이 부착물질이 하부 다이의 접착패드로 흘러가는 문제를 제거할 수 있다. 따라서, 상부 다이가 하부 다이의 상면에 부착될 때 하부의 접착영역만이 노출되도록 하부 다이의 크기가 감소될 수 있어서 적층 다이 조립품의 소형화가 가능하게 된다. 또한, 상부 다이의 전체 다이 부착영역이 소정량의 다이 접착물질에 의해 덮여 있기 때문에, 상부 다이와 하부 다이 사이의 접착선 두께는 세밀히 제어될 수 있어서 신뢰성을 향상시킨다.
도 1A-1F를 참조하여 본 발명에 의한 방법의 실시예를 설명한다. 도 1A에서 도시된 바와 같이, 대략 0.5 mil 이하의 두께를 갖는 에폭시 등 소정의 두께(t)를 갖는 다이 부착물질 층(110)이 반도체 웨이퍼(100)의 후면(100a)에 도포된다. 다이 부착물질(110)은 일본의 히타치 화학 또는 스미모토에서 구입할 수 있는 B-stage 에폭시 필름과 같이 박막형태로 도포되는 것이 좋다. 후면(100a)에 다이 부착물질을 놓고, 다이 부착물질이 웨이퍼(100)에 부착되면서 필름과 웨이퍼(100) 사이에 공기가 들어가지 않도록 롤러를 이용하여 열과 압력을 가함으로써, 에폭시 필름 다이 부착물질 층(110)은 종래의 박판장비(laminating equipment)를 이용하여 수동 또는 자동으로 웨이퍼(100)의 후면(100a)에 얇게 씌워진다.
본 발명의 다른 실시예에서, 다이 부착물질이 비스코스 형태로 회전(spinning)에 의해 후면(100a)에 도포되어 층(110)을 형성한다. 회전 방법은종래의 웨이퍼 처리기술에서 웨이퍼 상면에 Pi 코팅을 도포하는데 사용되는 진공 처크(vacuum chuck)와 같은 종래의 회전형 처크(spinning-type chuck)에 웨이퍼(100)를 고정하는 단계를 포함한다. 캘리포니아 소재 Rancho Dominquiez의 Ablestik Laboratories에서 구입할 수 있는 RP598-3B와 같은 비스코스 다이 부착물질은 웨이퍼(100)의 후면(100a)의 중심에 놓이고, 처크의 회전에 의해 다이 부착물질이 웨이퍼(100)의 가장자리로 퍼진다. 회전속도, 놓여진 다이 부착물질의 양 및 다이 부착물질의 고안에 의해 다이 부착물질 층(110)의 두께(t)가 결정된다.
본 발명의 또 다른 실시예에서, 다이 부착물질이 비스코스 형태로 스크리닝(screening)에 의해 후면(100a)에 도포되어 층(110)을 형성한다. 스크리닝 방법에서, 캘리포니아 소재 Rancho Dominquiez의 Ablestik Laboratories에서 구입할 수 있는 RP598-3B와 같은 비스코스 다이 부착물질은 종래 스크리닝 기술에 사용되는 것과 같은 세망 스크린(fine mesh screen)에 놓인다. 스크린은 웨이퍼(100)의 후면(100a)에 접촉되어 놓이고, 다이 부착물질이 후면(100a)에 퍼지도록 문지르면 (squeegied), 소정의 두께(t)를 갖는 다이 부착물질 층(110)이 형성된다.
도 1B를 참조하면, 다이 부착물질 층(110)이 도포된 후, 종래의 소잉 테이프(sawing tape)(120)가 종래의 기술을 사용하여 다이 부착물질 층(110)에 부착된다. 다음, 웨이퍼(100) 및 다이 부착물질(110)을 종래의 방식으로 잘라내어 도 1C에 도시된 바와 같이 소잉 테이프(120)가 손상되지 않게 표면영역 a1을 갖는 복수의 다이(D)를 형성한다. 다음, 처리된 웨이퍼(100)가 종래의 다이 접착기로 보내져소잉 테이프(120) 아래로부터 밀어올리는 니들(needle)에 의해 다이(D)가 소잉 테이프(120)에서 분리된다. 다이(D)는 진공 처크에 의해 픽업되어 적층 다이 패키지의 하부 다이(130)와 같은 기판에 놓인다(도 1E 참조).
도 1F를 참조하면, 하부 다이(130)는 주변 접착영역(130a) 및 다이(D)의 표면영역 a1과 같은 중심 표면영역(130b)으로 이루어진 표면영역을 갖는 것이 바람직하다. 다이(D)는 상부 다이 표면영역 a1과 중심 표면영역(130b)이 들어 맞도록 하부 다이(130)에 놓는 것이 바람직하다. 따라서, 다이(D)가 하부 다이(130) 위에 놓일 때, 접착영역(130a)만이 노출된다. 다이(D)가 하부 다이(130)에 놓인 후, 부분적으로 다이 부착물질 층(110)을 경화시키기 위해 다이 접착기에서 히터로 하부 다이(130) 및 다이(D)를 가열하고, 다음 종래의 경화 오븐(curing oven)에서 층(110)을 완전히 경화시킴으로써, 다이 부착물질 층(110)이 경화된다.
본 발명은 다이 부착물질 층(110)을 막으로서 웨이퍼(100)에 미리 도포함으로써 또는 스크리닝이나 회전에 의해 다이 부착물질(110)이 접착영역(130a)으로 흘로 나올 수 있는 가능성을 제거하여, 수율을 향상시키고 하부 다이(130)의 크기를 최적화(즉, 최소화)할 수 있다. 다시 말해서, 상부 다이와 하부 다이가 적층될 때 하부 다이의 접착영역(130a)만이 노출되도록 하부 다이의 크기를 조절할 수 있다. 또한, 미리 도포된 다이 부착물질 층(110)의 두께가 세밀히 제어될 수 있기 때문에, 일정한 소정의 접착선 두께(t)를 얻을 수 있어서(도 1E 참조), 완성된 적층 다이 패키지의 신뢰성이 향상된다. 또한, 웨이퍼의 디바이스에 다이 부착물질을 미리도포하는 것은 생산율을 증가시키고 비용을 절감시킨다.
본 발명의 실시예에 의해 생산된 반도체 패키지 조립품이 도 2A 및 도 2B에 도시되어 있다. 하부 반도체 다이(220)가 에폭시 등 다이 부착물질의 제 1층(210)에 의해 프린트회로기판 등의 기판(200)에 부착된다. 상부 반도체 다이(240)는 소정의 두께(t)를 갖는 에폭시 다이 부착물질의 제 2층(230)에 의해 하부 다이(220)의 상면에 부착된다. 상부 반도체 다이(240)는 표면영역 a1을 갖고, 하부 반도체 다이(220)는 주변 접착영역 a2및 상부 다이 표면영역 a1과 대략 동일한 중심 표면영역 a3으로 이루어진 표면영역을 갖는다. 상부 다이 표면영역 a1과 중심 표면영역 a3가 거의 들어 맞고 주변 접착영역 a2만이 노출되도록 상부 다이(240)가 하부 다이(220)에 부착된다. 따라서, 하부 다이(220)의 크기가 최소화된다.
본 발명은 여러 형태의 반도체 패키징 구조의 제조에 응용할 수 있다. 본 발명에 의한 방법은 공간 및/또는 접착선 두께가 고려되는 다이 접착 응용에서 사용될 수 있다. 예를 들어, 본 발명은 적층 다이 패키지이 하부 다이를 회로기판에 접착하고 상부 다이를 하부 다이에 접착하는데 사용될 수 있다.
본 발명은 종래의 재료, 방법 및 장비를 이용하여 실시할 수 있다. 따라서, 그러한 재료, 장비 및 방법에 대하여 여기서 상세히 설명하지 않는다. 전술한 설명에서, 본 발명의 완전한 이해를 제공하기 위해 특정 재료, 구조, 화학제품, 처리 등 여러 상세한 내용을 개시하였다. 그러나, 본 발명이 특정 개시된 상세 내용에 한정되지 않고 실시될 수 있음을 알아야 한다. 다른 예에서, 본 발명이 필요없이모호해지지 않도록 주지된 처리 구조는 상세히 설명하지 않았다.
본 발명의 바람직한 실시예 및 일부 예들이 본 명세서에서 도시 및 설명된다. 본 발명은 여러 다른 결합 및 환경에서 사용될 수 있고 본 발명의 사상의 범위 내에서 변경 및 수정이 가능하다는 것을 이해하여야 한다.

Claims (12)

  1. 상부 반도체 다이를 기판에 부착하는 방법에 있어서,
    반도체 웨이퍼의 후면에 다이 부착물질을 도포하는 단계와,
    상기 다이 부착물질에 소잉 테이프를 부착하는 단계와,
    상기 웨이퍼 및 상기 다이 부착물질을 잘라내어 복수의 다이-상기 복수의 다이는 상부 다이를 포함한다-를 형성하는 단계와,
    상기 상부 다이를 상기 기판에 놓는 단계와,
    상기 다이 부착물질을 경화시키는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제 1항에 있어서, 상기 다이 부착물질을 도포하는 단계는 상기 다이 부착물질로 이루어진 필름을 상기 웨이퍼의 상면에 씌우는 단계를 포함하는 것을 특징으로 하는 방법.
  3. 제 2항에 있어서, 상기 씌우는 단계는,
    상기 필름을 상기 웨이퍼의 후면에 접촉하여 놓는 단계와,
    상기 웨이퍼를 가열하는 단계와,
    상기 필름에 압력을 가하는 단계를 포함하는 것을 특징으로 하는 방법.
  4. 제 2항에 있어서, 상기 씌우는 단계 후 상기 웨이퍼의 주변에서 필름을 자르는 단계를 포함하는 것을 특징으로 하는 방법.
  5. 제 1항에 있어서, 상기 다이 부착물질을 도포하는 단계는 상기 다이 부착물질을 상기 웨이퍼의 후면으로 회전시키는 단계를 포함하는 것을 특징으로 하는 방법.
  6. 제 1항에 있어서, 상기 다이 부착물질을 도포하는 단계는 상기 다이 부착물질을 상기 웨이퍼의 후면으로 스크리닝 하는 단계를 포함하는 것을 특징으로 하는 방법.
  7. 제 1항에 있어서, 상기 상부 다이는 표면영역을 갖고, 상기 기판은 주변 접착영역 및 상기 상부 다이의 표면영역과 동일한 중심 표면영역으로 이루어진 표면영역을 갖는 하부 반도체 다이이고, 상기 방법은 상기 상부 다이 표면영역과 상기 중심 표면영역이 들어 맞고 상기 주변 접착영역이 노출되도록 상기 하부 다이에 상기 상부 다이를 놓는 단계를 포함하는 것을 특징으로 하는 방법.
  8. 제 7항의 방법에 의해 생산되는 것을 특징으로 하는 물품.
  9. 제 1항에 있어서, 상기 상부 다이는 다이 접착기에서 상기 기판에 놓이고,상기 경화단계는,
    상기 다이 접착기에서 상기 기판 및 상기 상부 다이를 가열하여 상기 다이 부착물질을 부분적으로 경화시키는 단계와,
    경화 오븐에서 상기 기판 및 상기 상부 다이를 가열하여 상기 다이 부착물질을 완전히 경화시키는 단계를 포함하는 것을 특징으로 하는 방법.
  10. 표면영역을 갖는 상부 반도체 다이와,
    주변 접착영역 및 상기 상부 다이의 표면영역과 동일한 중심 표면영역으로 이루어진 표면영역을 갖는 하부 반도체 다이를 포함하고,
    상기 상부 다이 표면영역과 상기 중심 표면영역이 들어 맞고 상기 주변 접착영역이 노출되도록 상기 상부 다이가 상기 하부 다이에 부착되는 것을 특징으로 하는 반도체 패키지 조립품.
  11. 제 10항에 있어서, 기판을 더 포함하고, 상기 하부 다이는 상기 기판에 부착되는 것을 특징으로 하는 반도체 패키지 조립품.
  12. 제 10항에 있어서, 상기 다이와 하부 다이 사이에서 소정의 두께를 갖는 다이 부착물질 층을 포함하는 것을 특징으로 하는 반도체 패키지 조립품.
KR1020027013922A 2000-04-17 2000-11-17 웨이퍼 후면에 다이 부착물질의 사전 도포 KR20020089492A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US55162400A 2000-04-17 2000-04-17
US09/551,624 2000-04-17
PCT/US2000/031800 WO2001080312A1 (en) 2000-04-17 2000-11-17 Pre-application of die attach material to wafer back

Publications (1)

Publication Number Publication Date
KR20020089492A true KR20020089492A (ko) 2002-11-29

Family

ID=24202024

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027013922A KR20020089492A (ko) 2000-04-17 2000-11-17 웨이퍼 후면에 다이 부착물질의 사전 도포

Country Status (5)

Country Link
JP (1) JP2003533872A (ko)
KR (1) KR20020089492A (ko)
CN (1) CN1452786A (ko)
TW (1) TW486788B (ko)
WO (1) WO2001080312A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7851916B2 (en) * 2005-03-17 2010-12-14 Taiwan Semiconductor Manufacturing Co., Ltd. Strain silicon wafer with a crystal orientation (100) in flip chip BGA package
JP5019154B2 (ja) * 2006-05-22 2012-09-05 住友ベークライト株式会社 半導体素子の製造方法および半導体パッケージの製造方法
US7422707B2 (en) 2007-01-10 2008-09-09 National Starch And Chemical Investment Holding Corporation Highly conductive composition for wafer coating
KR102518991B1 (ko) 2016-02-18 2023-04-10 삼성전자주식회사 반도체 패키지
US11322449B2 (en) * 2017-10-31 2022-05-03 Taiwan Semiconductor Manufacturing Co., Ltd. Package with fan-out structures

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4688075A (en) * 1983-07-22 1987-08-18 Fairchild Semiconductor Corporation Integrated circuit having a pre-attached conductive mounting media and method of making the same
US4687693A (en) * 1985-06-13 1987-08-18 Stauffer Chemical Company Adhesively mountable die attach film
JPH04247640A (ja) * 1991-02-04 1992-09-03 Matsushita Electron Corp 半導体装置の製造方法
AU4242693A (en) * 1992-05-11 1993-12-13 Nchip, Inc. Stacked devices for multichip modules
US5422435A (en) * 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
EP0736225A1 (en) * 1994-10-20 1996-10-09 National Semiconductor Corporation Method of attaching integrated circuit dies by rolling adhesives onto semiconductor wafers

Also Published As

Publication number Publication date
TW486788B (en) 2002-05-11
JP2003533872A (ja) 2003-11-11
WO2001080312A1 (en) 2001-10-25
CN1452786A (zh) 2003-10-29

Similar Documents

Publication Publication Date Title
US7410832B2 (en) Semiconductor chip package having an adhesive tape attached on bonding wires
US6658727B2 (en) Method for assembling die package
JP4261356B2 (ja) 半導体パッケージを製造する方法
TWI295500B (ko)
TWI284960B (en) Manufacturing method of semiconductor device
JP2001284523A (ja) 半導体パッケージ
JPH1098147A (ja) リードフレームに液状の接着剤を塗布して形成された接着層を有するリードオンチップ半導体パッケージ及びその製造方法
US6894380B2 (en) Packaged stacked semiconductor die and method of preparing same
JP2914624B2 (ja) リードフレームに液状の接着剤を塗布して形成された不連続的な接着層を有するリードオンチップ半導体パッケージ及びその製造方法
US20080308914A1 (en) Chip package
KR100405771B1 (ko) 반도체장치 및 그 제조방법
JPH07263382A (ja) ウェーハ固定用テープ
KR20020089492A (ko) 웨이퍼 후면에 다이 부착물질의 사전 도포
JPH1027880A (ja) 半導体装置
JP3892359B2 (ja) 半導体チップの実装方法
JP2512859B2 (ja) 半導体素子の取付け方法
JPH0384958A (ja) マルチチップパッケージの製造方法
US20080308915A1 (en) Chip package
US6183589B1 (en) Method for manufacturing lead-on-chip (LOC) semiconductor packages using liquid adhesive applied under the leads
US6372044B2 (en) Method for dispensing a liquid
TWI353642B (en) Method for forming a die attach layer during semic
JP2902497B2 (ja) 混成集積回路基板の製造方法
JP4473668B2 (ja) 半導体装置およびその製造方法
EP0736225A1 (en) Method of attaching integrated circuit dies by rolling adhesives onto semiconductor wafers
US7638880B2 (en) Chip package

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid