DE102012110654B4 - Halbleitereinrichtung - Google Patents

Halbleitereinrichtung Download PDF

Info

Publication number
DE102012110654B4
DE102012110654B4 DE102012110654.1A DE102012110654A DE102012110654B4 DE 102012110654 B4 DE102012110654 B4 DE 102012110654B4 DE 102012110654 A DE102012110654 A DE 102012110654A DE 102012110654 B4 DE102012110654 B4 DE 102012110654B4
Authority
DE
Germany
Prior art keywords
solder bump
bump structures
substrate
contact fields
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102012110654.1A
Other languages
English (en)
Other versions
DE102012110654A1 (de
Inventor
Tsai-Tsung Tsai
Chun-Cheng Lin
Ai-Tee Ang
Yi-Da Tsai
Ming-Da Cheng
Chung-Shi Liu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102012110654A1 publication Critical patent/DE102012110654A1/de
Application granted granted Critical
Publication of DE102012110654B4 publication Critical patent/DE102012110654B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres

Abstract

Halbleitereinrichtung, mit folgenden Merkmalen:ein Substrat (24) mit einer Anordnung aus Kontaktfeldern, die entlang eines Umfangs des Substrats angeordnet sind;ein Logikchip (28), der innerhalb der Anordnung aus Kontaktfeldern auf das Substrat aufgebracht ist; undNicht-Lötmittel-Hügelstrukturen (26), die auf weniger als alle verfügbaren Kontaktfelder, die entlang des Umfangs des Substrats angeordnet sind, aufgebracht sind,wobei die Anordnung aus Kontaktfeldern einen inneren Ring (56) aus Kontaktfeldern aufweist, der konzentrisch ist zu einem äußeren Ring (58) aus Kontaktfeldern, undwobei die Nicht-Lötmittel-Hügelstrukturen (26) auf nur abwechselnde Kontaktfelder in dem inneren Ring und dem äußeren Ring aufgebracht sind.

Description

  • Hintergrund
  • Mit zunehmender Nachfrage nach kleinen elektronischen Produkten suchen Hersteller und andere, die in der Elektronikindustrie tätig sind, kontinuierlich nach neuen Wegen zum Reduzieren der Größe integrierter Schaltkreise, die in elektronischen Produkten eingesetzt werden. In dieser Hinsicht wurde die dreidimensionale Gehäuse- oder Package-Technik für integrierte Schaltkreise entwickelt und eingesetzt.
  • Eine Gehäusetechnik, die entwickelt wurde, ist Package-on-Package (PoP). Wie der Name impliziert, ist PoP eine Innovation auf dem Gebiet der Halbleitergehäuse, die das Stapeln eines Gehäuses auf einem anderen Gehäuse umfasst. Ein PoP-Bauteil kann vertikale diskrete Speicher- und Logik-Packages umfassen. In dem PoP-Package-Design kann das obere Gehäuse oder Package mit dem unteren Gehäuse oder Package mithilfe von Lötkugeln in einer Kugelgitteranordnung (Ball Grid Array; BGA) verbunden sein. Unglücklicherweise haben BGA-Lötkugeln Grenzen hinsichtlich des Abstands und der Größe.
  • Aus 6 225 699 B1 und US 6 495 910 B1 ist jeweils ein Substrat mit einer Anordnung aus Kontaktfeldern bekannt, wobei auf den allen entlang des Umfangs des Substrats angeordneten Kontaktfeldern Nicht-Lötmittel-Hügelstrukturen aufgebracht sind.
  • offenbart eine Anordnung aus Kontaktfeldern, die einen inneren Ring aus Kontaktfeldern und einen äußeren Ring aus Kontaktfeldern aufweist. Pins sind auf jedes der Kontaktfelder in dem äußeren Ring und auf einen Teil der Kontaktfelder in dem inneren Ring aufgebracht, wobei die verbliebenen Kontaktfelder mit Lötkugeln versehen sind.
  • Weiterer Stand der Technik zum Gegenstand der Erfindung ist beispielsweise zu finden in US 5 977 640 A , US 5 468 995 A , US 2007 / 0 190 690 A1 und US 6 214 642 B1 .
  • Die Erfindung betrifft eine Halbleitereinrichtung nach Anspruch 1. Ausgestaltungen sind in den abhängigen Ansprüchen angegeben.
  • Figurenliste
  • Für ein vollständigeres Verständnis der vorliegenden Offenbarung und ihrer Vorteile wird im Folgenden Bezug genommen auf die Beschreibung in Verbindung mit den Zeichnungen. In den Figuren zeigen:
    • 1 zeigt eine Draufsicht auf eine Package-on-Package (PoP)-Einrichtung mit einer Kugelgitteranordnung (BGA), deren Lötmittelkugeln um einen Logikchip herum angeordnet sind;
    • 2 zeigt eine Schnittdarstellung der PoP-Einrichtung der 1 entlang der Linie 2-2;
    • 3 zeigt eine PoP-Einrichtung mit Nicht-Lötmittel-Hügelstrukturen, die um einen Logikchip herum angeordnet sind;
    • 4 zeigt eine Schnittdarstellung der PoP-Einrichtung der 3 entlang der Linie 4-4;
    • 5a zeigt eine Ausführung der Nicht-Lötmittel-Hügelstrukturen in Form eines Stumpenhügels;
    • 5b zeigt eine Ausführung der Nicht-Lötmittel-Hügelstrukturen der Form einer Kupferkugel;
    • 6 zeigt eine Legende, welche ein freiliegendes Kontaktfeld und die Nicht-Lötmittel-Hügelstrukturen (d. h. Kontaktmittel) der 5a-5b identifiziert;
    • 7 zeigt eine beispielhaftes Muster der freiliegenden Kontaktfelder im Verhältnis zu den Nicht- Lötmittel-Hügelstrukturen;
    • 8 zeigt ein beispielhaftes Muster der freiliegenden Kontaktfelder im Verhältnis zu den Nicht-Lötmittel-Hügelstrukturen; und
    • 9 zeigt ein beispielhaftes Muster der freiliegenden Kontaktfelder im Verhältnis zu den Nicht- Lötmittel-Hügelstrukturen.
  • Entsprechende Bezugszeichen und Symbole in den verschiedenen Figuren beziehen sich im Allgemeinem auf entsprechende Teile, außer es ist etwas anderes angegeben.
  • Die Figuren sind so gezeichnet, dass sie die relevanten Aspekte der Ausführungen klar illustrieren und sie sind nicht notwendig maßstäblich.
  • Detaillierte Beschreibung von Ausführungsbeispielen
  • Im Folgenden ist die Herstellung und Verwendung der derzeit bevorzugten Ausführung im Detail erörtert.
  • Die vorliegende Offenbarung wird in Bezug auf bevorzugte Ausführungen im bestimmten Zusammenhang beschrieben, nämlich in Bezug auf eine Package-on-Package (PoP)-Halbleitereinrichtung. Die Konzepte dieser Offenbarung können jedoch auch auf andere Halbleiterstrukturen oder Schaltkreise angewendet werden.
  • In 1 ist eine PoP-Einrichtung 10 gezeigt. Die PoP-Einrichtung 10 umfasst im Allgemeinen ein Substrat 12 (z. B. eine gedruckte Schaltungsplatte (Printed Circuit Board; PCB)), die Lötkugeln 14 einer Kugelgitteranordnung (Ball Grid Array; BGA) trägt, welche um einen Logikchip 16 herum angeordnet sind. Wie in 2 gezeigt, hat jede Lötkugel 14 einen Durchmesser 18 von ungefähr 150 µm bis ungefähr 250 µm. Ein Kugelabstand 20 zwischen benachbarten Lötkugeln 14 beträgt zwischen ungefähr 300 µm und ungefähr 400 µm (Kugelabstand = Pitch = Abstand von Kugelmitte zu Kugelmitte). Während diese Abmessungen für vorhandene PoP-Einrichtungen geeignet sein mögen, wäre eine deutliche Reduzierung einer oder beider dieser Abmessungen für fortschrittlichere PoP-Einrichtungen wünschenswert.
  • In 3 ist eine PoP-Einrichtung 22 dargestellt. Die PoP-Einrichtung 22 umfasst im Allgemeinen ein Substrat 24 (z. B. eine gedruckte Schaltungsplatte (PCB)), welche Nicht-Lötmittel-Hügelstrukturen 26 (d. h. Kontaktmittel) trägt, welche um einen Logikchip 28 herum angeordnet sind. Es wurde erkannt, dass die Verwendung der Nicht-Lötmittel-Hügelstrukturen 24 der 3 anstelle der BGA-Lötkugeln 14 der 2 eine Reduzierung der Abmessungen des Package oder Gehäuse erlaubt. Das Ersetzen der BGA-Lötkugeln 14 der 2 durch die Nicht-Lötmittel-Hügelstrukturen 24 ermöglicht daher insgesamt kleinere Packages oder Gehäuse.
  • In einer Ausführung kann der Logikchip 28 der 3 durch einen oder mehrere integrierte Schaltkreise (ICs) mit Standardlogik gebildet sein, wie zum Beispiel eine zentrale Verarbeitungseinheit (Central Processing Unit; CPU), eine Mikrocontrollereinheit (MCU), ein Anwendungsprozessor, ein System Core Logic-Chipsatz, Graphik- und Bild-Controller, Massenspeicher-Controller und E/A-Controller. In einer Ausführung kann der Logikchip 28 durch einen oder mehrere anwendungsspezifische integrierte Schaltkreise (ASICs) gebildet sein, wie zum Beispiel ein Design auf der Basis programmierbarer Einrichtungen (Programmable Device Design; PDD), ein Design auf der Basis von Gate-Arrays (GAD), ein Zellen-basierter IC (CBIC) und ein vollständig kundenspezifisches Design (Full Customer Design; FCD).
  • Wie in 4 gezeigt, liegt in einer Ausgestaltung ein Abstand (Pitch) 30 zwischen benachbarten Nicht-Lötmittel-Hügelstrukturen 26 unter dem Abstand 20 von 300 µm, der mit der Verwendung von BGA-Lötkugeln 14 einhergeht. Tatsächlich beträgt in einer Ausführung der Abstand 30 zwischen benachbarten Nicht-Lötmittel-Hügelstrukturen 26 in 4 weniger als ungefähr 100 µm. Während in 4 vier Reihen 32 aus Nicht-Lötmittel-Hügelstrukturen 26 gezeigt sind, können in der PoP-Einrichtung 10 mehr oder weniger Reihen vorgesehen sein.
  • In 5a ist ein Ausführungsbeispiel einer Nicht-Lötmittel-Hügelstruktur 26 in der Form eines Stumpenhügels (stud bump) 34 dargestellt. Der Stumpenhügel 34 kann beispielsweise durch einen Draht-Bond-Prozess hergestellt werden. Wie gezeigt, hat der Stumpenhügel 34 eine Höhe H, die geringer ist als eine Breite W. Die speziellen Dimensionen für die Höhe und die Breite hängen ab von der Auswahl der Drähte, die in dem Draht-Bond-Prozess verwendet werden. Unabhängig davon ist der Stumpenhügel 34 im Allgemeinen kleiner als die BGA-Lötkugel 14 der 2, zumindest in einer Dimension oder Richtung. Der Stumpenhügel 34 kann aus einer Vielzahl geeigneter metallischer Nicht-Lötmittel-Materialien hergestellt werden, einschließlich, jedoch nicht beschränkt auf Gold, Silber, Kupfer, Aluminium und Legierungen hiervon.
  • 5b zeigt eine beispielhafte Nicht-Lötmittel-Hügelstruktur 26 in der Form eines Kupferhügels 36. Der Durchmesser 38 des Kupferhügels 34 ist im Allgemeinen geringer als der Durchmesser der in 2 gezeigten BGA-Lötkugel 14. In einer Ausgestaltung kann die Hügelstruktur 26 auch eine Goldkugel, eine Silberkugel oder eine Aluminiumkugel sein, die alle ähnlich sind wie die in 5b gezeigte Kupferkugel. Die Hügelstruktur 26 kann auch aus einer geeigneten metallischen Nicht-Lötmittel-Legierung hergestellt sein.
  • In 6 ist eine Legende 40 vorgesehen, die ein freiliegendes Kontaktfeld 42 und die Nicht-Lötmittel-Hügelstrukturen 26 der 5a-5b wiedergibt. Mit Bezug auf die Legende 40 der 6 sind in den 7 bis 9 beispielhafte Muster 44, 46, 48 der freiliegenden Kontaktfelder 42 in Bezug auf die Nicht-Lötmittel-Hügelstrukturen 26 dargestellt. Obwohl in den 7 bis 9 bestimmte Muster 44, 46, 48 dargestellt sind, können auch andere Muster verwendet werden.
  • Wie unten mit weiteren Einzelheiten erläutert ist, werden die Nicht-Lötmittel-Hügelstrukturen 26 auf weniger als die Gesamtheit der Kontaktfelder 50, die auf dem Substrat 24 verfügbar sind, aufgebracht. Tatsächlich werden einige der Kontaktfelder 50 von einer der Nicht-Lötmittel-Hügelstrukturen 26 bedeckt oder diese sind darauf aufgebracht. Die Kontaktfelder 50, welche keine Nicht-Lötmittel-Hügelstrukturen 26 tragen, werden als freiliegende Kontaktfelder 42 bezeichnet, wie dies in der Legende 40 der 6 identifiziert ist. In einer Ausgestaltung wird eine dünne Schicht eines Lötmittelfilms unter den Nicht-Lötmittel-Hügelstrukturen 26 und über den freiliegenden Kontaktfelder 42 aufgebracht.
  • Wie in 7 gezeigt, umfasst das Substrat 24 eine Anordnung aus Kontaktfeldern 50, die im Wesentlichen um einen Umfang 52 des Substrats 24 angeordnet sind. Zusätzlich ist der Logikchip 28 auf dem Substrat 24 innerhalb der Anordnung aus Kontaktfeldern 50 aufgebracht. Wie gezeigt, sind einige der Kontaktfelder 50 freiliegende Kontaktfelder 42, während andere Kontaktfelder 50 eine der Nicht-Lötmittel-Hügelstrukturen 26 tragen. Mit Bezug auf 7 sind in einem Beispiel die Nicht-Lötmittel-Hügelstrukturen 26 auf nur die Kontaktfelder 50 ausgebracht, die an den Ecken 54 des Substrats 24 angeordnet sind. Mit anderen Worten sind die Nicht-Lötmittel-Hügelstrukturen 26 an den Ecken der PoP-Einrichtung 22 angeordnet.
  • Mit Bezug auf 8 umfasst die Anordnung aus Kontaktfeldern 50 in einer Ausgestaltung einen inneren Ring 56 aus Kontaktfelder 50, der konzentrisch ist zu einem äußeren Ring 58 aus Kontaktfeldern 50. In sind die Nicht-Lötmittel-Hügelstrukturen 26 in dem äußeren Ring 58 auf jedes der Kontaktfelder 50 aufgebracht, aber in dem inneren Ring auf nur die Kontaktfelder 56 aufgebracht, welche die Ecken 54 des inneren Rings 56 bilden. Mit Bezug auf 9 sind in einer Ausgestaltung die Nicht-Lötmittel-Hügelstrukturen 26 auf nur abwechselnde Kontaktfelder 50 in sowohl dem inneren Ring 56 als auch dem äußeren Ring 58 aufgebracht. Ferner sind die Nicht-Lötmittel-Hügelstrukturen 26, die auf den inneren Ring 56 aufgebracht sind, gegenüber den Nicht-Lötmittel-Hügelstrukturen 26, die auf den äußeren Ring 58 aufgebracht sind, um ein Kontaktfeld 50 versetzt.
  • In einem Beispiel können die Hügelstrukturen 26 in einem symmetrischen Muster, in einem nicht-symmetrischen Muster oder in einer Kombination hiervon angeordnet werden. Mit anderen Worten können die Hügelstrukturen 26 in jeder von vielen verschiedenen Konfigurationen auf die Kontaktfelder 50 aufgebracht werden.
  • In jeder der 7 bis 9 umfasst die Anordnung aus Kontaktfeldern 50 einen quadratischen inneren Ring 56 aus Kontaktfeldern 50, der konzentrisch ist zu einem quadratischen äußeren Ring 58 aus Kontaktfeldern. Es können aber auch andere Konfigurationen zum Einsatz kommen. Ferner können in anderen Ausgestaltungen mehr oder weniger Ringe aus Kontaktfeldern 50 verwendet werden.
  • Eine Package-on-Package (PoP)-Einrichtung umfasst ein Substrat mit einer Anordnung aus Kontaktfeldern, die um einen Umfang des Substrats herum angeordnet sind, einen Logikchip, der innerhalb der Anordnung aus Kontaktfeldern auf das Substrat aufgebracht ist, und Nicht-Lötmittel-Hügelstrukturen, die auf weniger als alle der verfügbaren Kontaktfelder aufgebracht sind.
  • Eine Package-on-Package (PoP)-Einrichtung umfasst eine gedruckte Schaltungsplatte mit einer Anordnung aus Kontaktfeldern, die in konzentrischen Ringen um einen Umfang eines Substrats herum angeordnet sind, einen Logikchip, der auf dem Substrat in Flip-Chip-Konfiguration aufgebracht ist und innerhalb der Anordnung aus Kontaktfeldern liegt, und Nicht-Lötmittel-Hügelstrukturen, die auf weniger als alle der Kontaktfelder aufgebracht sind.
  • Ein Verfahren zum Herstellen einer Package-on-Package (PoP)-Einrichtung umfasst das Anordnen einer Anordnung von Kontaktfeldern um einen Umfang eines Substrats herum, das Aufbringen eines Logikchips auf das Substrat innerhalb der Anordnung aus Kontaktfeldern und das Aufbringen von Nicht-Lötmittel-Hügelstrukturen auf weniger als die Gesamtheit der Kontaktfelder.
  • Während diese Erfindung in Bezug auf beispielhafte Ausgestaltungen beschrieben wurde, soll die Beschreibung die Erfindung nicht beschränken. Zahlreiche Modifikationen und Kombinationen der gezeigten Ausgestaltungen sowie andere Ausgestaltungen der Erfindung ergeben sich dem Fachmann bei Lektüre der Beschreibung. Es sollen daher die folgenden Ansprüche all diese Modifikationen oder Ausgestaltungen umfassen.

Claims (7)

  1. Halbleitereinrichtung, mit folgenden Merkmalen: ein Substrat (24) mit einer Anordnung aus Kontaktfeldern, die entlang eines Umfangs des Substrats angeordnet sind; ein Logikchip (28), der innerhalb der Anordnung aus Kontaktfeldern auf das Substrat aufgebracht ist; und Nicht-Lötmittel-Hügelstrukturen (26), die auf weniger als alle verfügbaren Kontaktfelder, die entlang des Umfangs des Substrats angeordnet sind, aufgebracht sind, wobei die Anordnung aus Kontaktfeldern einen inneren Ring (56) aus Kontaktfeldern aufweist, der konzentrisch ist zu einem äußeren Ring (58) aus Kontaktfeldern, und wobei die Nicht-Lötmittel-Hügelstrukturen (26) auf nur abwechselnde Kontaktfelder in dem inneren Ring und dem äußeren Ring aufgebracht sind.
  2. Halbleitereinrichtung nach Anspruch 1, wobei das Substrat eine gedruckte Schaltungsplatte ist und die Kontaktfelder in konzentrischen Ringen angeordnet sind; und der Logikchip auf das Substrat in einer Flip-Chip-Konfiguration aufgebracht ist.
  3. Halbleitereinrichtung nach einem der vorangehenden Ansprüche, wobei die Nicht-Lötmittel-Hügelstrukturen (26) aus Gold, Silber, Kupfer oder Aluminium gebildet sind.
  4. Halbleitereinrichtung nach einem der vorangehenden Ansprüche, wobei ein Pitch zwischen benachbarten Nicht-Lötmittel-Hügelstrukturen (26) 100 µm oder kleiner ist und/oder wobei eine Breite der Nicht-Lötmittel-Hügelstrukturen (26) geringer ist als eine Höhe der Nicht-Lötmittel-Hügelstrukturen (26).
  5. Halbleitereinrichtung nach einem der vorangehenden Ansprüche, wobei die Nicht-Lötmittel-Hügelstrukturen (26) Stumpenhügel und/oder Kupferkugeln umfassen.
  6. Halbleitereinrichtung nach einem der wobei die Nicht-Lötmittel-Hügelstrukturen (26), die auf den inneren Ring (56) aufgebracht sind, gegenüber den Nicht-Lötmittel-Hügelstrukturen (26), die auf den äußeren Ring (58) auf gebracht sind, um ein Kontaktfeld versetzt sind.
  7. Halbleitereinrichtung nach einem der vorangehenden Ansprüche, wobei die Anordnung aus Kontaktfeldern einen quadratischen inneren Ring aus Kontaktfeldern umfasst, der konzentrisch ist zu einem quadratischen äußeren Ring aus Kontaktfeldern.
DE102012110654.1A 2012-08-10 2012-11-07 Halbleitereinrichtung Active DE102012110654B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/572,417 US20140042622A1 (en) 2012-08-10 2012-08-10 Fine Pitch Package-on-Package Structure
US13/572,417 2012-08-10

Publications (2)

Publication Number Publication Date
DE102012110654A1 DE102012110654A1 (de) 2014-02-13
DE102012110654B4 true DE102012110654B4 (de) 2021-05-06

Family

ID=49999110

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012110654.1A Active DE102012110654B4 (de) 2012-08-10 2012-11-07 Halbleitereinrichtung

Country Status (4)

Country Link
US (1) US20140042622A1 (de)
CN (1) CN103579151B (de)
DE (1) DE102012110654B4 (de)
TW (1) TWI520292B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5590260B1 (ja) * 2014-02-04 2014-09-17 千住金属工業株式会社 Ａｇボール、Ａｇ核ボール、フラックスコートＡｇボール、フラックスコートＡｇ核ボール、はんだ継手、フォームはんだ、はんだペースト、Ａｇペースト及びＡｇ核ペースト
US9859200B2 (en) 2014-12-29 2018-01-02 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with interposer support structure mechanism and method of manufacture thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5468995A (en) * 1994-07-05 1995-11-21 Motorola, Inc. Semiconductor device having compliant columnar electrical connections
US5490040A (en) * 1993-12-22 1996-02-06 International Business Machines Corporation Surface mount chip package having an array of solder ball contacts arranged in a circle and conductive pin contacts arranged outside the circular array
US5977640A (en) * 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
US6214642B1 (en) * 1997-11-21 2001-04-10 Institute Of Materials Research And Engineering Area array stud bump flip chip device and assembly process
US6225699B1 (en) * 1998-06-26 2001-05-01 International Business Machines Corporation Chip-on-chip interconnections of varied characteristics
US6495910B1 (en) * 2000-08-25 2002-12-17 Siliconware Precision Industries Co., Ltd. Package structure for accommodating thicker semiconductor unit
US20070190690A1 (en) * 2006-02-14 2007-08-16 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6613606B1 (en) * 2001-09-17 2003-09-02 Magic Corporation Structure of high performance combo chip and processing method
US20070001296A1 (en) * 2005-05-31 2007-01-04 Stats Chippac Ltd. Bump for overhang device
KR101131138B1 (ko) * 2006-01-04 2012-04-03 삼성전자주식회사 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지
JP2009212315A (ja) * 2008-03-04 2009-09-17 Elpida Memory Inc 半導体装置及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5490040A (en) * 1993-12-22 1996-02-06 International Business Machines Corporation Surface mount chip package having an array of solder ball contacts arranged in a circle and conductive pin contacts arranged outside the circular array
US5468995A (en) * 1994-07-05 1995-11-21 Motorola, Inc. Semiconductor device having compliant columnar electrical connections
US6214642B1 (en) * 1997-11-21 2001-04-10 Institute Of Materials Research And Engineering Area array stud bump flip chip device and assembly process
US5977640A (en) * 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
US6225699B1 (en) * 1998-06-26 2001-05-01 International Business Machines Corporation Chip-on-chip interconnections of varied characteristics
US6495910B1 (en) * 2000-08-25 2002-12-17 Siliconware Precision Industries Co., Ltd. Package structure for accommodating thicker semiconductor unit
US20070190690A1 (en) * 2006-02-14 2007-08-16 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects

Also Published As

Publication number Publication date
US20140042622A1 (en) 2014-02-13
CN103579151B (zh) 2016-12-28
DE102012110654A1 (de) 2014-02-13
CN103579151A (zh) 2014-02-12
TW201407736A (zh) 2014-02-16
TWI520292B (zh) 2016-02-01

Similar Documents

Publication Publication Date Title
DE102016100279B4 (de) Öffnung im pad zum bonden einer integrierten passiven vorrichtung in ein info-package
DE102015104450B4 (de) Packages mit Fähigkeit zum Verhindern von Rissen in Metallleitungen
DE102014019418B4 (de) Design einer Kontaktstellenstruktur in einem Fan-out-Gehäuse
DE69533336T2 (de) Testkarte und ihre anwendung
DE60101159T2 (de) Herstellungsmethode eines stapelchip-ic-gehäuses auf scheibenebene
DE112016007578T5 (de) Verbindungstruktur für einen gestapelten Die in einem mikroelektronischen Bauelement
DE102013103465B4 (de) Anschlussstruktur mit reduzierter Spannung für integrierte Schaltungen
DE112012006469B4 (de) Mikroelektronisches Gehäuse mit nicht komplanaren gekapselten mikroelektronischen Bauelementen und einer Aufbauschicht ohne Kontaktierhügel
DE102007002707A1 (de) System-in Package-Modul
DE102015102528B4 (de) Ein Verfahren zum Verbinden eines Halbleiter-Package mit einer Platine und ein Halbleiter-Package
DE112008002459T5 (de) Integrierte-Schaltkreis-Bausteine mit hoch-dichten bumpless bild-up layers und einem Substrat mit dichtevermindertem Kern oder einem kernlosen Substrat
DE112010004254B4 (de) Mikroelektronische Baugruppe
DE102015111191B4 (de) Elektronische Baugruppe mit eingeengter Durchkontaktierung, die eine Deckschicht enthält; Verfahren zur Herstellung derselben
DE102018207060A1 (de) Sehr dünnes System-in-Package (SIP) mit Substrat mit eingebetteten Leiterbahnen
DE102011082715A1 (de) Große Klebschichtdicke für Halbleitervorrichtungen
DE102020135088A1 (de) Halbleitervorrichtung
DE10297785T5 (de) Elektronikbaugruppe mit einer dichteren Kontaktanordnung, die eine Zuleitungsführung zu den Kontakten erlaubt
DE102013103351B4 (de) Elektronikmodul
DE102012110654B4 (de) Halbleitereinrichtung
DE102012100231B4 (de) Halbleiterchip
DE102019202721A1 (de) 3d-flexfolien-package
DE112018001137T5 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE102014019169A1 (de) Gehäuse mit einem Substrat mit eingebetteter Metallspur überlappt von Verbindungsstelle
DE4215471A1 (de) Halbleiterpackungen und verfahren zur herstellung solcher packungen
DE102018112828A1 (de) Verfahren zum Herstellen eines Speichers mit einem gestapelten integrierten Schaltungschip

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final