JP2002118203A - 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法 - Google Patents

半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法

Info

Publication number
JP2002118203A
JP2002118203A JP2000311062A JP2000311062A JP2002118203A JP 2002118203 A JP2002118203 A JP 2002118203A JP 2000311062 A JP2000311062 A JP 2000311062A JP 2000311062 A JP2000311062 A JP 2000311062A JP 2002118203 A JP2002118203 A JP 2002118203A
Authority
JP
Japan
Prior art keywords
semiconductor
manufacturing
wiring conductor
substrate
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000311062A
Other languages
English (en)
Inventor
Reiko Yamaguchi
玲子 山口
Fumio Inoue
文男 井上
Yasuhiko Awano
康彦 阿波野
Yoshiaki Tsubomatsu
良明 坪松
Yorio Iwasaki
順雄 岩崎
Hiroto Ohata
洋人 大畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2000311062A priority Critical patent/JP2002118203A/ja
Publication of JP2002118203A publication Critical patent/JP2002118203A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】小型化、高密度化に優れ、かつ、パッケージク
ラックを防止し信頼性に優れる小型の半導体パッケ−ジ
と、それに用いる半導体搭載用基板と、効率に優れたそ
の半導体搭載用基板の製造方法及び半導体パッケージの
製造方法を提供すること。 【解決手段】可とう性の絶縁基材と、配線導体からなる
半導体搭載用基板であって、絶縁基材が低透湿性である
半導体搭載用基板と、効率に優れたその半導体搭載用基
板の製造方法及び半導体パッケージの製造方法。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本発明は、半導体搭載用基板
並びにその製造方法と、それを用いた半導体パッケージ
とその製造方法に関する。
【０００２】
【従来の技術】半導体の集積度が向上するに従い、入出
力端子数が増加している。従って、多くの入出力端子数
を有する半導体パッケージが必要になった。一般に、入
出力端子はパッケージの周辺に一列配置するタイプと、
周辺だけでなく内部まで多列に配置するタイプがある。
前者には、ＱＦＰ（Quad flat Package ）が代表的
である。これを多端子化する場合は、端子ピッチを縮小
することが必要であるが、０．５ｍｍピッチ以下の領域
では、配線板との接続に高度な技術が必要になる。後者
のアレイタイプは比較的大きなピッチで端子配列が可能
なため、多ピン化に適している。従来、アレイタイプは
接続ピンを有するＰＧＡ（Pin Grid Array）が一般的
であるが、配線板との接続は挿入型となり、表面実装に
は適していない。このため、表面実装可能なＢＧＡ（Ba
ll Grid Array ）と称するパッケージが開発されて
いる。
【０００３】一方、電子機器の小型化に伴って、パッケ
ージサイズの更なる小型化の要求が強くなってきた。こ
の小型化に対応するものとして、半導体チップとほぼ同
等サイズの、いわゆるチップサイズパッケージ（ＣＳ
Ｐ；Chip Size Package ）が提案されている。これ
は、半導体チップの周辺部でなく、実装領域内に外部配
線基板との接続部を有するパッケージである。具体例と
しては、バンプ付きポリイミドフィルムを半導体チップ
の表面に接着し、チップと金リード線により電気的接続
を図った後、エポキシ樹脂などをポッティングして封止
したもの（NIKKEIMATERIALS & TECHNOLOGY 94.4,No.
140,p18-19 ）や、仮基板上に半導体チップ及び外部配
線基板との接続部に相当する位置に金属バンプを形成
し、半導体チップをフェースダウンボンディング後、仮
基板上でトランスファーモールドしたもの（Smallest
Flip-Chip-Like Package ＣＳＰ；The Second VLSI
Packaging Workshop of Japan,p46-50,1994 ）な
どがある。
【０００４】また、本発明者らは、特開平１０−１８９
８２０号に開示するように、絶縁性支持基板の一表面に
は複数の配線が形成されており、前記配線は少なくとも
半導体チップ電極と接続するインナー接続部及び半導体
チップ搭載領域部を有し、前記絶縁性支持基板には、前
記絶縁性支持基板の前記配線が形成されている箇所であ
って、前記インナー接続部と導通するアウター接続部が
設けらる箇所に、開口が設けられており、前記絶縁性支
持基板の前記半導体チップ搭載領域内における前記配線
相互間に、少なくとも１個の貫通穴（以下、ベントホー
ルという。）が設けられており、前記配線の半導体チッ
プ搭載領域部を含めて前記半導体チップが搭載される箇
所に、絶縁性フィルムが載置形成されており、前記絶縁
性フィルムは、前記ベントホール周辺部で前記絶縁性支
持基板との間に中空箇所を形成するように構成されてい
る半導体パッケージ用チップ支持基板とその製造方法を
提案している（図４参照）。この提案によって、パッケ
ージクラックを防止し、信頼性に優れる小型の半導体パ
ッケージの製造を可能とするものである。
【０００５】
【発明が解決しようとする課題】ところが、この半導体
パッケージについても、小型化、高密度化が進められ、
ベントホールを形成する箇所を確保するのが困難である
という課題があると共に、この従来のベントホールを有
する半導体パッケージは、ベントホールと、その周辺部
で前記絶縁性支持基板との間に中空箇所を形成するよう
に構成しなければならず、そのために工程が複雑とな
り、効率が低いという課題があった。
【０００６】本発明は、小型化、高密度化に優れ、か
つ、パッケージクラックを防止し信頼性に優れる小型の
半導体パッケージと、それに用いる半導体搭載用基板
と、効率に優れたその半導体搭載用基板の製造方法及び
半導体パッケージの製造方法を提供することを目的とす
る。
【０００７】
【課題を解決するための手段】本発明は、以下のことを
特徴とする。 （１）可とう性の絶縁基材と、配線導体からなる半導体
搭載用基板であって、絶縁基材が低透湿性である半導体
搭載用基板。 （２）可とう性の絶縁基材が、イミド基、アミド基、フ
ェノール基、フェニレン基、エステル基、エーテル基、
サルホン基、カーボネート基、カルボニル基、シリコー
ン結合を少なくとも１つ以上含む樹脂、または液晶ポリ
マ、含フッ素樹脂、エポキシ樹脂のいずれかを含むもの
である（１）に記載の半導体搭載用基板。 （３）可とう性の絶縁基材が、複数の層から成る（１）
または（２）に記載の半導体搭載用基板。 （４）可とう性の絶縁基材に、配線導体の裏面に達する
貫通穴を有する（１）〜（３）のいずれかに記載の半導
体搭載用基板。 （５）貫通穴内に導電性物質を充填した（４）に記載の
半導体搭載用基板。 （６）貫通穴内に充填した導電性物質が、貫通穴の外に
まで延長され接続用導体を形成している（５）に記載の
半導体搭載用基板。 （７）配線導体の必要な部分に金めっきが施された
（１）〜（６）のいずれかに記載の半導体搭載用基板。 （８）低透湿性である可とう性の絶縁基材と配線導体と
なる金属箔を貼り合わせる半導体搭載用基板の製造方
法。 （９）配線導体となる金属箔に、低透湿性である可とう
性の絶縁基材となる樹脂ワニスをキャスティングする半
導体搭載用基板の製造方法。 （１０）高透湿性である可とう性の絶縁基材に、金属を
蒸着またはめっきする半導体搭載用基板の製造方法。 （１１）不要な金属層をエッチング除去して配線導体を
形成する工程を有する基板の製造方法であって、（８）
〜（１０）のいずれかに記載の半導体搭載用基板の製造
方法。 （１２）可とう性の絶縁基材の必要な箇所にのみ無電解
めっきを行い、配線導体を形成する工程を有する基板の
製造方法であって、（８）〜（１０）のいずれかに記載
の半導体搭載用基板。 （１３）可とう性の絶縁基材に形成した配線導体の必要
な部分に金めっきを施す工程を有する基板の製造方法で
あって、（１１）または（１２）に記載の半導体搭載用
基板。 （１４）可とう性の絶縁基材に、配線導体の裏面に達す
る貫通穴を設ける工程を有する（１３）に記載の半導体
搭載用基板の製造方法。 （１５）貫通穴に導電性物質を充填する工程を有する
（１４）に記載の半導体搭載用基板の製造方法。 （１６）貫通穴内に充填した導電性物質が、貫通穴の外
にまで延長され接続用導体を形成させる工程を有する
（１５）に記載の半導体搭載用基板の製造方法。 （１７）半導体チップが搭載された（１）〜（７）のい
ずれかに記載の半導体搭載用基板を用いた、または
（８）〜（１６）のいずれかに記載した製造方法による
半導体搭載用基板を用いた半導体パッケージ。 （１８）半導体チップと配線導体とが電気的に接続され
た（１７）に記載の半導体パッケージ。 （１９）半導体チップと配線導体との電気的な接続が、
ボンディングワイヤである（１８）に記載の半導体パッ
ケージ。 （２０）半導体チップの搭載が、接着剤によるものであ
る（１７）〜（１９）のいずれかに記載の半導体パッケ
ージ。 （２１）接着剤が、ダイボンドフィルムによるものであ
る（２０）に記載の半導体パッケージ。 （２２）接着剤が、低透湿性である（２０）または（２
１）に記載の半導体パッケージ。 （２３）半導体チップが、封止樹脂によって封止された
（１７）〜（２２）のいずれかに記載の半導体パッケー
ジ。 （２４）貫通穴内または貫通穴内に充填された導電性物
質に、はんだボールを搭載した（１７）〜（２３）のい
ずれかに記載の半導体パッケージ。 （２５）配線導体の上に、半導体チップを搭載する工程
を有する（１）〜（７）のいずれかに記載の半導体搭載
用基板を用いた、または（８）〜（１６）のいずれかに
記載した製造方法による半導体搭載用基板を用いた半導
体パッケージの製造方法。 （２６）配線導体の上に、接着剤を塗布または接着し、
半導体チップを搭載する工程を有する（２５）に記載の
半導体パッケージの製造方法。 （２７）配線導体の上に、裏面に接着剤を塗布または接
着した半導体チップを搭載する工程を有する（２５）に
記載の半導体パッケージの製造方法。 （２８）接着剤に、ダイボンドフィルムを使用する工程
を有する（２６）または（２７）に記載の半導体パッケ
ージの製造方法。 （２９）接着剤に、低透湿性のものを使用する工程を有
する（２６）〜（２８）のいずれかに記載の半導体パッ
ケージの製造方法。 （３０）半導体チップと配線導体とを電気的に接続する
工程を有する（２５）〜（２９）のいずれかに記載の半
導体パッケージの製造方法。 （３１）半導体チップと配線導体とをワイヤボンドで接
続する工程を有する（３０）に記載の半導体パッケージ
の製造方法。 （３２）半導体チップを樹脂で封止する工程を有する
（２５）〜（３１）のうちいずれかに記載の半導体パッ
ケージの製造方法。 （３３）貫通穴内または貫通穴内に充填された導電性物
質に、はんだボールを搭載する工程を有する（２５）〜
（３２）のいずれかに記載の半導体パッケージの製造方
法。
【０００８】本発明者らは、鋭意検討の結果、封止され
た半導体チップを支持する半導体搭載用基板が、低透湿
性である可とう性の絶縁基材であれば、ベントホールを
用いなくても、パッケージクラックを起こさないという
知見を得た結果、本発明を成すに至った。
【０００９】本発明では、透湿性は、水分の透過性を示
し、透湿度（測定方法：ＪＩＳＺ０２０８）によって示
すことができ、可とう性の絶縁基材に、低透湿度のもの
を用いる。ここでいう透湿度とは、可とう性の絶縁基材
の材質や構造に依存する透湿率と、その厚みを考慮した
ものである。同一材質・同質構造の基材は、厚みを薄く
することによって透湿度は大きくなり、逆に厚みを大き
くすることによって、透湿度が小さくなる。例えば、透
湿率が１×１０-3（ｇ・ｍ／ｍ2・２４ｈ）であり、厚
みが１００μｍの基材と、透湿率が１×１０-4（ｇ・ｍ
／ｍ2・２４ｈ）であり、厚みが１０μｍの基材は、同
等の透湿度を有すると考えられる。本発明者らは、鋭意
検討の結果、可とう性の絶縁基材の透湿度が１０（ｇ／
ｍ2 ・２４ｈ）以上であると、半導体チップを搭載
し、パッケージを組み立てた時に、水分を透過させ、パ
ッケージ内部に侵入した水分が、リフロー時の熱によっ
て一瞬に蒸発して、その圧力でパッケージにクラックを
発生することがあるという知見を得て、本発明を成すこ
とができた。
【００１０】
【発明の実施の形態】可とう性の絶縁基材には、上記し
たように透湿度が低いものを用いる必要があり、この透
湿度が１０（ｇ／ｍ2・２４ｈ）未満の絶縁基材を用い
るのが好ましく、さらに、１（ｇ／ｍ2・２４ｈ）未満
のものがより好ましい。透湿度は、可とう性の絶縁基材
の材質、厚みによって変化するため、これらの中から適
した透湿度のものを選択することができる。例えば、可
とう性の絶縁基材の材質については、イミド基、アミド
基、フェノール基、フェニレン基、エステル基、エーテ
ル基、サルホン基、カーボネート基、カルボニル基、シ
リコーン結合を少なくとも１つ以上含む樹脂、または液
晶ポリマ、含フッ素樹脂、エポキシ樹脂のいずれかを用
いることができる。また、可とう性の絶縁基材の厚みに
ついては、厚みを厚くすることによって透湿性は下げる
ことができる。例えば透湿率が５．０×１０-5（ｇ・ｍ
／ｍ2・２４ｈ）のポリイミドを用いた場合は、厚みが
５μｍを超えるものであれば、透湿度が１０（ｇ／ｍ2
・２４ｈ）未満となり好ましい。しかし、基材の熱膨張
率やその厚みにおける強度を考慮しなければならなく、
また、半導体パッケージの小型・薄型化に対応する基材
の厚みを選択しなければならない。また、可とう性の絶
縁基材は、材質、厚みの異なる複数の層から構成されて
いてもよく、基材トータルの透湿度が１０（ｇ／ｍ2・
２４ｈ）未満の絶縁基材を用いるのが好ましく、さら
に、１（ｇ／ｍ2・２４ｈ）未満のものがより好まし
い。この可とう性の絶縁基材には、吸水性の低いもので
あることが好ましく、ＪＩＳ Ｋ７２０９による吸水率
が、０．５ｗｔ％未満であることが好ましく、この吸水
率が０．５ｗｔ％を超えると、透過した水分が基材中に
残り、リフロー時の熱によって一瞬に蒸発して、その圧
力でパッケージにクラックを発生する恐れがある。この
ような樹脂のうち、イミド基が少なくとも１つ以上含む
樹脂としては、ポリイミドやポリアミドイミドがあり、
アミド基を少なくとも１つ以上含む樹脂としては、ポリ
アミドやアラミドがあり、フェニレン基を少なくとも１
つ以上含む樹脂としては、ポリフェニレンサルファイド
があり、エステル基を少なくとも１つ以上含む樹脂とし
ては、ポリエチレンナフタレートやポリアリレートがあ
り、エーテル基を少なくとも１つ以上含む樹脂として
は、ポリエーテルエーテルケトンやポリエーテルイミド
があり、サルホン基を少なくとも１つ以上含む樹脂とし
ては、ポリサルホンやポリエーテルサルホンがあり、カ
ーボネート基を少なくとも１つ以上含む樹脂としては、
ポリカーボネートがあり、シリコーン結合を少なくとも
１つ以上含む樹脂としては、シロキサン変性ポリアミド
イミドがある。これらの樹脂を可とう性を有する絶縁基
材とするには、絶縁樹脂ワニスを支持フィルムや支持金
属にキスコータ、ロールコータ、コンマコータなどを用
いて塗布し、１２０〜３５０℃で２０〜１８０分間程度
加熱し、完全に硬化させて形成する方法がある。加熱
は、使用する樹脂によって、それぞれ適切な条件で行う
ことが好ましい。
【００１１】（半導体搭載用基板の製造）半導体搭載用
基板を製造するには、このような低透湿性である可とう
性の絶縁基材層と金属層を有する積層材の不要な箇所の
金属層をエッチング除去して配線導体を形成する方法
と、低透湿性である可とう性の絶縁基材の必要な箇所に
のみ、無電解めっきにより配線導体を形成する方法によ
って行うことができる。
【００１２】（接着剤による貼り合わせ）低透湿性であ
る可とう性の絶縁基材層と金属層を有する積層材は、低
透湿性である可とう性の絶縁基材に金属箔を貼り合わせ
ることによって製造することができる。この場合には、
基材と金属箔を接着剤で貼り合わせる方法や、半硬化し
た絶縁基材を直接金属箔と貼り合わせる方法がある。接
着剤を使用する場合は、上記したように透湿性の低いも
のを用いるのが好ましいが、絶縁基材とのトータルでの
透湿度が１０（ｇ／ｍ2・２４ｈ）未満であることが好
ましく、さらに１（ｇ／ｍ2・２４ｈ）未満であること
が好ましい。また、接着剤は、接着力、特に熱衝撃下で
の接着力が重要であり、この値が３００（Ｎ／ｍ）以下
であると、配線導体を接着する力が弱く、実用的でな
い。また、配線導体と可とう性の絶縁基材とを接着する
場合に用いる接着剤にも、上記したように透湿性の低
い、イミド基、アミド基、フェノール基、フェニレン
基、エステル基、エーテル基、サルホン基、カーボネー
ト基、カルボニル基、シリコーン結合を少なくとも１つ
以上含む樹脂、または液晶ポリマ、含フッ素樹脂、エポ
キシ樹脂のいずれかを含む接着剤を用いることができ
る。中でも、ポリイミド系接着剤は、耐熱性が高く、好
ましい。さらにまた、この接着剤にも、吸水性の低いも
のであることが好ましく、ＪＩＳ Ｋ７２０９による吸
水率が、０．５ｗｔ％未満であることが好ましく、この
吸水率が０．５ｗｔ％を超えると、透過した水分が基材
中に残り、リフロー時の熱によって一瞬に蒸発して、そ
の圧力でパッケージにクラックを発生する恐れがある。
このような樹脂は、上記可とう性を有する絶縁基材と同
様の樹脂を用いることができ、接着剤とするには、樹脂
ワニスを支持フィルムや支持金属、若しくは被接着体に
キスコータ、ロールコータ、コンマコータなどを用いて
塗布し、５０〜２００℃で１０〜１００分間加熱・乾燥
し、半硬化状態の接着フィルムを形成する方法がある。
加熱は使用する樹脂によって、それぞれ適切な条件で行
うことが好ましい。
【００１３】上記の接着剤の上に金属箔を貼り合わせ
る。これは銅箔の不要な箇所をエッチング除去して、パ
ッケージ内部の配線導体を形成するためである。この金
属箔の厚みは、５〜５０μｍの範囲であることが好まし
く、５μｍ未満の金属箔は貼り合わせることが困難で、
５０μｍを超えると回路をエッチング形成する時に微細
な形状に形成することが困難になる恐れがある。
【００１４】可とう性の絶縁基材には、その少なくとも
一方の面に、接着剤を塗布した後、加熱・乾燥して半硬
化状にする工程、または、可とう性である絶縁基材の少
なくとも一方の面に、予め半硬化フィルム状に形成され
た接着剤を、加熱・加圧接着する工程を有することが好
ましく、このようにすれば、前述の銅箔を貼り合わせる
のに、半硬化状の接着剤の上に銅箔を重ね、加熱・加圧
して積層一体化することができ、効率的に行うことがで
きる。
【００１５】可とう性の絶縁基材の他方の面には、外層
側の接着剤を形成することができ、可とう性の絶縁基材
の両面に接着剤を用いることによって、熱膨張や加工に
よる寸法変化を表裏で調整でき、基板のそりを少なくで
きる。この外層側の接着剤も透湿性の低い接着剤を用い
ることが好ましく、可とう性絶縁基材とトータルでの透
湿度が１０（ｇ／ｍ2・２４ｈ）未満であることが好ま
しく、さらに１（ｇ／ｍ2・２４ｈ）未満であることが
より好ましい。
【００１６】また、可とう性の絶縁基材の両方の面に、
接着剤を塗布する場合には、同時に両方の面に接着剤を
塗布するのではなく、一方の面に接着剤を塗布し、加熱
・乾燥した後に、他方の面にも接着剤を塗布し、加熱・
乾燥して、少なくとも、後に配線導体を接着する側の接
着剤を半硬化状にする工程を有することが好ましく、こ
のようにすることで、外側の接着剤は、２度の加熱・乾
燥で完全に硬化することができ、その後の工程で、穴を
あけてから銅箔を貼り合わせても、穴の縁の接着剤が穴
の内部に崩れ込むことがなく、はんだボールなどの外部
接続端子のじゃまにならない。しかも、基材の両面に同
じ性質の接着剤を使用した場合は、基材がそりにくく、
加工が容易になる。
【００１７】（キャスティングによる金属層の形成）ま
た、金属箔に、低透湿度である可とう性の絶縁基材とな
る絶縁ワニスをキャスティングして製造することもでき
る。この場合、金属箔の表面が適切な粗さを持つように
調整されていれば、接着剤を用いる必要がなく、経済的
である。例えば、銅箔に、絶縁ワニスとして、ポリイミ
ドをキャスティングする場合、銅箔の表面粗さは、２〜
１５μｍであることが好ましく、そのような粗さに調整
するには、一般に知られている酸化剤による表面処理が
あり、亜塩素酸ナトリウム、過硫酸アルカリ、塩素酸カ
リウム、過塩素酸カリウム、又はペルオキソ硫酸アルカ
リのアルカリ性水溶液等の酸化剤を含む処理液に浸漬又
はその処理液を吹き付けて行う。この銅の酸化処理液の
組成は、例えば以下のような物を用いることができる。 （表面処理液の組成） ＮａＣｌＯ2；３０〜１５０ｇ／ｌ Ｎａ3ＰＯ4・１２Ｈ2Ｏ；１０〜６０ｇ／ｌ ＮａＯＨ；５〜３０ｇ／ｌ また、その処理条件は、液温が５５〜９５℃である。さ
らに、酸化銅を形成するための銅表面の前処理として、
脱脂を行い、過硫酸アンモニウム水溶液又は塩化第二銅
と塩酸とを含む水溶液等に接触させて銅表面を粗化する
ことが好ましい。この酸化処理によって、銅箔の表面に
２〜１５μｍの粗化表面を形成することができる。ま
た、この後に、酸化銅を還元して凹凸を残したまま粗化
された表面を有する金属銅を得ることもできる。例え
ば、還元剤である水素化ホウ素アルカリを用いる方法が
あり、水酸化ホウ素ナトリウムや水素化ホウ素カリウム
等である。この水素化ホウ素アルカリの濃度は、酸化処
理した銅表面の電位の変化する速度と、還元後の外観の
均一性とに影響する。その濃度は、０．１ｇ／ｌ以上、
好ましくは０．２〜５ｇ／ｌで用いる。また、水素化ホ
ウ素アルカリは自然分解し易いので、抑制するために、
酢酸鉛、塩化鉛、硫酸鉛又はチオグリコール酸を添加す
ることが好ましく、また、ｐＨを１０〜１３．５に維持
することによっても可能である。酸化処理した銅表面と
水素化ホウ素アルカリの接触時間は極めて重要である。
酸化処理した銅表面を水素化ホウ素アルカリに接触させ
ると、酸化銅が還元され始め、酸化処理した銅表面の電
位が卑の方へ変化していく。このとき、電位が−１００
０ｍＶより卑になるまで接触脂環を長くすると、外観的
に不均一を発生し、接着強度が大きくならないこともあ
る。このような問題の発生しない範囲が、−１０００ｍ
Ｖ以上で−４００ｍＶ以下である。実際には、常に電位
の監視をする必要はなく、水素化ホウ素アルカリを含む
水溶液の組成と温度によって、望ましい接触時間が決定
できる。一例として、水素化ホウ素ナトリウムの場合、
濃度；１ｇ／ｌ、ｐＨ；１２．５、温度；４０℃のとき
の望ましい接触時間は３〜１８０秒である。さらに続い
て、ホルムアルデヒドと接触させて金属銅に還元する処
理を完成することができ、ここで用いるホルムアルデヒ
ドの水溶液の濃度は、３６％ホルマリンを使用した場
合、０．５ｍｌ／ｌ以上で、２〜１５ｍｌ／ｌが好まし
い範囲である。また、このホルムアルデヒドの水溶液の
ｐＨは９以上、好ましくは１０．５以上である。このｐ
Ｈを調整するには、水酸化アルカリ等を用いる。このホ
ルムアルデヒドの水溶液には、さらに塩類を添加するこ
とができ、Ｎａ2ＳＯ4、Ｋ2ＳＯ4、ＨＣＯＯＮａ、Ｎａ
Ｃｌ等の溶解度の高いものが使用でき、これらを組み合
わせて用いることもできる。また、その添加量は、上記
メタホウ酸又はその塩と合わせて０．０１モル／ｌ以
上、好ましくは０．１モル／ｌ以上である。このホルム
アルデヒドとメタホウ酸またはその塩を含む水溶液に、
酸化処理をし工程ｂの処理をした銅表面を接触させる
と、初期の銅の電位は−１０００ｍＶ〜−４００ｍＶの
範囲にあり、接触を継続すると金属銅の電位である−１
０００ｍＶより卑に変化する。この接触を継続する時間
は、少なくとも金属銅の電位に変化するまでの時間が必
要である。このようにして表面を粗化した銅箔に、樹脂
ワニスをキャスティングする。例えば、銅箔の上にポリ
イミド層を形成する場合、ポリイミド前駆体を有機溶媒
に溶解してワニスを調整し、このワニスを銅箔にキャス
ティングした後、加熱処理を行いイミド化し、ポリイミ
ド層を形成する方法がある。この際の銅箔上で加熱イミ
ド化させる温度は、１００〜４００℃の材料に合った温
度を採用できる。また、ポリイミドが溶媒に溶解する場
合には、ポリイミド前駆体をイミド化し、得られたポリ
イミドを有機溶媒に溶解してワニスを調整し、このワニ
スを銅箔にキャスティングする方法がある。この時のイ
ミド化の温度は、１００〜３５０℃が好ましい。その
後、キャスティング後に加熱処理して溶媒を発揮させ、
銅箔の上にポリイミド層を形成する。この時の加熱処理
温度は８０〜１５０℃の、溶媒に適当な温度を選択する
ことが好ましい。ポリイミド前駆体を得るためには、ピ
ロメリット酸などのテトラカルボン酸誘導体やこれらの
二無水物と、ヘキサメチレンジアミンなどのジアミンと
を反応、重合させる。テトラカルボン酸誘導体として
は、テトラカルボン酸二無水物を用いるのが一般的であ
り、これらテトラカルボン酸二無水物とジアミンのモル
数比は、０．８〜１．２であることが好ましい。通常の
重縮合反応同様、このモル比が１に近いほど生成する重
合体の重合度は大きくなる。ポリイミドワニスを構成す
る溶媒は、ポリイミドやポリイミド前駆体を溶解するも
のであれば、特に限定されない。例えば、乳酸エチルエ
ステルなどの乳酸誘導体の他、Ｎ−メチルピロリドン、
Ｎ，Ｎ−ジメチルアセトアミドなどがある。また、最終
的に形成されたポリイミド塗膜と銅箔の密着性を向上さ
せる目的で、ポリイミドワニスの成分の１つとして、カ
ップリング剤などの添加剤を加えることも可能である。
ポリイミドワニスのキャスティング方法は、特に限定さ
せるものではないが、スピンコート、ロールコート、オ
フセット印刷、グラビア印刷などが一般的である。ポリ
イミド層を形成させるための加熱処理温度は、ポリイミ
ドワニスがポリイミド前駆体溶液である場合は、ポリイ
ミド前駆体をポリイミドに転化させるための温度が必要
であり、１００〜３５０℃の任意の温度を選択できる。
また、ポリイミドワニスがポリイミド溶液である場合の
加熱処理温度は、溶媒が蒸発すればよいため、通常は８
０〜１５０℃で充分である。これらのキャスティングの
条件は、使用する樹脂ワニスによって異なるが、反り等
が発生しないような条件を選択する必要がある。
【００１８】（蒸着またはめっきによる金属層の形成）
また、低透湿性である可とう性の絶縁基材に、蒸着また
はめっきによって金属層を形成してもよく、例えば、ポ
リイミド樹脂フィルムの場合、銅を蒸着するには、ま
ず、接着金属となるニッケルやクロムを５０〜１０００
蒸着し、その上に銅を１００〜６０００ 蒸着する。
さらに、銅を電気めっきすることによって、総厚み５〜
５０μｍの銅層を形成することができる。また、低透湿
性である可とう性の絶縁基材に銅を０．５〜２μｍ無電
解めっきし、さらに銅を電気めっきすることによって、
総厚み５〜５０μｍの銅層を形成することもできる。
【００１９】（エッチングによる配線導体の形成）この
ようにして作製した積層材の、金属層の配線導体となる
箇所にエッチングレジストを形成し、エッチングレジス
トから露出した箇所に、化学エッチング液をスプレー噴
霧して、不要な銅箔をエッチング除去し、配線導体を形
成することができる。エッチングレジストは、通常のプ
リント配線板に用いることのできるエッチングレジスト
材料を用いることができ、レジストインクをシルクスク
リーン印刷して形成したり、エッチングレジスト用感光
性ドライフィルムを銅箔の上にラミネートして、その上
に配線導体の形状に光を透過するフォトマスクを重ね、
紫外線を露光し、露光しなかった箇所を現像液で除去し
て形成する。化学エッチング液には、塩化第二銅と塩酸
の溶液、塩化第二鉄溶液、硫酸と過酸化水素の溶液、過
硫酸アンモニウム溶液など、通常のプリント配線板に用
いる化学エッチング液を用いることができる。
【００２０】（めっきによる配線導体の形成）また、配
線導体は、前記したように、前記の低透湿性である可と
う性の絶縁基材の必要な箇所にのみ無電解めっきを行う
ことで形成することもでき、通常の無電解めっきによる
配線導体の形成の技術を用いることができる。例えば、
可とう性の絶縁基材に無電解用めっき用触媒を付着させ
た後、めっきが行われない表面部分にめっきレジストを
形成して、無電解めっき液に浸漬し、めっきレジストに
覆われていない箇所にのみ無電解めっきを行う。その
後、必要があれば、めっきレジストを除去して半導体搭
載用基板とする。このときの無電解めっき用触媒は、通
常パラジウムを用いることが多く、可とう性の絶縁基材
に無電解用めっき用触媒を付着させるには、パラジウム
を錯体の状態で水溶液に含ませ、可とう性の絶縁基材を
浸漬して表面にパラジウム錯体を付着させ、そのまま、
還元剤を用いて、金属パラジウムに還元することによっ
て可とう性の絶縁基材表面にめっきを開始するための核
を形成することができる。通常は、このような操作をす
るために、被めっき物を、アルコールや酸で洗浄し、表
面に付着した人体の指からの脂肪分や加工機械からの油
分を除去し、可とう性の絶縁基材表面にめっき用触媒を
付着させ易くするクリーナーコンディショナー工程、可
とう性の絶縁基材表面に金属パラジウムを付着させる増
感工程、めっき金属の密着力を高めあるいはめっきを促
進する密着促進工程、めっき金属を析出させる無電解め
っき工程、そして、必要な場合に、中和などの後処理工
程を行う。
【００２１】前記した方法で形成した配線導体表面の必
要な部分にニッケル、金めっきを順次施すことができ
る。これらのめっきは、半導体チップと電気的に接続さ
れる１次接続端子（ワイヤボンド端子等）と、マザーボ
ードと電気的に接続される２次接続端子（はんだボール
等が搭載される外部接続端子）に施されるのが一般的で
ある。このめっきは、無電解めっき、または電解めっき
のどちらを用いてもよい。
【００２２】（貫通穴）可とう性の絶縁基材には、その
銅箔の裏面に達する貫通穴を設けることができる。この
貫通穴は、パッケージ内部の配線導体から、はんだボー
ルのような接続導体で他のプリント配線板の接続ランド
との電気的な接続を行うために、接続端子を設けるため
のものである。貫通穴を設ける方法としては、パンチや
ドリルなどの機械加工、レーザ加工、薬液による化学エ
ッチング加工、プラズマを用いたドライエッチング法な
どがある。接続端子を設けるための貫通穴をあける工程
と銅箔を重ね積層一体化する工程は、必要に応じてどち
らを先に行ってもよい。また、貫通穴の銅箔が露出した
部分には、金属めっきや導電性ペーストなどの導電性物
質を充填させることもできる。これは、パッケージを組
み立てる際に、はんだボールを搭載させ易いことや、外
部接続端子の接続信頼性を向上させるなどの効果があ
る。さらに、必要に応じて導電性物質を貫通穴の外にま
で形成し、導電性物質を直接外部接続端子として用いる
こともできる。銅箔を重ね積層一体化するときの加熱・
加圧の条件は、用いる接着剤の種類によっても異なる
が、例えば、好ましいポリイミド系の接着剤を用いると
きには、加熱温度を１２０〜２８０℃、圧力を０．５〜
５ＭＰａ、加熱・加圧時間を２０〜１８０分位とするの
が好ましく、加熱温度が１２０℃未満では硬化速度が極
端に遅くなり加熱時間を１８０分以上にしても完全に硬
化せず、圧力が０．５ＭＰａ未満では、接着剤と銅箔の
密着が不足し、気泡が残ったり接着しない箇所が発生す
る恐れがある。加熱・加圧時間が２０分未満では、硬化
が不足し、未硬化の部分が残っていると、後の工程での
加熱によって配線導体との位置精度が低下したり、ある
いはリフローなどの加熱で変形する恐れがある。加熱温
度が２８０℃を超えると、銅箔の酸化が激しく後の工程
で酸化銅を除去するなどの手間がかかることがある。圧
力が５ＭＰａを超えたり、加熱・加圧時間が１８０分を
超えても特性に大きく影響することはないが、生産にか
かるコストが大きくなり、生産効率が低下する恐れがあ
る。また、接着剤によってはラミネートによって積層す
ることもでき、効率的で好ましい。
【００２３】このようにして、可とう性の絶縁基材と配
線導体とからなる基板であって、絶縁基材が低透湿性で
ある半導体搭載用基板、その絶縁基材に、配線導体の裏
面に達する貫通穴を有する半導体搭載用基板、その貫通
穴内に導電性物質を充填した半導体搭載用基板、その貫
通穴内に充填した導電性物質が、貫通穴の外にまで延長
され接続用導体を形成している半導体搭載用基板、配線
導体の必要な部分に金めっきを施した半導体搭載用基板
を作製することができる。
【００２４】（半導体チップ搭載）このように作製され
た半導体搭載用基板の配線導体の上に、半導体チップを
搭載することができ、この半導体チップと配線導体との
接着剤には、ダイボンド用接着剤を用いる。ダイボンド
用接着剤は、特にどんなものを用いてもよいが、絶縁性
で接着力の強いものであることが好ましく、例えば、Ｄ
Ｆ−１００（日立化成工業株式会社製、商品名）のよう
な、ダイボンドフィルムを用いるのがより好ましい。ま
た、ダイボンド用接着剤も低透湿性で、透湿度が１０
（ｇ／ｍ2 ・２４ｈ）未満のものを用いるのが好まし
く、さらに、１（ｇ／ｍ2 ・２４ｈ）未満のものがよ
り好ましい。
【００２５】この半導体チップと金めっきを施した配線
導体との電気的な接続は、ボンディングワイヤで行うこ
とができ、その場合に、半導体チップの固定には、前述
のダイボンド用接着剤を用いることができる。ボンディ
ングワイヤとしては、金線を用いるのが一般的である。
また、異方導電性フィルムやチップまたは配線導体上に
設けたバンプを用いて、配線導体に対向するように半導
体チップを重ねて、加熱・加圧して、搭載することもで
きる。
【００２６】（半導体パッケージ）半導体チップは、封
止樹脂によって封止されていることが耐湿性の点で好ま
しく、このような封止樹脂としては、フェノール樹脂、
メラミン樹脂、エポキシ樹脂、あるいはポリエステル樹
脂などの熱硬化性樹脂を用いることができ、封止方法と
しては、半導体チップを包み込むように樹脂ワニスで固
めるポッティングやコンパウンドによるトランスファ成
型などを用いることができる。また、半導体チップを配
線導体と対向するように搭載したフリップチップ実装の
場合は、チップと半導体搭載用基板の間にアンダーフィ
ル材などを用いて封止することもできる。
【００２７】半導体搭載用基板の配線導体裏面に設けら
れた貫通穴には、外部接続端子として使用でき、はんだ
ボール等を搭載できる。使用するはんだボールは、鉛・
錫の共晶はんだが一般的であるが、接続信頼性を向上さ
せるために、銀、アンチモン等を添加した高強度はんだ
や、環境対応として、錫・銀系、錫・ビスマス系などの
脱鉛はんだを使用することもできる。特に、脱鉛はんだ
を使用した場合は、リフロー温度を従来より２０℃程度
高温にする必要があり、リフロー時のパッケージクラッ
クは、より一層発生し易くなる。
【００２８】このようして、前述の製造方法で作製され
た半導体搭載用基板に、半導体チップを搭載した半導体
パッケージ、配線導体と半導体チップとを電気的に接続
した半導体パッケージ、半導体チップの搭載にダイボン
ド用接着剤を用いた半導体パッケージ、半導体チップを
封止樹脂で封止した半導体パッケージ、さらに貫通穴
に、はんだボールを搭載した半導体パッケージを製造す
ることができる。
【００２９】
【実施例】実施例１ 可とう性の絶縁基材１として、厚さ５０μｍの液晶ポリ
マフィルムを用い、図１（ａ）に示すように、その一方
の面に、接着剤２であるポリイミド系接着剤を１０μｍ
の厚さに塗布し、２００℃で１０分間、加熱・乾燥し
て、半硬化状にした。次に、図１（ｂ）に示すように、
接続端子３となる箇所に、ドリルを用いて直径０．４ｍ
ｍの貫通穴４をあけ、図１（ｃ）に示すように、厚さ１
８μｍの銅箔５を重ね、２５０℃で、２ＭＰａの条件で
加熱・加圧して、６０分間保持することで積層一体化し
た。さらに、図１（ｄ）に示すように、銅箔の不要な箇
所をエッチング除去して配線導体６を形成し、配線導体
表面に無電解のニッケル、金めっきを施した。この可と
う性の絶縁基材１と接着剤２のトータルの透湿度は、
０．０５（ｇ／ｍ2・２４ｈ）であった。このようにし
て製造した半導体搭載用基板の、配線導体６の上に、図
１（ｅ）に示すような、半導体チップ７の裏面にダイボ
ンドフィルム８を貼ったものを、図１（ｆ）に示すよう
に、接着固定した。使用したダイボンドフィルムの透湿
度は、１．０（ｇ／ｍ2・２４ｈ）であった。次に、図
１（ｇ）に示すように、ワイヤボンダーＵＴＣ２３０
（株式会社新川製、商品名）で、半導体チップ上の端子
と半導体搭載用基板の配線導体６とを、直径２５μｍの
金線９でワイヤボンドして接続し、さらに、図１（ｈ）
に示すように、半導体チップ７を封止用樹脂１０である
ＣＥＬ９２００（日立化成工業株式会社製、商品名）を
用いて、圧力１０ＭＰａでトランスファモールドして封
止し、最後に、接続端子３に鉛・錫の共晶はんだボール
の一部を溶融して配線導体６に融着した。このようにし
て作製した半導体パッケージを、吸湿処理を行った後、
到達温度２４０℃、長さ２ｍのリフロー炉に０．５ｍ／
分の条件で流し、サンプル数２２をリフローし、クラッ
クの発生を調べた。結果を表１に示す。
【００３０】実施例２ 可とう性の絶縁基材１に厚み５０μｍのポリイミドフィ
ルムを用いた以外は、実施例１と同様にして、半導体パ
ッケージを作製し、試験を行った。結果を表１に示す。
この可とう性の絶縁基材１と接着剤２のトータルの透湿
度は、０．２（ｇ／ｍ2・２４ｈ）であった。
【００３１】実施例３ 接着剤２にエポキシ系接着剤を用いた以外は、実施例１
と同様にして、半導体パッケージを作製し、試験を行っ
た。結果を表１に示す。この接着剤２と可とう性絶縁基
材１のトータルの透湿度は、０．０３（ｇ／ｍ2・２４
ｈ）であった。
【００３２】実施例４ 図２（ａ）に示すように、厚さ１８μｍの銅箔５に可と
う性の絶縁基材１となるポリイミドの絶縁ワニスを厚さ
５０μｍになるようにキャスティングし、２００℃、１
２０分の条件で加熱・乾燥して銅箔とポリイミドの積層
材を作製した。接続端子３となる箇所の絶縁基材１をレ
ーザによって図２（ｂ）に示すように穴あけし、直径
０．４ｍｍの銅箔の裏面に達する貫通穴４を形成し、図
２（ｃ）に示すように、銅箔の不要な箇所をエッチング
除去して配線導体６を形成した。さらに配線導体６表面
に無電解のニッケル、金めっきを施した。この可とう性
の絶縁基材１の透湿度は、０．１（ｇ／ｍ2・２４ｈ）
であった。このようにして製造した半導体搭載用基板の
配線導体６の上に、実施例１と同様に、図２（ｄ）に示
すような裏面にダイボンドフィルム８を貼り付けた半導
体チップ７を図２（ｅ）に示すように接着固定し、半導
体チップ７と配線導体６を金ワイヤ９によって図２
（ｆ）に示すようにワイヤボンドし接続した後、図２
（ｇ）に示すように半導体チップを封止樹脂１０によっ
てトランスファモールドして封止し、さらに接続端子３
に鉛・錫共晶はんだボールの一部を溶融して配線導体６
に融着した。このようにして作製した半導体パッケージ
を、実施例１と同様にして試験を行った。結果を表１に
示す。
【００３３】実施例５ 可とう性の絶縁基材１として、アラミドを用い、図３
（ａ）に示すように、その一方の面に接着金属１２とし
てニッケルを０．０１μｍ蒸着し、その上に銅を０．２
μｍ蒸着した。この銅の上にさらに銅を電気めっきし、
図３（ｂ）に示すような総厚み１８μｍの銅箔５を形成
した。接続端子３となる箇所の絶縁基材１をレーザによ
って穴あけし、直径０．４ｍｍの銅箔５の裏面に図３
（ｃ）に示すように達する貫通穴４を形成した。さら
に、図３（ｄ）に示すように銅箔５の不要な箇所をエッ
チング除去して配線導体６を形成し、配線導体６表面に
無電解のニッケル、金めっきを施した。この絶縁基材１
の透湿度は、０．４（ｇ／ｍ2・２４ｈ）であった。こ
のようにして製造した半導体搭載用基板の配線導体６の
上に、実施例１と同様に図３（ｅ）に示すような裏面に
ダイボンドフィルム８を貼り付けた半導体チップ７を図
３（ｆ）に示すように搭載し、半導体チップ７と配線導
体６を図３（ｇ）に示すように金ワイヤ９によってワイ
ヤボンドし接続した後、半導体チップ７を図３（ｈ）に
示すように封止樹脂９を用いてトランスファモールドし
て封止し、接続端子３に鉛・錫共晶はんだボールの一部
を溶融して配線導体６に融着した。このようにして作製
した半導体パッケージを、実施例１と同様にして試験を
行った。結果を表１に示す。
【００３４】比較例１ 比較として、図４に示すように、ベントホール１１を形
成した半導体パッケージで、実施例１と同じ試験を行っ
た。このときの可とう性の絶縁基材１と接着剤２のトー
タルでの透湿度は、５０（ｇ／ｍ2・２４ｈ）であっ
た。
【００３５】比較例２ 可とう性の絶縁基材１にポリエーテルエーテルケトンを
用いた以外は、実施例１と同様にして、半導体基板を作
製し、試験を行った。結果を表１に示す。このときの可
とう性の絶縁基材１と接着剤２のトータルでの透湿度
は、１５（ｇ／ｍ 2・２４ｈ）であった。
【００３６】
【表１】
【００３７】
【発明の効果】以上に説明したとおり、本発明によっ
て、小型化、高密度化に優れ、かつ、パッケージクラッ
クを防止し、信頼性に優れる小型の半導体パッケージに
用いることのできる半導体搭載用基板とその製造方法と
それを用いた半導体パッケージ並びにその製造方法を提
供することができる。
【図面の簡単な説明】
【図１】本発明の第１〜３の実施例を説明するための各
工程における断面図である。
【図２】本発明の第４の実施例を説明するための各工程
における断面図である。
【図３】本発明の第５の実施例を説明するための各工程
における断面図である。
【図４】従来例を示す断面図である。
【符号の説明】
１．可とう性の絶縁基材 ２．接着剤 ３．接続端子 ４．貫通穴 ５．銅箔 ６．配線導体 ７．半導体チップ ８．ダイボンデ
ィングフィルム ９．金ワイヤ １０．封止樹脂 １１．ベントホール １２．接着金属
───────────────────────────────────────────────────── フロントページの続き (72)発明者 坪松 良明 茨城県下館市大字小川1500番地 日立化成 工業株式会社下館事業所内 (72)発明者 岩崎 順雄 茨城県下館市大字小川1500番地 日立化成 工業株式会社下館事業所内 (72)発明者 大畑 洋人 茨城県つくば市和台48 日立化成工業株式 会社総合研究所内

Claims (33)

    【特許請求の範囲】
  1. 【請求項１】可とう性の絶縁基材と配線導体からなる基
    板であって、絶縁基材が低透湿性である半導体搭載用基
    板。
  2. 【請求項２】可とう性の絶縁基材が、イミド基、アミド
    基、フェノール基、フェニレン基、エステル基、エーテ
    ル基、サルホン基、カーボネート基、カルボニル基、シ
    リコーン結合を少なくとも１つ以上含む樹脂、または液
    晶ポリマ、含フッ素樹脂、エポキシ樹脂のいずれかを含
    むものである請求項１に記載の半導体搭載用基板。
  3. 【請求項３】可とう性の絶縁基材が、複数の層から成る
    請求項１または２に記載の半導体搭載用基板。
  4. 【請求項４】可とう性の絶縁基材に、配線導体の裏面に
    達する貫通穴を有する請求項１〜３のいずれかに記載の
    半導体搭載用基板。
  5. 【請求項５】貫通穴内に導電性物質を充填した請求項４
    に記載の半導体搭載用基板。
  6. 【請求項６】貫通穴内に充填した導電性物質が、貫通穴
    の外にまで延長され接続用導体を形成している請求項５
    に記載の半導体搭載用基板。
  7. 【請求項７】配線導体の必要な部分に金めっきが施され
    た請求項１〜６のいずれかに記載の半導体搭載用基板。
  8. 【請求項８】低透湿性である可とう性の絶縁基材と配線
    導体となる金属箔を貼り合わせる半導体搭載用基板の製
    造方法。
  9. 【請求項９】配線導体となる金属箔に、低透湿性である
    可とう性の絶縁基材となる樹脂ワニスをキャスティング
    する半導体搭載用基板の製造方法。
  10. 【請求項１０】低透湿性である可とう性の絶縁基材に、
    配線導体となる金属を蒸着またはめっきする半導体搭載
    用基板の製造方法。
  11. 【請求項１１】不要な金属層をエッチング除去して配線
    導体を形成する工程を有する基板の製造方法であって、
    請求項８〜１０のいずれかに記載の半導体搭載用基板の
    製造方法。
  12. 【請求項１２】可とう性の絶縁基材の必要な箇所にのみ
    無電解めっきを行い、配線導体を形成する工程を有する
    基板の製造方法であって、請求項８〜１０のいずれかに
    記載の半導体搭載用基板の製造方法。
  13. 【請求項１３】可とう性の絶縁基材に形成した配線導体
    の必要な部分に金めっきを施す工程を有する基板の製造
    方法であって、請求項１１または１２に記載の半導体搭
    載用基板の製造方法。
  14. 【請求項１４】可とう性の絶縁基材に、配線導体の裏面
    に達する貫通穴を設ける工程を有する請求項１３に記載
    の半導体搭載用基板の製造方法。
  15. 【請求項１５】貫通穴に導電性物質を充填する工程を有
    する請求項１４に記載の半導体搭載用基板の製造方法。
  16. 【請求項１６】貫通穴内に充填した導電性物質が、貫通
    穴の外にまで延長され接続用導体を形成させる工程を有
    する請求項１５に記載の半導体搭載用基板の製造方法。
  17. 【請求項１７】半導体チップが搭載された請求項１〜７
    のいずれかに記載の半導体搭載用基板を用いた、または
    請求項８〜１６のいずれかに記載した製造方法による半
    導体搭載用基板を用いた半導体パッケージ。
  18. 【請求項１８】半導体チップと配線導体とが電気的に接
    続された請求項１７に記載の半導体パッケージ。
  19. 【請求項１９】半導体チップと配線導体との電気的な接
    続が、ボンディングワイヤである請求項１８に記載の半
    導体パッケージ。
  20. 【請求項２０】半導体チップの搭載が、接着剤によるも
    のである請求項１７〜１９のいずれかに記載の半導体パ
    ッケージ。
  21. 【請求項２１】接着剤が、ダイボンドフィルムによるも
    のである請求項２０に記載の半導体パッケージ。
  22. 【請求項２２】接着剤が、低透湿性である請求項２０ま
    たは２１に記載の半導体パッケージ。
  23. 【請求項２３】半導体チップが、封止樹脂によって封止
    された請求項１７〜２２のいずれかに記載の半導体パッ
    ケージ。
  24. 【請求項２４】貫通穴内または貫通穴内に充填された導
    電性物質に、はんだボールを搭載した請求項１７〜２３
    のいずれかに記載の半導体パッケージ。
  25. 【請求項２５】配線導体の上に、半導体チップを搭載す
    る工程を有する請求項１〜７のいずれかに記載の半導体
    搭載用基板を用いた、または請求項８〜１６のいずれか
    に記載した製造方法による半導体搭載用基板を用いた半
    導体パッケージの製造方法。
  26. 【請求項２６】配線導体の上に、接着剤を塗布または接
    着し、半導体チップを搭載する工程を有する請求項２５
    に記載の半導体パッケージの製造方法。
  27. 【請求項２７】配線導体の上に、裏面に接着剤を塗布ま
    たは接着した半導体チップを搭載する工程を有する請求
    項２５に記載の半導体パッケージの製造方法。
  28. 【請求項２８】接着剤に、ダイボンドフィルムを使用す
    る工程を有する請求項２６または２７に記載の半導体パ
    ッケージの製造方法。
  29. 【請求項２９】接着剤に、低透湿性のものを使用する工
    程を有する請求項２６〜２８のいずれかに記載の半導体
    パッケージの製造方法。
  30. 【請求項３０】半導体チップと配線導体とを電気的に接
    続する工程を有する請求項２５〜２９のいずれかに記載
    の半導体パッケージの製造方法。
  31. 【請求項３１】半導体チップと配線導体とをワイヤボン
    ドで接続する工程を有する請求項３０に記載の半導体パ
    ッケージの製造方法。
  32. 【請求項３２】半導体チップを樹脂で封止する工程を有
    する請求項２５〜３１のうちいずれかに記載の半導体パ
    ッケージの製造方法。
  33. 【請求項３３】貫通穴内または貫通穴内に充填された導
    電性物質に、はんだボールを搭載する工程を有する請求
    項２５〜３２のいずれかに記載の半導体パッケージの製
    造方法。
JP2000311062A 2000-10-11 2000-10-11 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法 Pending JP2002118203A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000311062A JP2002118203A (ja) 2000-10-11 2000-10-11 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000311062A JP2002118203A (ja) 2000-10-11 2000-10-11 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法

Publications (1)

Publication Number Publication Date
JP2002118203A true JP2002118203A (ja) 2002-04-19

Family

ID=18790892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000311062A Pending JP2002118203A (ja) 2000-10-11 2000-10-11 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法

Country Status (1)

Country Link
JP (1) JP2002118203A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010232524A (ja) * 2009-03-27 2010-10-14 Nitto Denko Corp 半導体装置の製造方法
US8960024B2 (en) 2009-04-14 2015-02-24 Tyco Electronics Amp Korea Ltd. Diaphragm type displacement sensor detecting moment

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010232524A (ja) * 2009-03-27 2010-10-14 Nitto Denko Corp 半導体装置の製造方法
US8960024B2 (en) 2009-04-14 2015-02-24 Tyco Electronics Amp Korea Ltd. Diaphragm type displacement sensor detecting moment

Similar Documents

Publication Publication Date Title
JP4666399B2 (ja) プリント配線板の製造方法
JPWO2009147936A1 (ja) 多層プリント配線板の製造方法
JPH11233678A (ja) Ｉｃパッケージの製造方法
JP3853219B2 (ja) 半導体素子内蔵基板および多層回路基板
JP2000133683A (ja) 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法
JP4973231B2 (ja) 銅のエッチング処理方法およびこの方法を用いてなる配線基板と半導体パッケージ
JP2010206193A (ja) プリント配線板の製造方法及びプリント配線板
JP4022405B2 (ja) 半導体チップ実装用回路基板
JP2010206170A (ja) プリント配線板
JP4376891B2 (ja) 半導体モジュール
JP2003234432A (ja) 半導体チップ実装回路基板および多層化回路基板
JP4230680B2 (ja) 多層化回路基板
JP3852405B2 (ja) 半導体パッケージの製造方法
JP4376890B2 (ja) 半導体チップ実装用回路基板
JP2002118203A (ja) 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法
JP2003234431A (ja) 半導体チップ実装回路基板とその製造方法および多層化回路基板
JP4605176B2 (ja) 半導体搭載基板及び半導体パッケージの製造方法並びに半導体パッケージ
JP2002261186A (ja) 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法
JP3037603B2 (ja) 半導体パッケージ用プリント回路基板
JP4103482B2 (ja) 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法
JP4696368B2 (ja) 半導体パッケージ用基板とその製造方法および半導体パッケージとその製造方法
JP4605177B2 (ja) 半導体搭載基板
JP2004152778A (ja) 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法
JP2006253712A (ja) 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法
JP2003078108A (ja) 半導体パッケージ用基板、これを用いた半導体パッケージとその積層体、およびこれらの製造方法