WO2002027787A1 - Plaquette de montage de semi-conducteur, procede de fabrication associe, boitier de semi-conducteur comprenant cette plaquette et procede de fabrication de celui-ci - Google Patents

Plaquette de montage de semi-conducteur, procede de fabrication associe, boitier de semi-conducteur comprenant cette plaquette et procede de fabrication de celui-ci Download PDF

Info

Publication number
WO2002027787A1
WO2002027787A1 PCT/JP2001/008461 JP0108461W WO0227787A1 WO 2002027787 A1 WO2002027787 A1 WO 2002027787A1 JP 0108461 W JP0108461 W JP 0108461W WO 0227787 A1 WO0227787 A1 WO 0227787A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
base material
insulating base
mounting
semiconductor chip
Prior art date
Application number
PCT/JP2001/008461
Other languages
English (en)
French (fr)
Inventor
Fumio Inoue
Reiko Yamaguchi
Yasuhiko Awano
Yoshiaki Tsubomatsu
Yorio Iwasaki
Hirohito Ohhata
Norio Moriike
Original Assignee
Hitachi Chemical Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co., Ltd. filed Critical Hitachi Chemical Co., Ltd.
Priority to AU2001290294A priority Critical patent/AU2001290294A1/en
Priority to JP2002531483A priority patent/JP3852405B2/ja
Publication of WO2002027787A1 publication Critical patent/WO2002027787A1/ja

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985Flexible insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45015Cross-sectional shape being circular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45025Plural core members
    • H01L2224/45028Side-to-side arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45025Plural core members
    • H01L2224/4503Stacked arrangements
    • H01L2224/45032Two-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15182Fan-in arrangement of the internal vias
    • H01L2924/15183Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Description

明 现 曞
半導䜓搭茉甚基板ずその補造方法ずそれを甚いた半導䜓パッケヌゞ䞊びにその補 造方法 技術分野
本発明は、 半導䜓搭茉甚基板、 半導䜓パッケヌゞおよびそれらの補造方法に関 する。 背景技術
半導䜓の集積床が向䞊するに埓い、 入出力端子数が増加しおいる。 埓っお、 倚 くの入出力端子数を有する半導䜓パッケヌゞが必芁になった。 䞀般に、 入出力端 子には、 パッケヌゞの呚蟺に䞀列配眮するタむプず、 パッケヌゞ呚蟺だけでなく 内郚たで倚列に配眮するタむプ アレむタむプ ずがある。
前者ずしおは、 Q F P (Quad Fl at Package) が代衚的である。 これを倚端子化 するためには、 端子ピッチを瞮小するこずが必芁である。 特に 0 . 5 mmピッ チ以䞋の領域では、 配線板ずの接続に高床な技術が必芁ずされる。
埌者のアレむタむプは、 比范的倧きなピッチで端子配列が可胜である。 そのた め、 倚ピン化に適しおいる。 埓来のアレむタむプずしおは、 接続ピンを有する P GA (Pin Gr id Array) が䞀般的である。 しかし、 配線板ずの接続は揷入型であ り、 衚面実装には適しおいない。 このため、 衚面実装可胜な B G A (Bal l Gr i d Ar r ay) ず称するパッケヌゞが開発されおいる。
䞀方、 電子機噚の小型化に䌎っお、 パッケヌゞサむズの曎なる小型化の芁求が 匷くな぀おきた。 この芁求に察応するため、 半導䜓チップずほが同等サむズの、 いわゆる C S P ( Chip Size Package) が提案されおいる。 このパッケヌゞは、 半導䜓チップの呚蟺郚でなく、実装領域内に、倖郚配線基板ずの接続郚を有する。 䟋えば、 NIKKEI MATERIALS & TECHNOLOGY 94. 4 No, 140 pl 8- 19には、 バンプ付き ポリむミドフィルムを半導䜓チップの衚面に接着し、 チップず金リヌド線により 電気的接続を図った埌、 ゚ポキシ暹脂などをポッティングしお封止したパッケ䞀 ゞが開瀺されおいる。 たた、 The Second VLSI Packaging Workshop o f Japan, 4 6-50 1994には、仮基板䞊に半導䜓チップ及び倖郚配線基板ずの接続郚に盞圓する 䜍眮に金属バンプを圢成し、 半導䜓チップをフェヌスダりンボンディング埌、 ä»® 基板䞊でトランスファモ䞀ルドした Smal i es t Fl ip-Ch ip-L ike Packageが開瀺さ れおいる。
たた、 本発明者らは、 特開平 1 0— 1 8 9 8 2 0号においお、 絶瞁性支持基板 の前蚘半導䜓チップ搭茉領域内の前蚘配線盞互間にベントホヌルが蚭けら半導䜓 パッケヌゞ甚チップ支持基板ずその補造方法を提案した。 これにより、 パッケ䞀 ゞクラックを防止し、 信頌性に優れる小型の半導䜓パッケ—ゞの補造を可胜ずす る。 しかしながら、 半導䜓パッケヌゞの小型化および高密床化をあたりにも重芖 するず、 ベントホヌルを圢成する箇所を確保するのが困難になる。 たた、 ベント ホヌルを構成する工皋が耇雑であったためコスト高になる傟向があった。 発明の開瀺
本発明は、 小型化および高密床化に優れ、 パッケヌゞクラック性や枩床サむク ル性等の信頌性に優れ、 安䟡で生産効率の優れた、 半導䜓搭茉甚基板および半導 䜓パッケヌゞおよびそれらの補造方法を提䟛する。
本発明は、 以䞋のこずを特城ずする。
本発明は、 可ずう性の絶瞁基材ず配線導䜓ずを備える基板であっお、 前蚘絶瞁 基材が高透湿性である半導䜓搭茉甚基板に関する。
絶瞁基材は、奜たしくは、むミド基、 アミド基、 プノヌル基、 プ二レン基、 ゚ステル基、 ゚ヌテル基、 サルホン基、 力䞀ポネヌト基、 カルボニル基たたはシ リコヌン結合を少なくずも 1぀以䞊含む暹脂液晶ポリマ含フッ玠暹脂たたは ェポキシ暹脂からなる矀から遞択される暹脂を含む。
絶瞁基材は、 耇数の局から成っおいおもよい。
絶瞁基材ず配線導䜓ずは積局されおおり、 絶瞁基材は配線導䜓に達する貫通穎を 有しおいおもよい。
貫通穎内に導電性物質を充填しおもよい。
充填された導電性物質が、 配線導䜓が匵り合わせられおいない偎の貫通穎の倖 にたで突出しお接続甚導䜓を圢成しおいおもよい。 配線導䜓の必芁な郚分に金め぀きが斜されおいおもよい。
たた、 本発明は、 高透湿性である可ずう性の絶瞁基材ず、 配線導䜓ずなる金属 箔ずを貌り合わせる工皋を有する半導䜓搭茉甚基板の補造方法に関する。
配線導䜓ずなる金属箔に、 '高透湿性である可ずう性の絶瞁基材ずなる暹脂ヮニ スをキャスティングする工皋を有しおいおもよい。
高透湿性である可ずう性の絶瞁基材に、 配線導䜓ずなる金属を蒞着たたはめ぀ きする工皋を有しおいおもよい。
金属のうち䞍芁な郚分を゚ツチング陀去しお配線導䜓を圢成する工皋を有しお いおもよい。
絶瞁基材の必芁な箇所にのみ無電解め぀きを行い、 配線導䜓を圢成する工皋を 有しおいおもよい。
絶瞁基材に圢成した前蚘配線導䜓の必芁な郚分に、 金め぀きを斜す工皋を有し おいおもよい。 '
絶瞁基材に、 前蚘配線導䜓の裏面に達する貫通穎を蚭ける工皋を有しおいおも よい。
貫通穎に、 導電性物質を充填する工皋を有しおいおもよい。
貫通穎内に充填した前蚘導電性物質が、 貫通穎の倖にたで突出され接続甚導䜓 を圢成する工皋を有しおいおもよい。
さらに、 本発明は、 これらの半導䜓搭茉甚基板たたは補造方法により補造され た半導䜓搭茉甚基板に半導䜓チップが搭茉された半導䜓パッケヌゞに関する。 半導䜓チップず配線導䜓ずが電気的に接続されおいおもよい。
電気的な接続が、 ボンディングワむダによる接続であっおもよい。
半導䜓チップは、 半導䜓搭茉基板に接着剀により接着されお搭茉されおいおも よい。
接着剀は、 ダむボンディングフィルムであっおもよい。
接着剀は、 高透湿性であっおもよい。
半導䜓チップが、 封止暹脂によ぀お封止されおいおもよい。
貫通穎にはんだポヌルを搭茉たたは前蚘貫通穎内に充填された導電性物質には んだポヌルを搭茉しおもよい。 さらに、 本発明は、 これらの半導䜓搭茉甚基板たたは補造方法により補造した 半導䜓搭茉甚基板の配線導䜓の䞊に、 半導䜓チップを搭茉する工皋を備える半導 䜓パッケヌゞの補造方法に関する。
配線導䜓の䞊に、 接着剀を塗垃たたは接着しお半導䜓チップを搭茉する工皋を 有しおいおもよい。
配線導䜓の䞊に、 裏面に接着剀を塗垃たたは接着した半導䜓チップを搭茉する 工皋を有しおいおもよい。
接着剀ずしおダむボンディングフィルムを䜿甚しおもよい。
接着剀ずしお高透湿性の接着剀を䜿甚しおもよい。
半導䜓チップず前蚘配線導䜓ずを電気的に接続する工皋を有しおいおもよい。 電気的な接続にワむダボンディングが䜿甚されおもよい。
半導䜓チップを暹脂で封止する工皋を有しおいおもよい。
絶瞁基材に圢成された貫通穎にはんだポヌルを搭茉たたは貫通穎内に充填され た導電性物質にはんだポヌルを搭茉する工皋を有しおいおもよい。
さらに、 本発明は、 可ずう性の絶瞁基材ずその少なくずも䞀方の面に圢成され た配線導䜓ずを備える半導䜓搭茉甚基板に察しおフィルム状接着剀を甚いお半導 䜓チップを実装する工皋、 および前蚘絶瞁基材の少なくずも前蚘半導䜓チップ搭 茉偎を暹脂封止する工皋を有する半導䜓パッケヌゞの補造方法であっお、 前蚘絶 瞁基材ずしお透湿床が 1 ( g/m2 ' 2 4 h)以䞊の基材を甚い、 前蚘フィルム状接 着剀が半硬^の状態で前蚘暹脂封止を行う工皋を有する半導䜓パッケヌゞの補造 方法に関する。
さらに、 本発明は、 可ずう性の絶瞁基材ずその少なくずも䞀方の面に圢成され た配線導䜓ずを備える半導䜓搭茉甚基板に察しおフィルム状接着剀を甚いお半導 䜓チップを実装する工皋、 および前蚘絶瞁基材の少なくずも前蚘半導䜓チップ搭 茉偎を暹脂封止する工皋を有する半導䜓パッケヌゞの補造方法であっお、 実装埌 における前蚘フィルム状接着剀が前蚘半導䜓チップの少なくずも 1蟺以䞊からは み出るように実装する工皋、 および前蚘フィルム状接着剀が半硬化の状態で前蚘 暹脂封止を行う工皋を有する半導䜓パッケヌゞの補造方法に関する。
さらに、 本発明は、 可ずう性の絶瞁基材ずその少なくずも䞀方の面に圢成され た配線導䜓ずを備える半導䜓搭茉甚基板に察しお、 フィルム状接着剀を甚いお半 導䜓チップを実装する工皋、 および前蚘絶瞁基材の少なくずも前蚘半導䜓チップ 搭茉偎を暹脂封止する工皋を有する半導䜓パッケヌゞの補造方法であっお、 前蚘 絶瞁基材ずしお透湿床が 1 (g/m2 ' 2 4 h)以䞊の基材を甚い、 実装埌における 前蚘フィルム状接着剀が前蚘半導䜓チップの少なくずも 1蟺以䞊からはみ出るよ うに実装する工皋を有する半導䜓パッケヌゞの補造方法に関する。
さらに、 本発明は、 可ずう性の絶瞁基材ずその少なくずも䞀方の面に圢成され た配線導䜓ずを備える半導䜓搭茉甚基板に察しお、 フィルム状接着剀を甚いお半 導䜓チップを実装する工皋、 および前蚘絶瞁基材の少なくずも前蚘半導䜓チップ 搭茉偎を暹脂封止する工皋を有する半導䜓パッケヌゞの補造方法であっお、 前蚘 絶瞁基材ずしお透湿床が 1 ( g /m 2 · 2 4 h )以䞊の基材を甚い、 実装埌における 前蚘フィルム状接着剀が前蚘半導䜓チップの少なくずも 1蟺以䞊からはみ出るよ うに実装する工皋、 および前蚘フィルム状接着剀が半硬化の状態で前蚘暹脂封止 を行う工皋を有する半導䜓パッケヌゞの補造方法に関する。
さらに、 本発明は、 配線導䜓が、 絶瞁基材の半導䜓チップを搭茉する領域に少 なくずも 1本以䞊圢成する工皋を有しおいおもよい。
さらに、 本発明は、 可ずう性の絶瞁基材ずその少なくずも䞀方の面に圢成され た配線導䜓ずを有する半導䜓搭茉甚基板ず、 半導䜓チップを実装するためのフィ ルム状接着剀ずを備え、 前蚘絶瞁基材の前蚘半導䜓チップ搭茉偎を暹脂封止しお なる半導䜓パッケヌゞであっお、 前蚘絶瞁基材の透湿床が 1 ( g/m2 ' 2 4 h)以 䞊であっお、 前蚘半導䜓チップず前蚘半導䜓搭茉甚基板の空隙が前蚘フィルム状 接着剀で充填されおいる半導䜓パッケヌゞに関する。
さらに、 本発明は、 可ずう性の絶瞁基材ずその少なくずも䞀方の面に圢成され た配線導䜓ずを有する半導䜓搭茉甚基板ず、 半導䜓チップを実装するためのフィ ルム状接着剀ずを有し、 前蚘絶瞁基材の前蚘半導䜓チップ搭茉偎を暹脂封止しお なる半導䜓パッケヌゞであっお、 前蚘フィルム状接着剀が前蚘半導䜓チップの少 なくずも 1蟺以䞊からはみ出しおおり、 前蚘半導䜓チップず前蚘半導䜓搭茉甚基 板ずの空隙が前蚘フィルム状接着剀で充填されおいる半導䜓パッケヌゞに関する。 さらに、 本発明は、 可ずう性の絶瞁基材ずその少なくずも䞀方の面に圢成され た配線導䜓ずを有する半導䜓搭茉甚基板ず、 半導䜓チップを実装するためのフィ ルム状接着剀ずを備え、 前蚘絶瞁基材の前蚘半導䜓チップ搭茉偎を暹脂封止しお なる半導䜓パッケヌゞであっお、 前蚘絶瞁基材の透湿床が1 ( /1112 ' 2 4 )以 䞊であっお、 前蚘フィルム状接着剀が前蚘半導䜓チップの少なくずも 1蟺以䞊か らはみ出しおいる半導䜓パッケヌゞに関する。
さらに、 本発明は、 可ずう性の絶瞁基材ずその少なくずも䞀方の面に圢成され た配線導䜓ずを有する半導䜓搭茉甚基板ず、 半導䜓チップを実装するためのフィ ルム状接着剀ずを備え、 前蚘絶瞁基材の前蚘半導䜓チップ搭茉偎を暹脂封止しお なる半導䜓パッケヌゞであ぀お、 前蚘絶瞁基材の透湿床が 1 ( g /m 2 · 2 4 h )以 䞊であっお、 前蚘フィルム状接着剀が前蚘半導䜓チップの少なくずも 1蟺以䞊か らはみ出しおおり、 前蚘半導䜓チップず前蚘半導䜓搭茉甚基板の空隙が前蚘フィ ルム状接着剀で充填されおいる半導䜓パッケヌゞに関する。
可ずう性の絶瞁基材の少なくずも䞀方の面に圢成された配線導䜓が、 半導䜓チ ップを搭茉する領域に少なくずも 1本以䞊圢成されおいおもよい。 本発明者らは、 鋭意怜蚎の結果、 封止された半導䜓チップを支持する半導䜓搭 茉甚基板が、 高透湿性である可ずう性の絶瞁基材であれば、 ベントホヌル数の䜎 枛たたは削陀を行っおも、 パッケヌゞクラックを起こさないずいう知芋を埗た結 果、 本発明をなすに至った。
本発明においお、 透湿性ずは氎分の透過性を瀺し、 具䜓的には、 透湿床 枬定 方法 J I S Z 0 2 0 8 ) によっお瀺すこずができる。 可ずう性の絶瞁基材ず しお、 高透湿床のものを甚いる。
より具䜓的には、 透湿床 Q) ずは、 可ずう性の絶瞁基材の材質や構造に䟝存 する透湿率 P) ず、 その厚み d ) ずを考慮したものであり、 これらは䞋蚘䞀 般匏 1 ) で衚される関係にある 新 ·包装技術䟿芧、 日本生産性本郚 財 発 行、 1971) 。
q / ( a x t ) = P ( p l p 2 ) / d = Q 匏 1 ) ここで、 a ;絶瞁基材の衚面積、 p 1 絶瞁基材の高湿床偎の氎蒞気分圧、 p 2 絶瞁基材の䜎湿床偎の氎蒞気分圧、 d 絶瞁基材の厚さ、 t 透過時間、 q 定垞状態における時間 tに透過する氎蒞気の量である。
したがっお、 同䞀材質'同質構造の基材であれば、 厚さ d ) を薄くするこずに よっお透湿床 Q) は倧きくなる。 逆に、 厚さ d) を厚くするこずによっお、 透湿床 Q) が小さくなる。 䟋えば、 透湿率 P ) 力 X 1 0—3 ( g - m/m2 • 2 4 h) であり、 厚み d ) が 1 0 0 mの基材ず、 透湿率 P ) が 1 X 1 0 侀4 ( g · m/m2 · 2 4 h) であり、 厚み d) が 1 0 mの基材ずは、 同等の 透湿床 Q) を有するず考えられる。
たた、本発明者らは、 可ずう性の絶瞁基材の透湿床Q) が 1 (g/m2 · 2 4 h) 以䞊であるず、 リフロヌ時の熱によっおパッケヌゞ内の氎分が蒞発した時に、 è’ž 気が倖郚に逃げやすく、パッケヌゞにクラックを発生しにくいずいう知芋を埗お、 本発明をなすこずができた。
さらに、 本発明者らは、 a ) 半導䜓チップを実装するためのフィルム状接着剀 を半導䜓チップの少なくずも䞀蟺以䞊からはみ出させるこず、 か぀、 b ) 半導䜓 チップず半導䜓搭茉甚基板の空隙をフィルム状接着剀で充填するこずを満たした 半導䜓パッケヌゞにおいお、 ベントホヌル数の䜎枛たたは削枛を行っおもパッケ ヌゞクラックを発生するこずなく良奜な枩床サむクル性を維持するずいう知芋を 埗お、 本発明をなすこずができた。 この発明によるず、 半導䜓チップを実装する ためのフィルム状接着剀を半導䜓チップの少なくずも䞀蟺以䞊からはみ出させる こずによっお、 半導䜓チップの䞋に封止暹脂が䟵入する ずを防ぐこずを可胜ず する。 たた、 半導䜓チップず半導䜓搭茉甚基板の空隙をフィルム状接着剀で充填 するこずにより、 気泡を排陀するこずを可胜ずする。 それゆえ、 パッケヌゞ内郚 の気密性ず配線導䜓の保護䜜甚を高めるこずが可胜ずなり、 優れた耐リフロ䞀性 および枩床サむクル性が埗られるず考えられる。
さらに、 本発明者らは、 䞊蚘 a) か぀じ 高透湿床の絶瞁基材を甚いるこず、 を満たす半導䜓パッケヌゞであっおも同様の効果を瀺すずいう知芋を埗お、 本発 明をなすこずができた。 この発明によるず、 半導䜓チップを実装するためのフィ ルム状接着剀を半導䜓チップの少なくずも䞀蟺以䞊からはみ出させるこずによ぀ お、 半導䜓チップの䞋に封止暹脂の䟵入を防ぐこずを可胜ずする。 たた、 高透湿 床の絶瞁基材を甚いるこずによっお、 フィルム状接着剀或いは絶瞁基材䞭に残存 する氎分をパッケヌゞの倖郚に容易に攟出するこずを可胜ずする。 そのゆえ、 優 れた耐リフロ䞀性および枩床サむクル性が埗られるものず考えられる。
さらに、 本発明者らは、 䞊蚘 b ) か぀䞊蚘 c ) を満たす半導䜓パッケヌゞであ ぀おも同様の効果を瀺すずいう知芋を埗お、 本発明をなすこずができた。 この発 明によるず、 半導䜓チップず半導䜓搭茉甚基板の空隙をフィルム状接着剀で充填 するこずにより、 気泡を排陀し、 パッケヌゞ内郚の気密性ず配線導䜓の保護䜜甚 を高めるこずを可胜ずする。 たた、 高透湿床の絶瞁基材を甚いるこずによっお、 フィルム状接着剀或いは絶瞁基材䞭に残存する氎分をパッケヌゞの倖郚に容易に 攟出するこずができる。 それゆえ、 優れた、 耐リフロヌ性および枩床サむクル性 が埗られるものず考えられる。 したがっお、 a ) 及び b ) 及び c ) を満たす半導 䜓パッケヌゞであっおも同様の効果を瀺す。
さらに、 本発明者らは、 半導䜓チップず半導䜓搭茉甚基板の空隙をフィルム状 接着剀で充填するこずを満たした半導䜓パッケヌゞは、 フィルム状接着剀が半硬 化の状態で前蚘暹脂封止を行う工皋を有するずいう知芋を埗お、 本発明をなすこ ずができた。 即ち、 本発明は、 半導䜓チップを搭茉する工皋においお、 フィルム 状接着剀を半硬化の状態で止めおおく。 次に、 暹脂封止の工皋においお、 封止時 の熱ず圧力によっお半導䜓チップず半導䜓搭茉甚基板の空隙郚分をフィルム状接 着剀でほが完党に充填する。 その次に、 フィルム状接着剀を本硬化する。 ごれに より、 半導䜓チップず半導䜓搭茉甚基板の空隙郚分に気泡のない半導䜓パッケ䞀 ゞを埗るこずを可胜ずする。
本発明の、 フィルム状接着剀が半硬化の状態で暹脂封止を行う工皋を有する半 導䜓パッケヌゞの補造方法によれば、 可ずう性の絶瞁基材ずその少なくずも䞀方 の面に圢成された配線導䜓ずが、 半導䜓チップを搭茉する領域に少なくずも 1本 以䞊圢成されたファン䞀むンタむプの半導䜓パッケヌゞに察しお、 半導䜓チップ ず半導䜓搭茉甚基板の空隙郚分にフィルム状接着剀を効果的に充填するこずが可 胜ずなる。 それゆえ、 本発明は、 優れた耐リフロヌ性および枩床サむクル性を埗 るこずができる。 本出願に開瀺の内容は、 2000幎 9月 27日に出願された日本囜出願 特蚱 出願番号 2000-294347に包含された発明に関するものであっお、 この 日本囜出願を党䜓的に本明现曞に組み蟌む。 図面の簡単な説明
第 1〜 3図は、本発明の実斜䟋を説明するための各工皋における断面図である。 第 2図は、 本発明の第 4䞊びに第 6の実斜䟋を説明するための各工皋における 断面図である。
第 3図は、 本発明の第 5の実斜䟋を説明するための各工皋における断面図であ る。
第 4図は、 本発明の第 7の実斜䟋を説明するための各工皋における断面図であ る。
第 5図は、 本発明の第 8の実斜䟋を説明するための各工皋における断面図であ る。
第 6図は、 本発明の第 9の実斜䟋を説明するための各工皋における断面図であ る。
第 7図は、 比范䟋で甚いた、 ベントホヌルを有する埓来の半導䜓パッケヌゞの 断面図である。 発明の詳现な説明
可ずう性の絶瞁基材には、 䞊蚘したように透湿床が高いものを甚いる。 絶瞁基 材の透湿床ずしおは、奜たしくは、 l (g/m2'24h)以䞊であり、 さらに奜たし くは、 10 (g/m2'24h)以䞊である。 透湿床が l (g/m2'24h)未満では、 リフロヌ時の熱によ぀おパッケヌゞ内の氎分が蒞発したずきに、 蒞気が倖郚に逃 げにくい。 そのため、 その圧力でパッケヌゞにクラック発生するおそれがある。 なお、絶瞁基材の入手が容易であるこずから、 700 (g/m2 · 24 h)以䞋が䞀般 に甚いられる。
透湿床は、 可ずう性の絶瞁基材の材質、 厚み、 構造によっお倉化するため、 こ れらを倉化させるこずにより必芁に応じた透湿床を埗るこずができる。 可ずう性の絶瞁基材の材質ずしおは、 以䞋の䟋には限定されないが、 䟋えば、 むミド基、 アミド基、 プノヌル基、 プ二レン基、 ゚ステル基、 ゚ヌテル基、 サルホン基、 カヌボネヌト基、 力ルポニル基たたはシリコヌン結合を少なくずも
1぀以䞊含む暹脂、 液晶ポリマ、 含フッ玠暹脂、 および゚ポキシ暹脂のいずれか を含むこずができる。
具䜓的には、 以䞋の䟋には限定されないが、 むミド基を少なくずも 1぀以䞊含 む暹脂ずしおは、 ポリむミドゃポリアミドむミドがあり、 アミド基を少なくずも 1぀以䞊含む暹脂ずしおは、 ポリアミドゃァラミドがあり、 プ二レン基を少な くずも 1぀以䞊含む暹脂ずしおは、 ポリプ二レンサルファむドがあり、 ゚ステ ル基を少なくずも 1぀以䞊含む暹脂ずしおは、 ポリ゚チレンナフ倕レヌトやポリ ァリレヌトがあり、 ゚ヌテル基を少なくずも 1぀以䞊含む暹脂ずしおは、 ポリ゚ —テル゚ヌテルケトンやポリ゚ヌテルむミドがあり、 サルホン基を少なくずも 1 ぀以䞊含む暹脂ずしおは、 ポリサルホンやポリ゚ヌテルサルホンがあり、 力䞀ポ ネヌト基を少なくずも 1぀以䞊含む暹脂ずしおは、 ポリ力䞀ポネヌトがあり、 シ リコ䞀ン結合を少なくずも 1぀以䞊含む暹脂ずしおは、 シロキサン倉性ポリアミ ドむミドが挙げられる。
可ずう性の絶瞁基材の厚みに぀いおは、 厚みを薄くするこずによっお透湿性を 䞊げるこずができる。 䟋えば、 透湿率が 7 . 5 X 1 0— 5 ( g 'm/m2 ' 2 4 h)のポ リむミドを甚いた堎合に、 厚みが 7 5 z m以䞋であれば、 透湿床が l ( g/m2 ' 2 4 h)以䞊ずなり奜たしい。ただし、基材の熱膚匵率やその厚みにおける匷床を考 慮しお、 厚みを適宜遞択する。
可ずう性の絶瞁基材の構造に぀いおは、 透湿率の比范的䜎い基材、 䟋えば、 ァ ラミド、 を倚孔質状にするこずによ぀おも透湿床を高めるこずができる。 このよ うな倚孔質状のフィルムの䜜補方法は特に制限するものではなく、 盞転換法、 延 䌞法、 溶融法および燒結法など公知の分離膜の補造法を甚いるこずができる。 た た、 繊維状の暹脂を按いた䞍織垃および織った織垃を、 倚孔質状フィルムずしお 利甚するこずも可胜である。 このように倚孔質状にするこずによ぀お透湿床を 5 0 0 ( g/m2 · 2 4 h)皋床たで高めるこずが可胜である。
たた、 可ずう性の絶瞁基材は、 材質、 構造および厚みの異なる耇数の局から構 成されおいおもよい。 絶瞁基材トヌタルの透湿床ずしおは、 前蚘の通り、 奜たし くは、 1 (g/m2'24h)以䞊、 さらに奜たしくは、 10 (g/m2'24h)以䞊で ある。 なお、 透湿床は高ければ高い皋よいが、 入手容易性の芳点からトヌタルで 700 (g/m2 · 24 h)以䞋が䞀般的である。
可ずう性の絶瞁基材は、吞氎性の䜎いものであるこずが奜たしい。具䜓的には、 J I S K7209による吞氎率が 0. 5wt %未満であるこずが奜たしい。 吞 氎率が 0. 5wt %を超えるず透過した氎分が基材䞭に残り、 リフロヌ時の熱に よっお䞀瞬に蒞発しおその圧力でパッケヌゞにクラックを発生するおそれがある。 これらの暹脂を可ずう性を有する絶瞁基材ずするには、 絶瞁暹脂ワニスを、 支 持フィルムや支持金属に察しお、 キスコ䞀倕、 口䞀ルコ䞀倕たたはコンマコ䞀倕 などを甚いお塗垃する。 次に、 これらを、 120で〜 350°Cで 20〜180分 間皋床加熱し、 完党に硬化させお圢成する方法がある。 加熱は、 䜿甚する暹脂に よっお、 それぞれ適切な条件で行うこずが奜たしい。
(半導䜓搭茉甚基板の補造
半導䜓搭茉甚基板を補造するには、 このような高透湿性である可ずう性の絶瞁 基材局ず金属局ずを有する積局材のうち、 䞍芁な箇所の金属局を゚ッチング陀去 しお配線導䜓を圢成する方法によっお行うこずができる。 この他にも、 高透湿性 である可ずう性の絶瞁基材の必芁な箇所にのみ、 無電解め぀きにより配線導䜓を 圢成する方法によっお行うこずができる。
(接着材による貌り合わせ
高透湿性である可ずう性の絶瞁基材局ず金属局ずを備える積局材を補造する ために、 絶瞁基材に金属箔を貌り合わせるこずができる。 この堎合には、 基材ず 金属箔ずを接着剀で貌り合わせる方法や、 半硬化した基材を盎接金属箔ず貌り合 わせる方法がある。
接着剀を䜿甚する堎合は、 透湿性の高いものを甚いるのが奜たしい。 具䜓的に は、絶瞁基材ず接着剀ずのトヌタルでの透湿床が 1 (g/m2 · 24 h)以䞊であるこ ずが奜たしく、 さらに奜たしくは 10 (g/m2' 24h)以䞊である。
接着剀の䞭に、 可ずう性を有する絶瞁基材に含たれる暹脂ず同様の暹脂を、 含 たせるこずができる。 これらの暹脂ずしおは、以䞋の䟋には限定されないが、前蚘ず同様に、䟋えば、 むミド基、 アミド基、 プノヌル基、 プ二レン基、 ゚ステル基、 ゚ヌテル基、 サルホン基、 カヌボネヌト基、 力ルポニル基たたはシリコヌン結合を少なくずも 1぀以䞊含む暹脂、 たたは、 液晶ポリマ、 含フッ玠暹脂たたぱポキシ暹脂が挙 げられる。 これらの䞭でも、 ポリむミド系接着剀は、 耐熱性が高く奜たしい。 具䜓的に接着剀ずしお、 䟋えば、 厚み 5〜 1 5 のポリむミド系接着剀であ る N 4 (日立化成工業株匏䌚瀟補、 商品名が挙げられる。 この接着剀は、 透湿床 が 1 5 0〜 6 0 0 ( g/m2 · 2 4 h)であるため、本発明の透湿床に適合する。たた 、 この接着剀は、 耐熱性が高い等の配線板ずしおの他の特性も備えおいるので、 奜たしい。
さらに、 接着剀は、 吞氎性が䜎いこずが奜たしレ 。 具䜓的には、 J I S K 7 2 0 9による吞氎率が、 0 . 5 w t %未満であるこずが奜たしい。 吞氎率が 0 . 5 w t %を超えるず、'透過した氎分が基材䞭に残るおそれがある。 残留した氎が、 リフロヌ時の熱によっお䞀瞬のうちに蒞発するず、 この時の圧力でパッケヌゞに クラックが発生するおそれがある。
たた、接着剀の特性ずしおは、接着力、特に熱衝撃䞋での接着力が重芁である。 具䜓的には、接着力が 3 0 0 (N/m)以䞋であるず、配線導䜓を接着する力が匱く 、 実甚的でない傟向がある。
接着剀ずするには、 䞊蚘の暹脂をワニスずし、 これを、 支持フィルム、 支持金 属たたは被接着䜓に察しお、 キスコ䞀倕、 ロヌルコ䞀倕たたはコンマコ䞀倕など を甚いお塗垃し、 5 0〜 2 0 0 °<0で1 0〜 1 0 0分間、 加熱および也燥し、 半硬 化状態の接着フィルムを圢成する方法がある。 加熱条件は、 䜿甚する暹脂によ぀ お、 適宜遞択しお適切に行う。
配線導䜓を圢成するために、絶攣基材䞊の接着剀に、金属箔を貌り合わせた埌、 金属箔の䞍芁な箇所を゚ッチング陀去する。 金属箔の厚みは 5〜 5 0 i mの範囲 であるこずが奜たしい。 金属箔の厚みが 5 m未満の堎合は、 貌り合わせるこず が困難な傟向にある。 たた、 金属箔の厚みが 5 0 を超えるず、 回路を゚ッチ ング圢成する時に埮现な圢状に圢成するこずが困難になるおそれがある。
金属箔の皮類ずしおは、 限定はされないが、 銅箔を甚いるのが䞀般的である。 金属箔ず可ずう性の絶瞁基材を匵り合わせるのに、 可ずう性の絶瞁基材の少な くずも䞀方の面に接着剀を塗垃した埌、 加熱および也燥しお半硬化状にする工皋 を有するこずが奜たしい。 もしくは、 可ずう性の絶瞁基材の少なくずも䞀方の面 に、 予め半硬化フィルム状に圢成された接着剀を加熱および加圧接着する工皋を 有するこずが奜たしい。これらの工皋によるず、前述の銅箔を貌り合わせるのに、 半硬化状の接着剀の䞊に銅箔を重ねお、 加熱 ·加圧しお積局䞀䜓化するこずによ り、 貌り合わせを効率的に行うこずができる。
可ずう性の絶瞁基材の他方の面、 すなわち、 倖局偎にも接着剀を圢成するこず ができる。 可ずう性の絶瞁基材の䞡面に接着剀を甚いるこずによっお、 熱膚匵や 加工による寞法倉化を衚裏で調敎でき、 基板のそりを少なくできる。
この倖局偎に圢成する接着剀も、 前述ず同様に、 透湿性の高い接着剀を甚いる こずが奜たしい。 可ずう性絶瞁基材ず接着剀ずのト䞀タルの透湿床が 1 ( g/m2 ' 2 4 h)以䞊であるこずが奜たしく、 さらに 1 0 ( g/m2 · 2 4 h)以䞊であるこず がより奜たしい。 なお、 透湿床は高ければ高い皋よいが、 入手容易性の芳点から 7 0 0 ( g/m2 · 2 4 h)以䞋が䞀般的である。
可ずう性の絶瞁基材の䞡面に接着剀を塗垃する堎合には、 同時に䞡方の面に接 着剀を塗垃するのではなく、 䞀方の面に接着剀を塗垃し、 加熱および也燥した埌 で、 他面に接着剀を塗垃し、 加熱および也燥する。 配線導䜓を接着する偎の接着 剀を半硬化状にする工皋を、 埌に有するこずが奜たしい。 これにより、 倖偎の接 着剀、 すなわち、 配線導䜓を接着しない偎の接着剀は、 2床の加熱および也燥で 完党に硬化するこずができる。 そのため、 その埌の工皋で、 穎をあけおから金属 箔を貌り合わせおも、 穎の瞁の接着剀が穎の内郚に厩れ蟌むこずがなく、 はんだ ポヌルなどの倖郚接続端子の配眮させる際にじゃたにならない。 さらに、 基材の 䞡面に同じ性質の接着剀を䜿甚した堎合は、 基材がそりにくく、 加工が容易ずな る。
(キャスティングによる金属局の圢成
金属箔に察しお、 高透湿床である可ずう性の絶瞁基材ずなる絶瞁ワニスをキダ スティングしお補造するこずもできる。 この堎合、 金属箔の衚面が適切な粗さを 持぀ように調敎されおいれば、 接着剀を甚いる必芁がないので経枈的である。 䟋えば、 銅箔に、 絶瞁ワニスずしおポリむミドをキャスティングする堎合、 銅 箔の衚面粗さは、 2〜15 mであるこずが奜たしい。 そのような粗さに調敎す るために䞀般に知られおいる酞化剀による衚面凊理をするこずができる。 具䜓的 には、 以䞋の䟋には限定されないが、 䟋えば、 亜塩玠酞ナトリりム、 過硫酞アル カリ、 塩玠酞カリりム、 過塩玠酞カリりム又はペルォキ゜硫酞アルカリのアル力 リ性氎溶液等の酞化剀を含む凊理液に、 金属箔を浞挬するか又は金属箔にその凊 理液を吹き付ける。
(衚面凊理液の組成
この銅の酞化凊理液の組成は、 䟋えば以䞋の通りである。
NaC 102  30〜150 gZ 1
Na3 P04 - 12H20 l C^G O g/l
NaOH 5〜30 g/ 1
その凊理条件は、 液枩が 55〜95°Cである。
酞化銅を圢成するための銅衚面の前凊理ずしお脱脂を行い、 過硫酞アンモニゥ ム氎溶液又は塩化第二銅ず塩酞ずを含む氎溶液等に接觊させお銅衚面を粗化する こずが奜たしい。 この様に酞ィ匕凊理するこずによっお、 銅箔の衚面に 2〜15 mの粗化衚面を圢成するこずができる。 この埌に、 酞化銅を還元剀で還元しお、 凹凞を残したたた粗化された衚面を有する金属銅を埗るこずもできる。
還元剀ずしお、 䟋えば、 氎玠化ホり玠アルカリが挙げられる。 氎玠化ホり玠ァ ルカリずしおは、 以䞋の䟋には限定されないが、 䟋えば、 氎酞化ホり玠ナトリり ムおよび氎玠化ホり玠力リゥムが挙げられる。
還元剀の濃床は、 酞化凊理した銅衚面の電䜍の倉化する速床ず、 還元埌の倖芳 の均䞀性ずに圱響を及がす。還元剀の濃床は、 奜たしくは 0. lgZl 以䞊、 よ り奜たしくは 0. 2〜5gZl である。
還元剀ずしお氎玠化ホり玠アルカリを甚いる堎合は、 自然分解し易い。 これを 抑制するために酢酞鉛、 塩化鉛、 硫酞鉛又はチォグリコヌル酞を添加するか、 も しくは、 pHを 10〜13. 5に維持するこずが奜たしい。
酞化凊理した銅衚面ず氎玠化ホり玠アルカリずの接觊時間は極めお重芁である。 䞡者を接觊させるず、 酞化銅が還元され始め、 酞化凊理した銅衚面の電䜍が負の 方ぞ倉化しおいく。電䜍が䞀 100 OmV以䞋になる皋床、長時間接觊させるず、 倖芳的に䞍均䞀を発生し、 接着匷床が倧きくならないこずがある。 このような問 題の発生しない電䜍の範囲は、 侀 100 OmV以䞊、 —40 OmV以䞋である。 実際には、 垞に電䜍の監芖をする必芁はなく、 氎玠化ホり玠アルカリを含む氎溶 液の組成ず枩床によっお、 望たしい接觊時間が決定できる。 䟋えば、 氎玠化ホり 玠ナトリりムの濃床 l g/l、 pH ; 12. 5、 枩床 40°Cの堎合、 望たし い接觊時間は 3〜180秒である。
さらに、 ホルムアルデヒドず接觊させお金属銅に還元する凊理を完成するこず ができる。 ホルムアルデヒドずしお 36%ホルマリンを䜿甚した堎合、 ホルムァ ルデヒド氎溶液の濃床は、 0. 5 m 1 / 1 以䞊、 2〜 15 m 1 Z 1 が奜たしい 範囲である。 このずき、 ホルムアルデヒド氎溶液の濃床が 0. 5ml/l 未満の 堎合は、 十分に金属銅を還元できないおそれがある。
ホルムアルデヒドの氎溶液の PHは、 奜たしくは 9以䞊、 より奜たしくは 10 . 5以䞊である。 この pHを調敎するには、 7K酞化アルカリ等を甚いる。 この氎 溶液の pHが 9未満の堎合は、 ホルマリンの還元力が䜎䞋する傟向にある。
ホルムアルデヒドの氎溶液に、塩類を添加しおもよい。塩類ずしおは、䟋えば、 Na2S04、 K2S〇4、 HCOONaおよび NaC 1等の溶解床の高いものが挙 げられる。 これらの塩は、 単独で甚いおも組み合わせお甚いおもよい。
塩類の添加量は、 䞊蚘還元剀たたはその塩ず合わせお、 奜たしくは 0. 01モ ル /1 以䞊、 より奜たしくは 0. 1モル Z1 以䞊である。 0. 01モル/1 以䞋の堎合は、 ホルマリンの還元力が䜎䞋する傟向にある。
このホルムアルデヒドず還元剀たたはその塩を含む氎溶液を酞化凊理した埌、 氎玠化ホり玠アルカリによる還元凊理をした銅衚面を接觊させるず、 初期の銅の 電䜍は— 100ひ mV〜― 40 OmVの範囲にあり、 接觊を継続するず金属銅の 電䜍である— 100 OmV以䞋に倉化する。 この接觊時間は、 少なくずも金属銅 の電䜍に倉化するたでである。
このようにしお衚面を粗化した銅箔に、 暹脂ワニスをキャスティングする。 䟋えば、 銅箔の䞊にポリむミド局を圢成する堎合、 たず、 ポリむミド前駆䜓を有 機溶媒に溶解しおワニスを調敎し、 このワニスを銅箔にキャスティングする。 次' に、 これに加熱凊理を行いむミド化し、 ポリむミド局を圢成するこずができる。 加熱凊理しおむミド化させる時の枩床は、 1 0 0〜4 0 0 °Cの範囲内で、 材料 に応じた枩床を適宜遞択する。
ポリむミドを溶媒に溶解する堎合には、たず、ポリむミド前駆䜓をむミド化し、 埗られたポリむミドを有機溶媒に溶解しおワニスを調敎する。 次に、 埗られたヮ ニスを銅箔にキャスティングしおもよい。 このむミド化の枩床は、 1 0 0 °C〜3 5 0 °Cが奜たしい。 その埌、 キャスティングした埌に加熱凊理し、 溶媒を揮発さ せお銅箔䞊にポリむミド局を圢成させる。 この加熱凊理の枩床は、 8 0〜1 5 0 °C皋床であるが、 溶媒に応じた枩床を適宜遞択するこずが奜たしい。
ポリむミド前駆䜓を埗るためには、 ピロメリット酞などのテトラカルボン酞誘 導䜓たたはこれらの二無氎物ず、 ぞキサメチレンゞァミンなどのゞァミンずを反 応および重合させる。'テトラカルボン酞誘導䜓ずしおは、 テトラカルボン酞二無 氎物を甚いるのが䞀般的である。 この堎合の、 テトラカルボン酞二無氎物ずゞァ ミンのモル数比は 0 . 8から 1 . 2であるこずが奜たしい。 通垞の重瞮合反応ず 同様に、 このモル比が 1に近いほど生成する重合䜓の重合床は倧きくなる。 ポリむミドワニスを構成する溶媒は、 ポリむミドゃポリむミド前駆䜓を溶解す るものであれば、 特に限定されない。 これらの溶媒ずしお、 䟋えば、 乳酞ェチル ゚ステルなどの乳酞誘導䜓、 N-メチルピロリドンおよび Ν, Ν-ゞメチルァセトァ ミドなどが挙げられる。
最終的に圢成されたポリむミド塗膜ず銅箔ずの密着性を向䞊させる目的で、 ポ リむミドワニスの成分の 1぀ずしお、 力ップリング剀などの添加剀を加えるこず も可胜である。
ポリむミドワニスのキャスティング方法は、 特に限定させるものではないが、 スピンコヌト、 ロヌルコヌト、 オフセット印刷、 グラビア印刷などが䞀般的であ る。
ポリむミド局を圢成させるための加熱凊理枩床は、 ポリむミドワニスがポリむ ミド前駆䜓溶液である堎合は、 ポリむミド前駆䜓をポリむミドに転化させるため の枩床が必芁である。 具䜓的には、 1 0 0 °Cから 3 5 0 °Cの任意の枩床を遞択で きる。 たた、 ポリむミドワニスがポリむミド溶液である堎合の加熱凊理枩床は、 溶媒が蒞発する枩床であればよいため、 通垞は 8 0 °C〜2 5 0 °Cで充分である。 キャスティングの条件は、 䜿甚する暹脂ワニスによっお異なるが、 反り等が発 生しないような条件を遞択する必芁がある。
(蒞着たたはめ぀きによる金属局の圢成
高透湿性である可ずう性の絶瞁基材に、 蒞着たたはめ぀きによっお金属局を圢 成しおもよい。
䟋えば、 ポリむミド暹脂フィルムに銅を蒞着する堎合には、 たず、 接着金属ず なるニッケルやクロムを 5〜 1 0 0 nm蒞着し、 その䞊に銅を 1 0〜6 0 0 nm 蒞着する。 さらに、 銅を電気め぀きするこずによっお、 総厚み 5〜5 0 mの銅 局を圢成するこずができる。 たた、 高透湿性である可ずう性の絶瞁基材に銅を 0 . 5〜3 無電解め぀きし、 さらに銅を電気め぀きするこずによっお、 総厚み 5〜5 0 mの銅局を圢成するこずもできる。
(゚ッチングによる配線導䜓の圢成
このようにしお䜜補した積局材の、 金属局の配線導䜓ずなる箇所に゚ッチング レゞストを圢成し、 ゚ッチングレゞストから露出した箇所に、 化孊゚ッチング液 をスプレヌ噎霧しお、 䞍芁な金属箔を゚ッチング陀去し、 配線導䜓を圢成するこ ずができる。
金属箔ずしお銅箔を甚いる堎合は、 ゚ッチングレゞス卜は、 通垞のプリント配 線板に甚いられる゚ッチングレゞスト材料を甚いるこずができる。 配線導䜓を圢 成するためには、 たず、 レゞストむンクを銅箔の䞊にシルクスクリヌン印刷する か、 たたは、 ゚ッチングレゞスト甚感光性ドラむフィルムを銅箔の䞊にラミネヌ トする。 次に、 その䞊に配線導䜓の圢状に光を透過するフォトマスクを重ね、 玫 倖線を露光する。 その次に、 露光しなかった箇所を珟像液で陀去しお圢成する。 化孊ェッチング液ずしおは、 通垞のプリント配線板に甚いる化孊ェッチング液 であればよい。 具䜓的には、 以䞋の䟋には限定されないが、 䟋えば、 塩化第二銅 ず塩酞の溶液、 塩化第二鉄溶液、 硫酞ず過酞化氎玠の溶液および過硫酞アンモニ ゥム溶液を挙げるこずができる。
(めっきによる配線導䜓の圢成
配線導䜓は、 前蚘したように、 前蚘の高透湿性である可ずう性の絶瞁基材の必 芁な箇所にのみ無電解め぀きを行うこずで圢成するこずができる。 通垞の無電解 めっきの技術を、 配線導䜓の圢成に甚いるこずができる。
配線導䜓の圢成は、 䟋えば、 たず、 可ずう性の絶瞁基材に無電解甚め぀き甚觊 媒を付着させ、めっきが行われない衚面郚分にめ぀きレゞストを圢成する。次に、 これを無電解め぀き液に浞挬し、 めっきレゞストに芆われおいない箇所にのみ無 電解め぀きを行う。 その次に、 必芁があればめっきレゞストを陀去しお半導䜓搭 茉甚基板ずする。
このずきの無電解め぀き甚觊媒ずしお、 通垞は、 パラゞりムを甚いるこずが倚 レ^ 可ずう性の絶瞁基材に無電解甚め぀き甚觊媒を付着させるには、 パラゞりム を錯䜓の状態で氎溶液に含たせ、 これに可ずう性の絶瞁基材を浞挬しお衚面にパ ラゞりム錯䜓を付着させ、 そのたた還元剀を甚いお金属パラゞりムに還元するこ ずによっお可ずう性の絶瞁基材衚面に、 めっきを開始するための栞を圢成するこ ずができる。 通垞は、 このような操䜜をするために、 被め぀き物をアルコヌルや 酞で掗浄しお、 衚面に付着した人䜓の指からの脂肪分や加工機械からの油分を陀 去し、 可ずう性の絶瞁基材衚面にめっき甚觊媒を付着させやすくするクリヌナヌ コンディショナヌ工皋、 可ずう性の絶瞁基材衚面に金属パラゞりムを付着させる 増感工皋、 め぀き金属の密着力を高めあるいはめ぀きを促進する密着促進工皋、 めっき金属を析出させる無電解め぀き工皋、 および必芁な堎合には䞭和などの埌 凊理工皋を行う。
前蚘した方法で圢成した配線導䜓衚面の必芁な郚分に、 ニッケル、 金め぀きを 順次斜すこずができる。 これらのめっきが斜されるのは、 䞀般的には、 半導䜓チ ップず電気的に接続される 1次接続端子 ワむダボンド端子等 ず、 マザ䞀ボヌ ドず電気的に接続される 2次接続端子 はんだポヌル等が搭茉される倖郚接続端 子 である。 このめ぀きは、 無電解め぀き、 たたは電解め぀きのどちらを甚いお もよい。 たた、 必芁に応じおパラゞりムを䜵甚しおもよい。
(貫通穎
可ずう性の絶瞁基材には、 その配線導䜓の裏面に達する貫通穎を蚭けるこずが できる。 貫通穎は、 パッケヌゞ内郚の配線導䜓ず、 はんだボヌルのような接続導 䜓であっお、 他のプリント配線板の接続ランドずの電気的な接続を行うための接 続端子ずを、 電気的に接続するために蚭けられたものである。
貫通穎を蚭ける方法ずしおは、 パンチやドリルなどの機械加工、 レヌザ加工、 薬液による化孊゚ッチング加工およびプラズマを甚いたドラむ゚ッチング法など がある。
レヌザ䞀加工、化孊ェッチング加工およびドラむ゚ッチング法を甚いた堎合は、 貫通穎はテヌパヌがっく。 そのため、 絶瞁基材ずしお高透湿性のものを甚いた塲 合には、 倖郚接続端子ずの間に隙間を䜜るこずが可胜になり、 貫通穎からの氎蒞 気攟出性がさらによくなり、 より奜たしい。
接続端子を蚭けるための貫通穎をあける工皋ず、 金属箔を重ね積局䞀䜓化する 工皋ずは、 必芁に応じおどちらを先に行っおもよい。
たた、 貫通穎の金属箔が露出した郚分には、 金属め぀きや導電性ペヌストなど の導電性物質を充填させるこずもできる。これは、パッケヌゞを組み立おる際に、 はんだボヌルを搭茉させやすいこずや、 倖郚接続端子の接続信頌性を向䞊させる などの効果がある。さらに、必芁に応じお導電性物質を貫通穎の倖にたで圢成し、 導電性物質を盎接倖郚接続端子ずしお甚いるこずもできる。
金属箔を重ね積局䞀䜓化するずきの加熱 ·加圧の条件は、 甚いる接着剀の皮類 によっおも適宜遞択する。
䟋えば、 奜たしいポリむミド系の接着剀を甚いるずきには、 加熱枩床を 1 2 0 〜2 8 0で、 圧力を 0 . 5〜5 M P a、 加熱'加圧時間を 2 0〜 1 8 0分くらい ずするのが奜たしい。 この堎合に、 加熱枩床が 1 2 0 °C未満では硬化速床が極端 に遅くなるおそれがある。 たた、 加熱時間を 1 8 0分以䞊にしおも完党に硬化し ない堎合がある。 さらに、 圧力が 0 . 5 M P a未満では、 接着剀ず金属箔の密着 が䞍足し、 気泡が残り、 接着しない箇所が発生するおそれがある。 さらに、 加熱 および加圧の時間が 2 0分未満では硬化が䞍足し、 未硬化の郚分があるず、 埌の 工皋での加熱により配線導䜓ずの䜍眮粟床が䜎䞋し、 たたはリフロヌなどの加熱 により倉圢するおそれがある。 加熱枩床が 2 8 0 °Cを超えるず、 金属箔の酞化が 激しくなる堎合があり、 埌の工皋で酞化物を陀去するなどの手間がかかるこずが ある。 圧力が 5 M P aを超える堎合、 たたは加熱および加圧の時間が 1 8 0分を 超える堎合は特性に倧きく圱響するこずはない。 しかしながら、 生産にかかるコ ストが倧きくなり、 生産効率が䜎䞋するおそれがある。 たた、 接着剀によっおは ラミネヌトによっお積局するこずもできるが、 効率的で奜たしい。
このようにしお、 高透湿性であっお可ずう性の絶瞁基材ず配線導䜓ずを備える 半導䜓搭茉甚基板ず、 配線導䜓の裏面に達する貫通穎を有する半導䜓搭茉甚基板 ず、 その貫通穎内に導電性物質を充填した半導䜓搭茉甚基板ず、 その貫通穎内に 充填した導電性物質が貫通穎の倖にたで延長され、 すなわち、 突出しお接続甚導 䜓を圢成しおいる半導䜓搭茉甚基板ず、 配線導䜓の必芁な郚分に金め぀きを斜し た半導䜓搭茉甚基板ずを䜜補するこずができる。
(半導䜓チップ搭茉
このように䜜補された半導䜓搭茉甚基板の配線導䜓の䞊に、 半導䜓チップを搭 茉するこずができる。 . 半導䜓チップず配線導䜓ずの接着剀には、ダむボンディング甚接着剀を甚いる。 ダむボンディング甚接着剀は、 特にどんなものを甚いおもよいが、 絶瞁性で接着 力の匷いものであるこずが奜たしい。 この様な接着剀ずしおは、 以䞋の䟋には限 定されないが、 䟋えば、 D F— 1 0 0 (日立化成工業株匏䌚瀟補、 商品名)等のダ ィボンディングフィルムが奜たしい。
たた、 ダむボンディング甚接着剀も、 高透湿性であるこずが奜たしい。 この様 な接着剀の透湿床は、 1 (g/m2 · 2 4 h)以䞊が奜たしく、 さらに奜たしくは 1 0 ( g/m2 · 2 4 h)以䞊である。なお、透湿床は高ければ高い皋よいが、入手困難性 の芳点から 2 0 0 0 ( g/m2 · 2 4 h)以䞋が䞀般的に甚いられる。
この半導䜓チップず金め぀きを斜した配線導䜓ずの電気的な接続は、 ボンディ ングワむダで行うこずができる。 この堎合は、 半導䜓チップの固定に前述のダむ ボンディング甚接着剀を甚いるこずができる。
ボンディングワむダずしおは、 金線を甚いるのが䞀般的である。 たた、 異方導 電性フィルム、 たたはチップたたは配線導䜓䞊に蚭けたバンプを甚いお、 配線導 䜓に察向するように半導䜓チップを重ねお、 加熱および加圧するこずにより搭茉 するこずもできる。
フィルム状接着剀が半硬化の状態で暹脂封止を行う工皋を有する堎合における 半硬化の皋床に぀いおは、 フむルム状接着剀ずしおダむボンディングフィルムた たは異方導電性フィルムを甚いる堎合は、 暹脂封止時にこれらが流動しお配線導 䜓ず半導䜓チップの空隙郚分のほが党域を埋める皋床であればよい。 半導䜓チッ プに貌り付け時たたは半導䜓チップ搭茉時に、 倚少硬化が進んでもよい。 実際の 硬化状態はものによ぀お異なるので、 実隓によ぀お適圓な条件を求めお䜿甚すれ ばよい。
フィルム状接着剀は、 半導䜓搭茉甚基板にフィルム状接着剀を仮固定した埌、 半導䜓チップをさらにフィルム状接着剀に搭茉しおもよい。
フィルム状接着剀ずしおダむボンディングフィルムたたは異方導電性フィルム を甚いる堎合であっお、 これらが半導䜓チップの少なくずも 1蟺以䞊からはみ出 るように実装する堎合には、 これらの端郚の蟺が半導䜓チップ端郚の蟺から少な くずも 5 m以䞊はみ出るこずが奜たしい。 たた、 半導䜓チップの党蟺ではみ出 , るように実装するこずがより奜たしい。
(半導䜓パッケヌゞ
半導䜓チップは、 封止暹脂によっお封止されおいるこずが耐湿性の点で奜たし い。
このような封止暹脂ずしおは、 以䞋の䟋には限定されないが、 䟋えば、 熱硬化 性暹脂である、 プノヌル暹脂、 メラミン暹脂、 ゚ポキシ暹脂およびポリ゚ステ ル暹脂を挙げるこずができる。
封止方法ずしおは、 䟋えば、 半導䜓チップを包み蟌むように暹脂ワニスで固め るポッティング、 およびコンパりンドによるトランスファモヌルドなどが挙げら れる。
半導䜓チップを配線導䜓ず察向するように搭茉したフリップチップ実装の堎合 は、 チップず半導䜓搭茉甚基板の間にアンダヌフィル材などを甚いお封止するこ ずもできる。 たた、 封止暹脂に熱硬化性暹脂を甚いた堎合は、 トランスファモ䞀 ルド埌たたはポッティング埌に、 暹脂を完党硬化させるための熱凊理を行うのが 䞀般的である。 .
熱凊理条件は䜿甚する封止暹脂により異なるが、 1 4 0〜2 0 0 °〇で3〜6時 間皋床である。
フィルム状接着剀を半硬化状態で封止した堎合は、 封止暹脂ずフィルム状接着 剀を同時に完党硬化するこずも可胜であり、 効率的である。
半導䜓搭茉甚基板の配線導䜓裏面に蚭けられた貫通穎は、 倖郚接続端子ずしお 䜿甚でき、 はんだポヌル等を搭茉できる。 䜿甚するはんだポヌルは、 鉛 ·錫の共 晶はんだが䞀般的である。 それ以倖にも、 接続信頌性を向䞊させるために、 銀、 アンチモン等を添加した高匷床はんだや、 環境察応ずしお、 錫 ·銀系、 錫 ·ビス マス系などの脱鉛はんだを䜿甚するこずもできる。脱鉛はんだを䜿甚した堎合は、 リフロヌ枩床を埓来ず比范しお 20°C皋床高枩にする必芁があり、 リフ口䞀時の パッケヌゞクラックは、 より䞀局発生しゃすくなる傟向にある。
このようにしお、 前述の補造方法で䜜補された半導䜓搭茉甚基板に半導䜓チッ プを搭茉した半導䜓パッケヌゞず、 配線導䜓ず半導䜓チップずを電気的に接続し た半導䜓パッケヌゞず、 半導䜓チップの搭茉にダむボンディング甚接着剀を甚い た半導䜓パッケヌゞず、 半導䜓チップを封止暹脂で封止した半導䜓パッケヌゞず 貫通穎にはんだボヌルを搭茉した半導䜓パッケヌゞずを補造するこずができる。 実斜䟋
以䞋、 本発明の具䜓的実斜䟋及び比范䟋を説明する。
なお、 可ずう性の絶瞁基材 1ず接着剀 2のトヌタル透湿床枬定甚サンプルの䜜 補方法は、 たず、 基材 1に接着剀 2を所望の厚さずなるように塗垃し、 次に銅箔 を重ねた、 さらに、 枩床120〜280°〇、 圧力 0. 5〜5MP a、 時間 20〜 180分の範囲から適圓な条件を接着剀によっお適宜遞択しお加熱加圧した。 そ の埌、 ゚ッチングによっお銅箔を陀去しお、 枬定に䟛レた。 実斜䟋 1
基材 1ずしお、 厚み 50 mのポリアミドむミドフィルムを甚いた。
図 1 (a) に瀺すように、 基材 1の䞀方の面に、 接着剀 2であるポリむミド系 接着剀を 10 の厚みに塗垃し、 200°Cで 10分間、 加熱および也燥しお、 半硬化状にした。 次に、 図 1 (b) に瀺すように、 接続端子 3ずなる箇所に 図 1 (h) 参照 ドリルを甚いお盎埄 0. 4mmの貫通穎 4をあけた。 次に、 図 1 (c) に瀺すように厚み 18 imの銅箔 5を重ね、 250°Cで、 2 MP aの条件 で加熱'加圧しお、 60分間保持するこずで積局䞀䜓化した。 曎に、 図 1 (cl) に瀺すように、 䞍芁な銅箔の箇所を゚ッチング陀去しお配線導䜓 6を圢成し、 配 線導䜓衚面に無電解のニッケル、 金め぀きを斜した。
基材 1ず接着剀 2のトヌタルの透湿床は、 40±0. 5°C、 90±2%RHで 50 (g/m2 · 24 h)であった。
次に、 配線導䜓 6の䞊に、 図 1 (e) に瀺すような、 半導䜓チップ 7の裏面に ダむボンディングフィルム 8を貌ったものを、 図 1 (f) に瀺すように接着固定 した。 䜿甚したダむボンディングフィルムの透湿床は、 40±0. 5°C、 90土 2 %RHで 150 (g/m2 · 24 h)であった。
次に、 図 1 (g) に瀺すように、 ワむダポンダヌ UTC 230 (株匏䌚瀟新川 補、 商品名 により、 半導䜓チップ䞊の端子ず半導䜓搭茉甚基板の配線導䜓 ず を、 盎埄 25 mの金ワむダ 9でワむダポンドしお接続した。 さらに、 図 1 (h ) に瀺すように、 半導䜓チップ 7を封止暹脂 10である CEL 9200 (日立化 成工業株匏䌚瀟補、 商品名 を甚いお、 180°C、 圧力 10MPa、 90 sの条 件䞋におトランスファモヌルドしお封止した。最埌に、接続端子 3に鉛'錫の共晶 はんだポヌルの䞀郚を溶融しお配線導䜓 6に融着した。
このようにしお䜜補した半導䜓パッケヌゞを、 吞湿凊理を行った埌、 到達枩床 240°C、 長さ 2mのリフ口䞀炉に 0. 5 mノ分の条件で流し、 サンプル数 22 をリフロヌし、 クラックの発生を調べた。 その結果を衚 1に瀺す。 実斜䟋 2
基材 1ずしお厚み 50 mのポリサルホンフィルムを甚いた以倖は、 実斜䟋 1 ず同様にしお、半導䜓パッケ䞀ゞを䜜補し詊隓を行った。その結果を衚 1に瀺す。 なお、 基材 1ず接着剀 2のトヌタルの透湿床は、 40±0. 5° (、 90±2% RHで 100 (g/m2' 24h)であった。 実斜䟋 3
接着剀 2に゚ポキシ系接着剀を甚いた以倖は、 実斜䟋 1ず同様にしお、 半導䜓 パッケヌゞを䜜補し詊隓を行った。 その結果を衚 1に瀺す。 なお、接着剀 2ず可ずう性絶瞁基材 1のトヌタルの透湿床は、 40±0. 5°C、 90±2%RHで 10 (g/m2 · 24 h)であった。 実斜䟋 4
図 2 (a) に瀺すように、 厚み 18 imの銅箔 5に、 可ずう性の絶瞁基材 1ず しおポリむミドの絶瞁ワニスを厚み 50 になるようにキャスティングし、 2 00°C、 120分の条件で加熱および也燥しお、 銅箔ずポリむミドの積局材を䜜 補した。 次に、 絶瞁基材 1の接続端子ずなる箇所をレヌザによっお穎あけし、 図 2 (b)に瀺すような銅箔の裏面に達する盎埄 0.4mmの貫通穎 4を圢成した。 曎に図 2 (c) に瀺すように、 銅箔の䞍芁な箇所を゚ッチング陀去しお配線導䜓, 6を圢成した。 曎に配線導䜓 6衚面に無電解のニッケル、 金め぀きを斜した。 この可ずう性の絶瞁基材 1の透湿床は 40 ± 0. 5°C、 90土2% ^^で25( g/m2' 24h)であった。
次に、 導䜓 6の䞊に、 実斜䟋 1ず同様に、 図 2 (d) に瀺すような半導䜓チッ プ 7の裏面にダむボンディングフィルム 8を貌ったものを、図 2 (e)に瀺すように 搭茉した。 さらに、 半導䜓チップ 7ず配線導䜓 6ずを、 金ワむダ 9で図 2 (f) に瀺すようにワむダボンドしお接続した。 次に、 半導䜓チップを封止暹脂 10で 図 2 (g) のように、 180°C、 圧力 1 OMP a、 90 sの条件䞋におトランス ファモヌルドしお封止し、最埌に接続端子 3に鉛'錫共晶はんだポヌルの䞀郚を溶 融しお配線導䜓 6に融着した。
このようにしお䜜補した半導䜓パッケヌゞを、 実斜䟋 1ず同様にしお詊隓を行 ぀た。 その結果を衚 1に瀺す。 実斜䟋 5
基材 1ずしお、 厚み 50 mのポリ゚ヌテル゚䞀テルケトンを甚いた。 図 3 ( a) に瀺すように、 基材 1の䞀方の面に、 接着金属 12ずしおニッケルを 1 On m蒞着し、 その䞊に銅を 200 nm蒞着した。 この銅の䞊に曎に銅を電気め぀き し、 図 3 (b) のように総厚み 18 の銅箔 5を圢成した。 絶瞁基材 1の接続 端子ずなる箇所をレヌザによっお穎あけし、 盎埄 0. 4 mmの銅箔 5の裏面に達 する貫通穎 4を図 3 (c) に瀺すように圢成した。 次に、 銅箔 5の䞍芁な箇所を ゚ッチング陀去しお配線導䜓 6を図 3 (d) に瀺すように圢成した。 曎に配線導 䜓 6衚面に無電解のニッケルおよび金め぀きを斜した。
この絶瞁基材の透湿床は、 40±0. 5°C、 90土 2%RHで 10 (g/m2 · 2 4 h)であった。
次に、 導䜓 6の䞊に、 実斜䟋 1ず同様に図 3 (e) に瀺すような裏面にダむポ ンデむングフィルム 8を貌った半導䜓チップ 7を、 図 3 (f)'に瀺すように接着 固定した。 次に、 半導䜓チップ 7ず配線導䜓 6ずを、 金ワむダ 9を甚いお図 3 ( g) に瀺すようにワむダポンドしお接続した。 次に、 半導䜓チップ 7を封止暹脂 10によっお、 180°C、 圧力 1 OMP a、 90 sの条件䞋におトランスファモ —ルドしお図 3 ( ) のように封止し、最埌に接続端子 3に鉛 ·錫共晶はんだボヌ ルの䞀郚を溶融しお、 配線導䜓 6に融着した。
このようにしお䜜補した半導䜓パッケヌゞを、 実斜䟋 1ず同様にしお詊隓を行 ぀た。 その結果を衚 1に瀺す。 実斜䟋 6
図 2 (a) に瀺すように、 厚み 18 mの銅箔 5に、 基材 1ずなるポリアミ ドむミドの絶瞁ワニスを、 厚み 50 mになるようにキャスティングし、 200 °C、 120分の条件で加熱および也燥しお銅箔ずポリアミドむミドの積局材を䜜 補した。 次に、 絶瞁基材 1の接続端子ずなる箇所を、 レヌザによっお穎あけし、 図 2 (b) に瀺すように、 盎埄 0. 4 mmの銅箔の裏面に達する貫通穎 4を圢成 した。 曎に図 2 (c) に瀺すように、 銅箔の䞍芁な箇所を゚ッチング陀去しお配 線導䜓 6を圢成した。 曎に配線導䜓 6衚面に無電解のニッケル、 金め぀きを斜し た。
この可ずう性の絶瞁基材 1の透湿床は、 40±0. 5°C、 90±2%RHで 2 5 (g/m2'24h)であった。
次に、 導䜓 6の䞊に、 図 2 (d) に瀺すような半導䜓チップ 7の裏面にダむポ ンデむングフィルム 8を貌ったものを、 図 2 (e) に瀺すように接着固定した。
22のサンプルの䞭から、 1぀を抜き取っお、 超音波探査装眮 HYE— FOC US (日立建機 株 補、 補品名〉 を甚いお、 導䜓 6間ぞのダむボンディングフ むルム 8の充填具合を芳察した。 その結果、 未充填箇所が倚く残っおいた。 䜿甚 したダむボンディングフィルムの透湿床は、 40±0. 5^、 90±2%RHで 150 (g/m2 · 24 h)であった。
次に、 図 2 (f ) に瀺すように、 ワむダボンダ䞀 UTC 230 (株匏䌚瀟新川 補、 商品名 を甚いお、 半導䜓チップ䞊の端子ず導䜓 6ずを、 盎埄 25 mの金 ワむダ 9でワむダボンドしお接続した。 さらに、 図 2 (g) に瀺すように、 半導 䜓チップ 7を、 封止暹脂 10である CEL 9200 (日立化成工業株匏䌚瀟補、 商品名 を甚いお、 180°C、 圧力 10MP a、 90 sの条件䞋におトランスフ ァモ䞀ルドしお封止した埌、 180°C/ 5時間の熱凊理を行い、 封止暹脂ずダむ ボンディングフィルムを完党硬化させた。最埌に、接続端子 3に鉛'錫の共晶はん だポヌルの䞀郚を溶融しお配線導䜓 6に融着した。
このようにしお䜜補した半導䜓パッケヌゞを、 実斜䟋 1ず同様にしおリフ口䞀 詊隓を行った。 その結果を衚 1に瀺す。
たた、 䜜補した半導䜓パッケヌゞ 22個を、 _65°CZ150°C 各 30分の 条件で枩床サむクル詊隓 1000サむクルを行った。 結果を衚 2に瀺す。
なお、評䟡埌のパッケヌゞサンプルを前述の超音波探査装眮を甚いお芳察した。 その結果は、 半導䜓搭茉甚基板の配線導䜓 6間はダむボンディングフィルム 8に よっおほが完党に充填されおいた。 ' 実斜䟋 7
基材 1ずしお、 厚み 50 mのァラミドを甚いた。 図 4 (a) に瀺すように、 基材 1の䞀方の面に、 接着剀 2であるポリむミド系接着剀を 10 mの厚みに塗 垃し、 200°Cで 10分間、 加熱 ·也燥しお、 半硬化状にした。 次に、 図 4 (b ) に瀺すように、 接続端子 3ずなる箇所に 図 4 (3) 参照 、 ドリルを甚いお 盎埄 0. 4mmの貫通穎 4をあけた。 次に、 図 4 (c) に瀺すように、 厚み 18 mの銅箔 5を重ね、 250 Cで、 2 MP aの条件で加熱 ·加圧しお、 60分間 保持するこずで積局䞀䜓化した埌、 貫通穎 4に電解銅め぀きを行った。 曎に、 図 4 (d) に瀺すように、 䞍芁な銅箔の箇所を゚ッチング陀去しお配線導䜓 6を圢 成した埌、 配線導䜓衚面に無電解のニッケル、 金め぀きを斜した。
この可ずう性の絶瞁基材 1ず接着剀 2のトヌタルの透湿床は、 40 ± 0. 5°C、 90±2%RHで 0. 3 (gZm2 · 24 h) であった。
導䜓 6の䞊に、 10 mm角の半導䜓チップ 7の裏面に 1 1mm角のダむボンデ むングフィルム 8を図 4 (e) に瀺すようにダむボンディングフィルム 8が半導 䜓チップ 7の党蟺から 5 m以䞊はみ出るように貌ったものを、 図 4 (f ) に瀺 すように、 接着固定した。 サンプルを 1぀抜き取っお、 超音波探査装眮 HYE— FOCUS (日立建機 株 補、 補品名 を甚いお半導䜓搭茉甚基板の配線導䜓 6間ぞのダむボンディングフィルム 8の充填具合を芳察した結果、 未充填箇所が 倚く残っおいた。 䜿甚したダむボンディングフィルム 8の透湿床は、 150 (g Zm2 · 24h) であった。 次に、 図 4 (g) に瀺すように、 ワむダボンダ䞀 U TC 230 (株匏䌚瀟新川補、 商品名 で、 半導䜓チップ䞊の端子ず半導䜓搭茉 甚基板の配線導䜓 6ずを、 盎埄 25 mの金ワむダ 9でワむダポンドしお接続し、 さらに図 5 ( ) に瀺すように、 半導䜓チップ 7を封止暹脂 10である CEL 9 200 (日立化成工業株匏䌚瀟補、 商品名 を甚いお、 180°C、 圧力 10MP a、 90 sの条件䞋におトランスファモヌルドしお封止した埌、 180°CZ5時 間の熱凊理を行い、 封止暹脂ずダむボンディングフィルムを完党硬化させた。 最 埌に、 銅め぀き 13に鉛'錫の共晶はんだボヌルの䞀郚を溶融しお融着した。 このようにしお䜜補した半導䜓パッケヌゞを、 実斜䟋 1ず同様にしおリフロヌ 詊隓を行った。 結果を衚 1に瀺す。
さらに、 䜜補した半導䜓パッケヌゞを実斜䟋 6ず同様にしお枩床サむクル詊隓 を行った。 結果を衚 2に瀺す。
たた、 評䟡埌のパッケヌゞサンプルを前述の超音波探査装眮を甚いお芳察した 結果、 半導䜓搭茉甚基板の配線導䜓 6間はダむポンディングフむルム 8によっお ほが完党に充填されおいた。 実斜䟋 8
可ずう性の絶瞁基材 1ずしお、 厚み 50 のポリ゚ヌテルサルホンを甚い、 図 5 (a) に瀺すように、 その䞀方の面に接着剀 2であるポリむミド系接着剀を 10 mの厚みに塗垃し、 200°Cで 10分間、 加熱 ·也燥しお、 半硬化状にし た。 次に、 図 5 (b) に瀺すように、 接続端子 3ずなる箇所に、 ドリルを甚いお 盎埄 4mmの貫通穎 4をあけ、 図 5 (c) に瀺すように、 厚み 18 mの銅 箔 5を重ね、 250°Cで、 2 MP aの条件で加熱 ·加圧しお、 60分間保持する こずで積局䞀䜓化し、 貫通穎 4に電解銅め぀きを行った。 曎に、 図 5 (d) に瀺 すように、 䞍芁な銅箔の箇所を゚ッチング陀去しお配線導䜓 6を圢成し、 配線導 䜓衚面に無電解のニッケル、 パラゞりム、 金め぀きを斜した。 侀 この可ずう性の絶瞁基材 1ず接着剀 2の! タルの透湿床は、 40±0.5°C、 90±2%RHで 150 (g/m2 · 24h) であった。
次に配線導䜓 6の䞊に、 10mm角の半導䜓チップ 7の裏面に 1 lmm角のダ ム 8が半導䜓チップ 7の党蟺から 5 m以䞊はみ出るように貌ったものを、 図 5 (f ) に瀺すように接着固定した。 これを、 加熱凊理 180°CZ1時間 しお 硬化した。 䜿甚したダむボンディングフィルム 8の透湿床は、 150 (g/m2 · 24 h) であった。
次に、 図 5 (g) に瀺すように、 ワむダポンダヌ UTC 230 (株匏䌚瀟新川 補、 商品名 を甚いお、 半導䜓チップ䞊の端子ず半導䜓搭茉甚基板の配線導䜓 6 ずを、 盎埄 25 mの金ワむダ 9でワむダポンドしお接続した。 さらに図 5 (h) に瀺すように、 半導䜓チップ 7を封止暹脂 10である CEL 9200 (日立化成 ェ工業株匏䌚瀟補、 商品名 を甚いお、 180°C、 圧力 10 MP a、 90 sの条 件䞋におトランスファモ䞀ルドしお封止した埌、 180°CZ5時間の熱凊理を行 レ 封止暹脂を完党硬化させた。最埌に、銅め぀き 13に鉛 ·錫の共晶はんだポヌ ルの䞀郚を溶融しお融着した。
このようにしお䜜補した半導䜓パッケヌゞに぀いお、 実斜䟋 1ず同様にしおリ フロヌ詊隓を行った。 結果を衚 1に瀺す。
さらに、 䜜補した半導䜓パッケヌゞを実斜䟋 6ず同様にしお枩床サむクル詊隓 を行った。 結果を衚 2に瀺す。 実斜䟋 9 図 6 (a) に瀺すように、 厚み 18 mの銅箔 5に、 基材 1ずなるポリむミド の絶瞁ワニスを厚み 50 mになるようにキャスティングし、 200°C、 120 分の条件で加熱'也燥しお銅箔ずポリむミドの積局材を䜜補した。次に、接続端子 ずなる箇所の絶瞁基材 1に、 薬液による化孊゚ッチング法によっお、 図 6 (b) に瀺す様なテヌパヌの぀いた貫通穎 4をあけた。 貫通穎 4の銅箔ず接する偎の盎 埄は、 0. 4 mmであった。 曎に図 6 (c) に瀺すように、 銅箔の䞍芁な箇所を ゚ッチング陀去しお配線導䜓 6を圢成した。 曎に配線導䜓 6衚面に無電解のニッ ゲル、 金め぀きを斜した。
この可ずう性の絶瞁基材 1の透湿床は、 40±0. 5 、 90±2%RHで 2 5 (g/m2 · 24 h) であった。
次に導䜓 6の䞊に、 1 Omm角の半導䜓チップ 7の裏面に、 1 1mm角のダむ ボンディングフィルム 8を、 図 6 (d) に瀺すようにダむボンディングフィルム 8が半導䜓チップ 7の党蟺から 5 Όπι以䞊はみ出るように貌った。 それを、 図 6 (e) に瀺すように接着固定した。 サンプルを 1぀抜き取っお、 超音波探査装眮 HYE-FOCUS (日立建機 株 補、 補品名 を甚いお、 半導䜓搭茉甚基板 の配線導䜓 6間ぞのダむボンディングフィルム 8の充填具合を芳察した。 その結 果は、 未充填箇所が倚く残っおいた。 䜿甚したダむボンディングフィルム 8の透 湿床は、 150 (g/m2 · 24h) であった。
次に、 図 6 (f) に瀺すように、 ワむダポンダヌ UTC 230 (株匏䌚瀟新川 補、 商品名 を甚いお、 半導䜓チップ䞊の端子ず半導䜓搭茉甚基板の配線導䜓 6 ずを、 盎埄 25 mの金ワむダ 9でワむダポンドしお接続した。 さらに図 7 (g) に瀺すように、 半導䜓チップ 7を封止暹脂 10である CEL 9200 (日立化成 工業株匏䌚瀟補、 商品名 を甚いお、 180°C、 圧力 10 MP a、 9◩ sの条件 䞋におトランスファモヌルドしお封止した。 その埌、 180°CZ5時間の熱凊理 を行い、 封止暹脂ずダむボンディングフィルムを完党硬化させた。 最埌に、 接続 端子 3に鉛'錫の共晶はんだポヌルの䞀郚を溶融しお配線導䜓 6に融着した。 このようにしお䜜補した半導䜓パッケヌゞを、 実斜䟋 1ず同様にしおリフロヌ 詊隓を行った。 結果を衚 1に瀺す。
さらに、 䜜補した半導䜓パッケヌゞを実斜䟋 6ず同様にしお枩床サむクル詊隓 を行った。 結果を衚 2に瀺す。
たた、評䟡埌のパッケヌゞサンプルを前述の超音波探査装眮を甚いお芳察した。 その結果、 半導䜓搭茉甚基板の配線導䜓 6間はほが完党に充填されおいた。 比范䟋 1
比范ずしお、 図 6に瀺すように、 ベントホ䞀ル 1 1が圢成された埓来の半導䜓 パッケヌゞを甚いお、 実斜䟋 1ず同じ詊隓を行った。 結果を衚 1に瀺す。
なお、 基材 1ず接着剀 2の! タルでの透湿床は、 40土 0. 5°C、 90±2% RHで 0. 5 (g/m2 · 24 h)であった。
さらに、 䜜補した半導䜓パッケヌゞを実斜䟋 6ず同様にしお枩床サむクル詊隓 を行った。 結果を衚 2に瀺す。 比范䟋 2
基材 1に、 厚み 50 mのァラミドを甚い、 10mm角の半導䜓チップの裏面 に 9 mm角のダむボンディングフィルムをチップからはみ出さないように接着固 定した以倖は、 実斜䟋 1ず同様にしお、 半導䜓基板を䜜補し、 詊隓を行った。 結 果を衚 1に瀺す。
なお、 基材 1ず接着剀 2の! タルでの透湿床は、 40±0. 5。C、 90±2 %RHで 0. 3 (g/m2 · 24 h)であった。
さらに、 䜜補した半導䜓パッケヌゞを実斜䟋 6ず同様にしお、枩床サむクル詊隓 を行った。 結果を衚 2に瀺す。
リフ口䞀埌の ベントホヌル 絶瞁基材の透湿床 クラック数 の有無 (g/m2■ 24 h) 実斜䟋 1 0/22 無し 50 実斜䟋 2 0/22 無レ 100 実斜䟋 3 0/22 無レ 1 0 実斜䟋 4 0/22 無し 25 実斜䟋 5 0/22 無レ 1 0 実斜䟋 6 0/22 無レ 25 mvi ( Π / o Sftし U . 実斜䟋 8 0/22 無し 1 50 実斜䟋 9 0/22 無レ 25 比范䟋 1 0X22 有り 0. 5 比范䟋 2 5/22 無レ 0. 3
2
枩床サむクル詊隓埌の配線断線発生数
実斜䟋 6 0/22
実斜䟋 7 0/22
実斜䟋 8 0/22
実斜䟋 9 0/22
比范䟋 1 1 1/22
比范䟋 2 3/22
産業䞊の利甚可胜性
以䞊に説明したずおり、 本発明は、 小型化、 高密床化に優れ、 か぀、 パッケ䞀 ゞクラックの防止及び枩床サむクル性の向䞊等の信頌性に優れ、 ベントホヌル数 を䜎枛たたは削陀するこずができる半導䜓搭茉甚基板、 半導䜓パッケヌゞを補造 するのに適しおいる。

Claims

請 求 の 範 囲
1 . 可ずう性の絶瞁基材ず配線導䜓ずを備える基板であっお、 前蚘絶瞁基材が 高透湿性である半導䜓搭茉甚基板。
2 . 前蚘絶瞁基材は、 むミド基、 アミド基、 プノヌル基、 プ二レン基、 ェ ステル基、 ゚ヌテル基、 サルホン基、 カヌボネヌト基、 カルボニル基たたはシリ コヌン結合を少なくずも 1぀以䞊含む暹脂液晶ポリマ含フッ玠暹脂たたはェ ポキシ暹脂からなる矀から遞択される暹脂を含む請求項 1に蚘茉の半導䜓搭茉甚
3 . 前蚘絶瞁基材は、 耇数の局から成る請求項 1たたは 2に蚘茉の半導䜓搭茉 甚基板。
4. 前蚘絶瞁基材ず前蚘配線導䜓ずは積局されおおり、 前蚘絶瞁基材は前蚘配 線導䜓に達する貫通穎を有する請項 1〜 3のいずれかに蚘茉の半導䜓搭茉甚基板。
5 . 前蚘貫通穎内に導電性物質を充填した請求項 4に蚘茉の半導䜓搭茉甚基板。
6 . 前蚘充填された導電性物質が、 前蚘配線導䜓が匵り合わせられおいない偎 の前蚘貫通穎の倖にたで突出しお接続甚導䜓を圢成しおいる請求項 5に蚘茉の半 導䜓搭茉甚基板。
7 . 前蚘配線導䜓の必芁な郚分に金め぀きが斜された請求項 1〜 6のいずれか に蚘茉の半導䜓搭茉甚基板。
8 . 高透湿性である可ずう性の絶瞁基材ず、 配線導䜓ずなる金属箔ずを貌り合 わせる工皋を有する半導䜓搭茉甚基板の補造方法。
9 . 配線導䜓ずなる金属箔に、 高透湿性である可ずう性の絶緣基材ずなる暹脂 ワニスをキャスティングする工皋を有する半導䜓搭茉甚基板の補造方法。
1 0 . 高透湿性である可ずう性の絶瞁基材に、 配線導䜓ずなる金属を蒞着たた はめ぀きする工皋を有する半導䜓搭茉甚基板の補造方法。
1 1 . 前蚘金属のうち䞍芁な郚分を゚ッチング陀去しお配線導䜓を圢成するェ 皋を有する請求項 8〜1 0のいずれかに蚘茉の半導䜓搭茉甚基板の補造方法。
1 2 . 前蚘絶瞁基材の必芁な箇所にのみ無電解め぀きを行い、 配線導䜓を圢成 する工皋を有する請求項 8〜1 0のいずれかに蚘茉の半導䜓搭茉甚基板の補造方 法。
1 3 . 前蚘絶瞁基材に圢成した前蚘配線導䜓の必芁な郚分に、 金め぀きを斜す 工皋を有する請求項 1 1たたは 1 2に蚘茉の半導䜓搭茉甚基板の補造方法。
1 4 . 前蚘絶瞁基材に、 前蚘配線導䜓の裏面に達する貫通穎を蚭ける工皋を有 する請求項 1 3に蚘茉の半導䜓搭茉甚基板の補造方法。
1 5 . 前蚘貫通穎に、 導電性物質を充填する工皋を有する請求項 1 4に蚘茉の 半導䜓搭茉甚基板の補造方法。
1 6 . 前蚘貫通穎内に充填した前蚘導電性物質が、 前蚘貫通穎の倖にたで突出 され接続甚導䜓を圢成する工皋を有する請求項 1 5に蚘茉の半導䜓搭茉甚基板の 補造方法。
1 7 . 半導䜓チップが、 請求項 1〜 7のいずれかに蚘茉の半導䜓搭茉甚基板た たは請求項 8〜 1 6のいずれかに蚘茉の補造方法により補造された半導䜓搭茉甚 基板に搭茉された半導䜓パッケヌゞ。
1 8 . 前蚘半導䜓チップず前蚘配線導䜓ずが電気的に接続された請求項 1 Ίに 蚘茉の半導䜓パッケヌゞ。
1 9 . 前蚘電気的な接続が、ボンディングワむダによる接続である請求項 1 8に 蚘茉の半導䜓パッケヌゞ。
2 0 . 前蚘半導䜓チップは、半導䜓搭茉基板に接着剀により接着されお搭茉され る請求項 1 7〜1 9のいずれかに蚘茉の半導䜓パッケヌゞ。
2 1 . 前蚘接着剀は、ダむボンディングフィルムである請求項 2 0に蚘茉の半導 䜓ノボッケ䞀シ。
2 2 . 前蚘接着剀は、高透湿性である請求項 2 0たたは 2 1に蚘茉の半導䜓パッ ケヌゞ。
2 3 . 前蚘半導䜓チップが、封止暹脂によっお封止される請求項 1 7〜2 2のい ずれかに蚘茉の半導䜓パッケヌゞ。
2 4 . 前蚘貫通穎にはんだポヌルを搭茉たたは前蚘貫通穎内に充填された導電 性物質にはんだポヌルを搭茉した請求項 1 7〜2 3のいずれかに蚘茉の半導䜓パ ッケヌゞ。
2 5 . 半導䜓チップを、請求項 1〜 のいずれかに蚘茉の半導䜓搭茉甚基板たた は請求項 8〜 1 6のいずれかに蚘茉の補造方法により補造した半導䜓搭茉甚基板 の䞊に搭茉する工皋を備える半導䜓パッケヌゞの補造方法。
2 6 . 前蚘配線導䜓の䞊に、接着剀を塗垃たたは接着しお半導䜓チップを搭茉す る工皋を有する請求項 2 5に蚘茉の半導䜓パッケヌゞの補造方法。
2 7 . 前蚘配線導䜓の䞊に、裏面に接着剀を塗垃たたは接着した半導䜓チップを 搭茉する工皋を有する請求項 2 5に蚘茉の半導䜓パッケヌゞの補造方法。
2 8 . 前蚘接着剀ずしおダむボンディングフィルムを䜿甚する請求項 2 6たたは 2 7に蚘茉の半導䜓パッケヌゞの補造方法。
2 9 . 前蚘接着剀ずしお高透湿性の接着剀を䜿甚する請求項 2 6〜 2 8のいず れかに蚘茉の半導䜓パッケヌゞの補造方法。
3 0 . 前蚘半導䜓チップず前蚘配線導䜓ずを電気的に接続する工皋を有する請 求項 2 5〜 2 9のいずれかに蚘茉の半導䜓パッケヌゞの補造方法。
3 1 . 前蚘電気的な接続にワむダボンディングが䜿甚される請求項 3 0に蚘茉 の半導䜓パッケヌゞの補造方法。
3 2 . 前蚘半導䜓チップを暹脂で封止する工皋を有する請求項 2 5〜3 1のい ずれかに蚘茉の半導䜓パッケヌゞの補造方法。
3 3 . 前蚘絶瞁基材に圢成された貫通穎にはんだポヌルを搭茉たたは貫通穎内 に充填された導電性物質にはんだポヌルを搭茉する工皋を有する請求項 2 5〜3 2のいずれかに蚘茉の半導䜓パッケヌゞの補造方法。
3 4. 可ずう性の絶瞁基材ず前蚘絶瞁基材の少なくずも䞀方の面に圢成された 配線導䜓ずを備える半導䜓搭茉甚基板に察しおフィルム状接着剀を甚いお半導䜓 チップを実装する工皋、 および前蚘絶瞁基材の少なくずも前蚘半導䜓チップ搭茉 偎を暹脂封止する工皋を有する半導䜓パッケヌゞの補造方法であっお、
前蚘絶瞁基材ずしお透湿床が 1 ( g/m2 ' 2 4 h)以䞊の基材を甚い、 前蚘フィルム状接着剀が半硬化の状態で前蚘暹脂封止を行う工皋を有する半導 䜓パッケヌゞの補造方法。
3 5 . 可ずう性の絶瞁基材ず前蚘絶瞁基材の少なくずも䞀方の面に圢成された 配線導䜓ずを備える半導䜓搭茉甚基板に察しおフィルム状接着剀を甚いお半導䜓 チップを実装する工皋、 および前蚘絶瞁基材の少なくずも前蚘半導䜓チップ搭茉 偎を暹脂封止する工皋を有する半導䜓パッケヌゞの補造方法であっお、 実装埌における前蚘フィルム状接着剀が前蚘半導䜓チップの少なくずも 1蟺以 䞊からはみ出るように実装する工皋、 および
前蚘フィルム状接着剀が半硬化の状態で前蚘暹脂封止を行う工皋を有する半導 䜓パッケヌゞの補造方法。
3 6 . 可ずう性の絶瞁基材ず前蚘絶録基材の少なくずも䞀方の面に圢成された 配線導䜓ずを備える半導䜓搭茉甚基板に察しお、 フィルム状接着剀を甚いお半導 䜓チップを実装する工皋、 および前蚘絶瞁基材の少なくずも前蚘半導䜓チップ搭 茉偎を暹脂封止する工皋を有する半導䜓パッケヌゞの補造方法であっお、 前蚘絶瞁基材ずしお透湿床が 1 ( g /m 2 · 2 4 h )以䞊の基材を甚い、 実装埌における前蚘フィルム状接着剀が前蚘半導䜓チップの少なくずも 1蟺以 䞊からはみ出るように実装する工皋を有する半導䜓パッケヌゞの補造方法。
3 7 . 可ずう性の絶瞁基材ず前蚘絶瞁基材の少なくずも䞀方の面に圢成された 配線導䜓ずを備える半導䜓搭茉甚基板に察しお、 フィルム状接着剀を甚いお半導 䜓チップを実装する工皋、 および前蚘絶瞁基材の少なくずも前蚘半導䜓チップ搭 茉偎を暹脂封止する工皋を有する半導䜓パッケヌゞの補造方法であっお、 前蚘絶瞁基材ずしお透湿床が 1 ( g/m2 ' 2 4 h)以䞊の基材を甚い、 実装埌における前蚘フィルム状接着剀が前蚘半導䜓チップの少なくずも 1蟺以 䞊からはみ出るように実装する工皋、 および
前蚘フィルム状接着剀が半硬化の状態で前蚘暹脂封止を行う工皋を有する半導 䜓パッケヌゞの補造方法。
3 8 . 前蚘配線導䜓が、前蚘絶瞁基材の前蚘半導䜓チップを搭茉する領域に少な くずも 1本以䞊圢成する工皋を有するこずを特城ずする請求項 3 4〜 3 7のいず れかに蚘茉の半導䜓パッケヌゞの補造方法。
3 9 . 可ずう性の絶瞁基材ず前蚘絶瞁基材の少なくずも䞀方の面に圢成された 配線導䜓ずを有する半導䜓搭茉甚基板ず、 半導䜓チップを実装するためのフィル ム状接着剀ずを備え、 前蚘絶瞁基材の前蚘半導䜓チップ搭茉偎を暹脂封止しおな る半導䜓パッケヌゞであっお、
前蚘絶瞁基材の透湿床が 1 ( g/m2 · 2 4 h)以䞊であっお、 前蚘半導䜓チップず前蚘半導䜓搭茉甚基板の空隙が前蚘フィルム状接着剀で充 填されおいる半導䜓パッケヌゞ。
4 0 . 可ずう性の絶瞁基材ず前蚘絶瞁基材の少なくずも䞀方の面に圢成された •配線導䜓ずを有する半導䜓搭茉甚基板ず、 半導䜓チップを実装するためのフィル ム状接着剀ずを有し、 前蚘絶瞁基材の前蚘半導䜓チップ搭茉偎を暹脂封止しおな る半導䜓パッケヌゞであっお、
前蚘フィルム状接着剀が前蚘半導䜓チップの少なくずも 1蟺以䞊からはみ出し おおり、
前蚘半導䜓チップず前蚘半導䜓搭茉甚基板ずの空隙が前蚘フィルム状接着剀で 充填されおいる半導䜓パッケヌゞ。
4 1 . 可ずう性の絶瞁基材ず前蚘絶瞁基材の少なくずも䞀方の面に圢成された 配線導䜓ずを有する半導䜓搭茉甚基板ず、 半導䜓チップを実装するためのフィル ム状接着剀ずを備え、 前蚘絶瞁基材の前蚘半導䜓チップ搭茉偎を暹脂封止しおな る半導䜓パッケヌゞであっお、
前蚘絶瞁基材の透湿床が 1 ( g/m2 ' 2 4 h)以䞊であっお、
前蚘フィルム状接着剀が前蚘半導䜓チップの少なくずも 1蟺以䞊からはみ出し おいる半導䜓パッケヌゞ。
4 2 . 可ずう性の絶瞁基材ず前蚘絶瞁基材の少なくずも䞀方の面に圢成された 配線導䜓ずを有する半導䜓搭茉甚基板ず、 半導䜓チップを実装するためのフィル ム状接着剀ずを備え、 前蚘絶瞁基材の前蚘半導䜓チップ搭茉偎を暹脂封止しおな る半導䜓パッケヌゞであ぀お、
前蚘絶瞁基材の透湿床が 1 ( g/m2 ' 2 4 h)以䞊であっお、
前蚘フむルム状接着剀が前蚘半導䜓チップの少なくずも 1蟺以䞊からはみ出し おおり、
前蚘半導䜓チップず前蚘半導䜓搭茉甚基板の空隙が前蚘フィルム状接着剀で充 填されおいる半導䜓パッケヌゞ。
4 3 . 前蚘可ずう性の前蚘絶瞁基材の少なくずも䞀方の面に圢成された配線導 䜓が、 前蚘半導䜓チップを搭茉する領域に少なくずも 1本以䞊圢成された請求項 3 9〜 4 2のいずれかに蚘茉の半導䜓パッケヌゞ。
PCT/JP2001/008461 2000-09-27 2001-09-27 Plaquette de montage de semi-conducteur, procede de fabrication associe, boitier de semi-conducteur comprenant cette plaquette et procede de fabrication de celui-ci WO2002027787A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
AU2001290294A AU2001290294A1 (en) 2000-09-27 2001-09-27 Semiconductor mounting board, its manufacturing method, semiconductor package comprising this board, and its manufacturing method
JP2002531483A JP3852405B2 (ja) 2000-09-27 2001-09-27 半導䜓パッケヌゞの補造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-294347 2000-09-27
JP2000294347 2000-09-27

Publications (1)

Publication Number Publication Date
WO2002027787A1 true WO2002027787A1 (fr) 2002-04-04

Family

ID=18776971

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2001/008461 WO2002027787A1 (fr) 2000-09-27 2001-09-27 Plaquette de montage de semi-conducteur, procede de fabrication associe, boitier de semi-conducteur comprenant cette plaquette et procede de fabrication de celui-ci

Country Status (3)

Country Link
JP (1) JP3852405B2 (ja)
AU (1) AU2001290294A1 (ja)
WO (1) WO2002027787A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007109802A (ja) * 2005-10-12 2007-04-26 Nec Corp 配線基板及び配線基板を甚いた半導䜓装眮䞊びにその補造方法
JP2012235167A (ja) * 2009-01-30 2012-11-29 Nitto Denko Corp ダむシングテヌプ䞀䜓型り゚ハ裏面保護フィルム
JP2012235168A (ja) * 2009-01-30 2012-11-29 Nitto Denko Corp ダむシングテヌプ䞀䜓型り゚ハ裏面保護フィルム
US8648476B2 (en) 2009-01-30 2014-02-11 Nitto Denko Corporation Dicing tape-integrated wafer back surface protective film

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135247A (ja) * 1996-07-31 1998-05-22 Sharp Corp 半導䜓パッケ−ゞ甚チップ支持基板、半導䜓装眮及び半導䜓装眮の補造法
JP2000106372A (ja) * 1998-09-29 2000-04-11 Hitachi Chem Co Ltd 䞡面接着フィルム、半導䜓搭茉甚有機基板および半導䜓装眮

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135247A (ja) * 1996-07-31 1998-05-22 Sharp Corp 半導䜓パッケ−ゞ甚チップ支持基板、半導䜓装眮及び半導䜓装眮の補造法
JP2000106372A (ja) * 1998-09-29 2000-04-11 Hitachi Chem Co Ltd 䞡面接着フィルム、半導䜓搭茉甚有機基板および半導䜓装眮

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007109802A (ja) * 2005-10-12 2007-04-26 Nec Corp 配線基板及び配線基板を甚いた半導䜓装眮䞊びにその補造方法
JP2012235167A (ja) * 2009-01-30 2012-11-29 Nitto Denko Corp ダむシングテヌプ䞀䜓型り゚ハ裏面保護フィルム
JP2012235168A (ja) * 2009-01-30 2012-11-29 Nitto Denko Corp ダむシングテヌプ䞀䜓型り゚ハ裏面保護フィルム
US8648476B2 (en) 2009-01-30 2014-02-11 Nitto Denko Corporation Dicing tape-integrated wafer back surface protective film
US8766462B2 (en) 2009-01-30 2014-07-01 Nitto Denko Corporation Dicing tape-integrated wafer back surface protective film
US8841780B2 (en) 2009-01-30 2014-09-23 Nitto Denko Corporation Dicing tape-integrated wafer back surface protective film

Also Published As

Publication number Publication date
JPWO2002027787A1 (ja) 2004-02-05
AU2001290294A1 (en) 2002-04-08
JP3852405B2 (ja) 2006-11-29

Similar Documents

Publication Publication Date Title
JP3661444B2 (ja) 半導䜓装眮、半導䜓り゚ハ、半導䜓モゞュヌルおよび半導䜓装眮の補造方法
JP5351299B2 (ja) 倚局プリント配線板、及び、倚局プリント配線板の補造方法
WO2009147936A1 (ja) 倚局プリント配線板の補造方法
JP3982895B2 (ja) 金属ベヌス半導䜓回路基板
KR20060052481A (ko) 용 동장적잵판 및 용 캐늬얎 테읎프
JP5176676B2 (ja) 郚品内蔵基板の補造方法
JP4957638B2 (ja) 倚局プリント配線板及び倚局プリント配線板の補造方法
JP2003234432A (ja) 半導䜓チップ実装回路基板および倚局化回路基板
WO2002027787A1 (fr) Plaquette de montage de semi-conducteur, procede de fabrication associe, boitier de semi-conducteur comprenant cette plaquette et procede de fabrication de celui-ci
JP4230680B2 (ja) 倚局化回路基板
JP4196606B2 (ja) 配線板の補造方法
JP4192772B2 (ja) 半導䜓チップ搭茉基板及びその補造方法、䞊びに半導䜓パッケヌゞの補造方法
TW201025535A (en) Semiconductor element-mounting package substrate, and method for manufacturing package substrate
JP4722961B2 (ja) 半導䜓玠子を内蔵する倚局プリント配線板の補造方法
WO1998019338A1 (fr) Substrat porteur de microplaquette pour conditionnement de semi-conducteur, dispositif a semi-conducteur et leur procede de fabrication
JP2018010931A (ja) 配線基板及びその補造方法
JP3688133B2 (ja) 基板甚耐熱性接着シヌト及びそれを甚いる基板の補造方法
JP4605176B2 (ja) 半導䜓搭茉基板及び半導䜓パッケヌゞの補造方法䞊びに半導䜓パッケヌゞ
JP2002261186A (ja) 半導䜓搭茉甚基板ずその補造方法ずそれを甚いた半導䜓パッケヌゞ䞊びにその補造方法
JP2002118203A (ja) 半導䜓搭茉甚基板ずその補造方法ずそれを甚いた半導䜓パッケヌゞ䞊びにその補造方法
JP2006253712A (ja) 半導䜓搭茉甚基板ずその補造方法ずそれを甚いた半導䜓パッケヌゞ䞊びにその補造方法
JP2003234431A (ja) 半導䜓チップ実装回路基板ずその補造方法および倚局化回路基板
JP2004152778A (ja) 半導䜓搭茉甚基板ずその補造方法ずそれを甚いた半導䜓パッケヌゞ䞊びにその補造方法
JP4017378B2 (ja) 半導䜓チップおよびその補造方法
JP4605177B2 (ja) 半導䜓搭茉基板

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ PH PL PT RO RU SD SE SG SI SK SL TJ TM TR TT TZ UA UG US UZ VN YU ZA ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZW AM AZ BY KG KZ MD RU TJ TM AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2002531483

Country of ref document: JP

REG Reference to national code

Ref country code: DE

Ref legal event code: 8642

122 Ep: pct application non-entry in european phase