JPS5914658A - 半導体用リ−ドフレ−ム - Google Patents

半導体用リ−ドフレ−ム

Info

Publication number
JPS5914658A
JPS5914658A JP57124733A JP12473382A JPS5914658A JP S5914658 A JPS5914658 A JP S5914658A JP 57124733 A JP57124733 A JP 57124733A JP 12473382 A JP12473382 A JP 12473382A JP S5914658 A JPS5914658 A JP S5914658A
Authority
JP
Japan
Prior art keywords
plating layer
plating
layer
lead frame
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57124733A
Other languages
English (en)
Other versions
JPS6347342B2 (ja
Inventor
Ryozo Yamagishi
山岸　良三
Osamu Yoshioka
修 吉岡
▲そつ▼田　征次
Seiji Sotsuda
Sadao Nagayama
長山　定夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP57124733A priority Critical patent/JPS5914658A/ja
Publication of JPS5914658A publication Critical patent/JPS5914658A/ja
Publication of JPS6347342B2 publication Critical patent/JPS6347342B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置を構成する半導体用リードフレーム
に関するものである。
従来、半導体装置の製造に際しては、シリコン等の半導
体素子（３Ｊ、下単に「素子」という）とリードフレー
ムの基体とをろう接するグイダンディングと、素子とリ
ードフレームの基体に形成された外部端子とをＡｌｌ、
Ａ４等の細線で結線するワイヤポンディングとが行われ
、このようなリードフレームの基体としては、コノミー
ル（Ｆｅ２９％Ｎｉ　−１７％Ｃｏ合金）、４２アロイ
（Ｆｅ　−４２％Ｎ−合金）など熱膨張係数がガラスと
近似した素材が用いられていた。しかし、近年半導体装
置の・ξツケージ材として安価なプラスチック材料が使
用されるのに伴い、リードフレームの基体としても安価
で熱伝導性の良い銅または銅合金材料が使用′されるよ
うになった。このようなリードフレームの基体には、前
述したダンディングやワイヤポンディングを行う関係か
らＡｕやＡｇの全面あるいは部分メッキを行う必要があ
り、ＡＵ　（”　Ａｇの高騰の折このような貴金属を使
用することは半導体装置が高価なものとなる問題がある
。
この対策として、ワイヤポンディングに際してＡｕ線の
替りにＡｔ線を使用する、またワイヤボンドされる側の
リードフレームの基体上にＡｕ　、　Ａｇメッキの替り
に化学Ｐ−Ｎｉメッキするなど、ＡｕやＡｇの使用量を
減らし経済性を改善する試がなされている。
しかし、素子をダイヂン）♂するリードフレームの基体
に形成されたタブ部（素子接着部位）にはＡｕやＡｇメ
ッキを行う必要があり、さらに素子を前記タブ部に接合
する際に用いられるろう材としてはＡｇペーストやＡｕ
　−８ｎ　、　Ｓｎ　−ｐｂ　−Ａｇ　、　５ｎ−Ｐｂ
等ろう合金の＋Ｊ　ホン状の箔を切断して用いるなど、
貴金属の使用量は依然として多い。
かかるＡｇペーストはペース°ト中に含まれる有機物が
グイデンディングの際の加熱によりガス化し、周囲を汚
染して樹脂封止性を低下させるなど、半導体装置の信頼
性低下の要因となっている。また、リセン状のろう合金
箔を切断して用いる、方法は、箔を切断し、これを基体
のタブ部に載せる作業の安定性が悪く、半導体装置の不
良率を高める要因となっている。
一方、ワイヤボンディングに際してＡｔ線を使用する方
法は、Ａｔ線とＡｕメッキ面との接触において腐食の問
題があり、このことからリードフレームのＡ、ａ線を接
続する面上に化学Ｐ−Ｎｉメッキを施す方法があるが、
化学Ｐ　−Ｎ　ｉメッキはメッキ液中に含まれる還元剤
の作用によりニッケルをリードフレーム基体」二にメッ
キするものであるから、メッキ液に寿命があり、メッキ
自体が高価となる問題がある。
本発明の目的は、前記した従来技術の欠点を解消上、リ
ードフレームから貴金属をなくし、安価で信頼性の高い
半導体装置を構成することができる半導体用リードフレ
ームを提供することにある。
すなわち、本発明の要旨は、リードフレームの鉄あるい
は銅を基質とする基体上に光沢ニッケルメッキ層を設け
、かつ前記基体の半導体素子接着部位に部分的に半田メ
ッキ層を設けたことにある。
この半田メッキ層は、例えば表層が純ＳｎまたはＳｎを
主体とした半田メッキ層、下層が純ｐｂまたはｐｂを主
体とした半田メッキ層の二層構造をもって構成すること
ができる。すなわち、本発明によれば半田メッキ層はり
−ｒフレーム基基体への半導体素子接着の際のろう材で
あることから、ろう接後の熱サイクル等における素子と
り一１フレームとの熱膨張係数の差は素子の剥れを引き
起こす原因となり、このことから前記半田メッキ層とし
ては緩衝作用の大きい半田、すなわちｐｂを主体とした
ものであることが望ましいが、ＰＩ）を主体とした半田
メッキ層の場合変色が起こりやすく、ぬれ性を低下させ
る要因ともなる問題がある。そこ４で、本発明において
は上記したように純ｐｂまたはＰｂを主体とした半田メ
ッキ層を下層とし、表層を純Ｓｎ　ｉたはＳｎを主体と
し九半田メッキ層とすることができ、これにより耐変色
性を向上させることができると共に経口劣化等によるぬ
れ性の低下を防止することができる。
一方、ワイヤボンディングにおいてへへを線を用いる場
合普通超音波ホングーで行わするが、この場合Ａ７線の
接続強度は基体上に設けられたニッケルメッキ層の表面
性状に大きく関与し、表面の粗い無光沢ニッケルメッキ
の場合超音波の出力等を変えても安定な接続が得られず
、表面平滑なほど良好な接続を示すことから、安定な接
続を得るだめには半光沢以上の平滑なメッキ層とするこ
とが必要である。
次に添付図面を参照して本発明半導体用リードフレーム
の実施例について説明する。
実施例１ 第１図は本発明に係る半導体用リードフレームの打抜き
後のノミターフ例を示すものである。この図において、
ｌは打抜き戊−形された銅合金条からなる基体、２は打
抜きにより前記基体１に形成されたゼンデイングタゾ部
にして、素子接着部位に相当することから表面に電気半
田メッキ層が設けられる。このンｊ？ンデイングタブ部
２を除く基体１表面は、電気光沢ニッケルメッキ層で覆
われている。第２図は前記υＦ＋フレームを用いて構成
された半導体装置を示し、第２図によれば前記ゼンデイ
ングタブ部２に素子６が配置され、この素子６と表面光
沢ニッケルメッキが施された外部端子３とが例えばＡｔ
極細線７によりワイヤインドされる。第３図は、第２図
におけるａ−ａ’断面を示し、前記リードフレームは基
体１上全面に光沢ニッケルメッキ層４を設け、その」二
に部分的にすなわち素子６接着部位に半田メッキ層５が
設けられる。
ここで、前記電気光沢ニッケルメッキ層４は、硫酸ニッ
ケルを主体とするワット浴に光沢剤（手利工業製「アサ
ヒライト」）を添加したメッキ浴から電気メツキ法によ
り厚さ４μの光沢ニノケルメッキを行ったもので、半田
メッキ層５はホウノッ化浴から電気メツキ法により厚さ
１５μのメッキを行ったものである。
第２図あるいは第３図に示された半導体装置は。
上記により基体１上に夫々所定のメッキ層が設けられた
リードフレームのボンディングタブ部２に素子６をＮ２
雰囲気中で加熱圧接−法によりろう接し、さらに素子６
と外部端子３をＡｔ極細線７５．により接合した後、プ
ラスチック２０で封止して完成したものである。
一方、第４図に示される比較例は、上記実施例１の光沢
ニッケルメッキ層の替わりに化学Ｐ　−Ｎ　ｉメッキ層
８を厚さ８μ設け、さらに素子６接着部位に相当する一
ンデイングタゾ部２にＡｇメッキ層９を厚さ４μ設けた
リードフレームを用いて半導体装置を構成したものであ
る。素子６の接着は厚さ約５０μの半田箔１０をＡｇメ
ッキ９上に設置後、素子６を半田箔１０上に載せて加熱
圧接し、さらに半導体装置組立に際してはＡｔ極細線７
を用いて素子６と化学Ｐ　−Ｎ　ｉメッキされた外部端
子とをワイヤデンディングしている。
このように作成した半導体装置の実施例および比較例に
対し熱衝撃（５０ｈ＞　−１５０Ｃを１サイクルとする
）試験を行い、２００サイクル後素子の剥れ発生有無を
調べた。この結果を表１に示す。
表　　１ 上記表１より、素子接着において従来の半田箔−Ａｇメ
ッキを半田メッキに変えても熱衝撃性が低下しないこと
がわかる。
実施例２ 実施例１において、半田メッキ層５は全体の組成を鉛と
して５０〜９５重Ｕ％の範囲で変化させ、一層の場合と
、素面を純Ｓ＋＋’ｉたはＳｎを主体とする半田メッキ
層とし下層を鉛まだは鉛を主体とする半田メッキ層とす
る二層メッキの場合の夫々メッキ厚１５μの二つのリー
ドフレームを作成し、これらのリードフレームを半田メ
ッキ層をろう材としてＮＺ雰囲気中で素子を加熱圧接し
、素子と半田メッキ層とのぬれ性を素子面のぬれ面積を
もって測定し、さらに熱衝撃試験で信頼性を評価した。
この結果を表２に示す。
表　　２ 上記表２より、半田メッキ層は全体組成が船主体となれ
ば二層構造とする方が良好なぬれ性を示すことがわかる
。
実施例３ 実施例１において、電気光沢ニッケルメッキ層４はメッ
キ厚を４μと一定にし、光沢剤の濃度を変えて無光沢メ
ッキから光沢メッキまで変化させ、光沢度の異なるニッ
ケルメッキ面とａ極細線とのワイヤダンディング性を調
べた。光沢度はメッキ面の表面粗さで調べ、ワイヤボン
ディング性は超音波ワイヤゼンダーによりニッケルメン
キ面にＡ７極細線を接続後引張試験による接続強度から
判定した。この結果を表３に示す。
さらに、従来使用されている化学Ｐ　−Ｎ　ｉ面との比
較を行うため、化学Ｐ−Ｎｉメッキと光沢ニッケルメッ
キの夫々メッキ厚を変えて作成したリードフレームに、
ＡＬ極細線を超音波−ンドして引張試験を行い、接続強
度からワイヤダンディング性を調べた。この結果を表４
に示す。
表　　３ ｙ　　ＩＦ　　Ｌ）で表面粗さを表示、累月の相さは４
５μ。
表　　４ 上記表３より、ニッケルメッキは表面粗さの小さい光沢
ニッケルメッキはど接続強度が良好であることがわかる
。
まだ、上記表４より、電気光沢ニッケルメッキは従来の
化学Ｐ　−Ｎ　ｉメッキと比較して良好な接続強度を示
し、これによれば必要なニッケルメッキ厚を薄くできる
ことがわかる。
なお、本発明においては光沢ニッケルメッキ層はワイヤ
ぜンデイングに際して必要なものであるから、半田メッ
キ層を設ける部位には特にニッケルメッキ層はなくとも
良いものである。また、光沢ニッケルメッキ層は表面の
光沢性がワイヤダンディング性に大きく左右することか
ら、無光沢メッキを設けてから光沢メッキを行うという
ように二層構造とすることも可能であり、さらにＮｉを
基質とする合金例えばＮｉ　−８ｎ、　Ｎｉ　　Ｃｏな
どのＮ１合金で光沢メッキすることも本発明の範囲に入
るものである。
各表における評価方法は下記の通りである。
１、耐熱衝撃性　○：良好　剥れなし、△：やや良好、
×：不良　割れ多し ２　接続強度　○：良好　ワイヤ切れ、△：やや良好、
×：不良　接続部剥れ ３、　ぬれ性　○：８０％以゛上のぬれ、△：８０〜５
０％のぬれ　×：５０％以下のｌれ以上の実施からも明
らかなように、本発明半導体用リードフレームは、鉄あ
るいは銅を基質とする基体上に光沢ニッケルメッキ層を
設け５１．かつ前記載体の半導体素子接着部位に部分的
に半田人ツキ層を設けたことから、（’）　へ〇ｒＡｇ
等の高価な貴金属を使用しないで半導体装置を組立てる
ことができ、安価に半導体装置を提供することができる
。
（２）ワイヤダンディング性については従来の化学Ｐ−
ＮｉメッキやＡｇメッキに替えて光沢ニッケルメッキと
することにより量産性、メッキ管などを容易にし、かつ
部分メッキも可能にした、（３）素子をろう接するだめ
のろう材として予めリードフレーム−」二に手口」メッ
キ層を設けたことにより半導体装置の生産性を著しく向
上させることができる効果がある。
以上のように本発明は半導体装置の信頼性を損なうこと
なくその製造原価を低減させ、安価に製品を提供できる
ようにしだものであり、その工業的価値はきわめて大な
るものがある。
【図面の簡単な説明】
第１図は本発明の実施例に係る半導体用ジ−１フレーム
の打抜き後の・ξターン形状を示す説明図、第２図は前
記リードフレームを用いて構晟された半導体装置の正面
図、第３図は第２図中ａ−ａ’断面図、第４図は比較例
としての半導体装置の断面図である。 １　・基体、２・インディングタブ部、３・・・外部端
子、４・光沢ニッケルメッキ層、５・・・ろう材、６・
・・半導体素子、７・Ａ７極細線、８・・・化学Ｐ　−
Ｎ　ｉメッキ層、９・・Ａｇメッキ層、ＩＯ・・半田箔
。

Claims (1)

    【特許請求の範囲】
  1. （１）　　鉄あるいは銅を基質とする基体上に光沢ニッ
    ケルメッキ層を設け、かつ前記基体の半導体素子接着部
    位に部分的に半田メッキ層を設けてなることを特徴とす
    る半導体用リードフレーム。
JP57124733A 1982-07-16 1982-07-16 半導体用リ−ドフレ−ム Granted JPS5914658A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57124733A JPS5914658A (ja) 1982-07-16 1982-07-16 半導体用リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57124733A JPS5914658A (ja) 1982-07-16 1982-07-16 半導体用リ−ドフレ−ム

Publications (2)

Publication Number Publication Date
JPS5914658A true JPS5914658A (ja) 1984-01-25
JPS6347342B2 JPS6347342B2 (ja) 1988-09-21

Family

ID=14892757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57124733A Granted JPS5914658A (ja) 1982-07-16 1982-07-16 半導体用リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS5914658A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61241571A (ja) * 1985-04-19 1986-10-27 Matsushita Refrig Co 冷凍サイクル用四方弁
EP0762800A2 (en) * 1995-09-07 1997-03-12 Star Micronics Co., Ltd. Lead frame for electroacoustic transducer and electroacoustic transducer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57145352A (en) * 1981-03-04 1982-09-08 Hitachi Cable Ltd Lead frame for semiconductor
JPS58127355A (ja) * 1982-01-25 1983-07-29 Hitachi Ltd リ−ドフレ−ム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57145352A (en) * 1981-03-04 1982-09-08 Hitachi Cable Ltd Lead frame for semiconductor
JPS58127355A (ja) * 1982-01-25 1983-07-29 Hitachi Ltd リ−ドフレ−ム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61241571A (ja) * 1985-04-19 1986-10-27 Matsushita Refrig Co 冷凍サイクル用四方弁
EP0762800A2 (en) * 1995-09-07 1997-03-12 Star Micronics Co., Ltd. Lead frame for electroacoustic transducer and electroacoustic transducer
EP0762800A3 (ja) * 1995-09-07 1997-04-23 Star Mfg Co

Also Published As

Publication number Publication date
JPS6347342B2 (ja) 1988-09-21

Similar Documents

Publication Publication Date Title
US5252855A (en) Lead frame having an anodic oxide film coating
US6664136B2 (en) Semiconductor device and manufacturing method thereof
US20020104682A1 (en) Ag-pre-plated lead frame for semiconductor package
JP2001230360A (ja) 半導体集積回路装置およびその製造方法
KR20120112080A (ko) 리드 프레임 및 반도체 장치
US6677056B2 (en) Method for producing tin-silver alloy plating film, the tin-silver alloy plating film and lead frame for electronic parts having the plating film
WO2017179447A1 (ja) リードフレーム材およびその製造方法
JPS5948546B2 (ja) リ−ドフレ−ム用金属ストリップ及びその製造方法
US6853056B2 (en) Semiconductor device having a base metal lead frame
JP2925815B2 (ja) 半導体チップ実装用リードフレームとその製造方法
JPH04337657A (ja) 半導体装置用リードフレーム
JPS5914658A (ja) 半導体用リ−ドフレ−ム
JP2000077593A (ja) 半導体用リードフレーム
KR100378489B1 (ko) 은 또는 은 합금도금을 이용한 반도체 패키지용 리드프레임 및 그 제조방법
JP3402228B2 (ja) 鉛を含まない錫ベース半田皮膜を有する半導体装置
WO1996002941A1 (en) Metal cover for ceramic package and method of making same
JPH10284666A (ja) 電子部品機器
JPH0555429A (ja) 半導体装置用リードフレーム
JPS6218744A (ja) リ−ドフレ−ム
JP2000252402A (ja) 半導体装置、半導体装置の実装方法及び電子装置
JPS59149042A (ja) 半導体用リ−ドフレ−ム
JPS6347267B2 (ja)
JPH08204081A (ja) 半導体装置用リードフレーム及び半導体装置とその製造法
JPH04174546A (ja) 銅合金製半導体リードフレームの製造方法
JPS63304654A (ja) リ−ドフレ−ム