JPS6347342B2 - - Google Patents

Info

Publication number
JPS6347342B2
JPS6347342B2 JP57124733A JP12473382A JPS6347342B2 JP S6347342 B2 JPS6347342 B2 JP S6347342B2 JP 57124733 A JP57124733 A JP 57124733A JP 12473382 A JP12473382 A JP 12473382A JP S6347342 B2 JPS6347342 B2 JP S6347342B2
Authority
JP
Japan
Prior art keywords
plating
plating layer
lead frame
solder
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57124733A
Other languages
English (en)
Other versions
JPS5914658A (ja
Inventor
Ryozo Yamagishi
Osamu Yoshioka
Seiji Kaseda
Sadao Nagayama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP57124733A priority Critical patent/JPS5914658A/ja
Publication of JPS5914658A publication Critical patent/JPS5914658A/ja
Publication of JPS6347342B2 publication Critical patent/JPS6347342B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
本発明は半導体装置を構成するために使用され
る半導体用リードフレームに関するものである。 従来、半導体装置の製造に際しては、シリコン
等の半導体素子（以下単に「素子」という）とリ
ードフレームの基体とをろう接するダイボンデイ
ングと、素子とリードフレームの基体に形成され
た外部端子とをAu、Al等の細線で結線するワイ
ヤボンデイングとが行われ、このようなリードフ
レームの基体としては、コバール（Fe−29％Ni
−17％Co合金）、42アロイ（Fe−42％Ni合金）
など熱膨張係数がガラスと近似した素材が用いら
れていた。しかし、近年半導体装置のパツケージ
材として安価なプラスチツク材料が使用されるの
に伴い、リードフレームの基体としても安価で熱
伝導性の良い銅または銅合金材料が使用されるよ
うになつた。このようなリードフレームの基体に
は、前述したボンデイングワイヤやワイヤボンデ
イングを行う関係からAuやAgの全面あるいは部
分メツキを行う必要がある。ところで、AuやAg
の高騰の折、このような貴金属を使用することは
半導体装置を高価なものにするという問題があ
る。 この対策として、ワイヤボンデイングに際して
Au線の替りにAl線を使用する、またワイヤボン
ドされる側のリードフレームの基体上にAu、Ag
メツキの替りに化学Ｐ−Niメツキするなど、Au
やAgの使用量を減らし経済性を改善する試がな
されている。 しかし、素子をダイボンドするリードフレーム
の基体に形成されたタブ部（素子接着部位）には
AuやAgメツキを行う必要があり、さらに素子を
前記タブ部に接合する際に用いられるろう材とし
てはAgペーストやAu−Sn、Sn−Pb−Ag、Sn−
Pb等ろう合金のリボン状の箔を切断して用いる
など、貴金属の使用量は依然として多い。 かかるAgペーストはペースト中に含まれる有
機物がダイボンデイングの際の加熱によりガス化
し、周囲を汚染して樹脂封止性を低下させるな
ど、半導体装置の信頼性低下の要因となつてい
る。また、リボン状のろう合金箔を切断して用い
る方法は、箔を切断し、これを基体のタブ部に載
せる作業の安定性が悪く、半導体装置の不良率を
高める要因となつている。 一方、ワイヤボンデイングにAl線を使用する
方法においては、Auメツキしたリードフレーム
では、Al線とAuメツキ面との間のパープルプレ
イグと呼ばれる腐食の問題があり、このことから
Auメツキに替えて化学Ｐ−Niメツキしたリード
フレームを使用する方法があるが、化学Ｐ−Ni
メツキはメツキ液中に含まれる還元剤の作用によ
りメツキすることから、メツキ液に寿命があり、
メツキ自体が高価となる問題がある。 本発明の目的は、前記した従来技術の欠点を解
消し、リードフレームから貴金属をなくし、もつ
て安価で信頼性の高い半導体装置を構成すること
を可能にした半導体用リードフレームを提供する
ことにある。 すなわち、本発明の要旨は、鉄あるいは銅を基
質する金属からなる基体上に光沢ニツケルメツキ
層を設け、さらにその上の半導体素子接着部位に
部分的に半田メツキ層を設けたことを特徴とする
半導体用リードフレームにある。 この半田メツキ層は、例えば表層が純Snまた
はSnを主体とした半田メツキ層、下層が純Pbま
たはPbを主体とした半田メツキ層の二層構造を
もつて構成することができる。すなわち、本発明
においては、半田メツキ層は半導体素子接着の際
のろう材であるが、このろう材はろう接素子とリ
ードフレームとの間にあつては両者熱膨張係数の
差に基づく素子の剥れを防ぐ緩衝作用としての役
割をも有する。そういう意味で、緩衝作用の大き
い半田としては、Pbを主体としたものが望まし
いが、Pbを主体とした半田は変色が起こりやす
く、変色はぬれ性を低下させる要因になるという
問題がある。そこで、上記したように純Pbまた
はPbを主体とした半田メツキ層を下層とし、表
層を純SnまたはSnを主体とした半田メツキ層と
することが有効でり、これにより耐変色性を向上
させることができると共に径日劣化等によるぬれ
性の低下を防止することができる。 一方、ワイヤボンデイングに際しては、Al線
を用いる場合普通超音波ボンダーで行われるが、
この場合Al線の接続強度はリードフレーム上に
設けられたニツケルメツキ層の表面性状に大きく
関与し、表面の粗い普通の無光沢ニツケルメツキ
の場合超音波の出力等を変えても安定な接続が得
られず、表面平滑なほぼ良好な接続を示すことか
ら、安定な接続を得るためには少なくとも半光沢
以上の平滑なメツキ層とすることが肝要である。 次に添付図面を参照して本発明半導体リードフ
レームの実施例について説明する。 実施例 １ 第１図は本発明に係る半導体用リードフレーム
の打抜き後のパターン例を示すものである。この
図において、１は打抜き成形された銅合金条から
なる基体、２は打抜きにより前記基体１に形成さ
れたボンデイングタブ部にして、素子接着部位に
相当することから表面に電気半田メツキ層が設け
られる。このボンデイングタブ部２を除く基体１
表面は、電気光沢ニツケルメツキ層で覆われてい
る。第２図は前記リードフレームを用いて構成さ
れた半導体装置を示し、第２図によれば前記ボン
デイングタブ部２に素子６が配置され、この素子
６は表面光沢ニツケルメツキが施された外部端子
３とが例えばAl極細線７によりワイヤボンドさ
れる。第３図は、第２図におけるａ−a′断面を示
し、前記リードフレームは基体１上全面に光沢ニ
ツケルメツキ層４を設け、その上に部分的にすな
わち素子６接着部位に半田メツキ層５が設けられ
る。 ここで、前記電気光沢ニツケルメツキ層４は、
硫酸ニツケルを主体とするワツト浴に光沢剤（上
村工業製「アサヒライト」）を添加したメツキ浴
から電気メツキ法により厚さ4μの光沢ニツケル
メツキを行つたもので、半田メツキ層５はホウフ
ツ化浴から電気メツキ法により厚さ15μのメツキ
を行つたものである。 第２図あるいは第３図に示された半導体装置
は、上記により基体１上に夫々所定のメツキ層が
設けられたリードフレームのボンデイングタブ部
２に素子６をN2雰囲気中で加熱圧接法によりろ
う接し、さらに素子６は外部端子３をAl極細線
７により接合した後、プラスチツク２０で封止し
て完成したものである。 一方、第４図に示される比較例は、上記実施例
１の光沢ニツケルメツキ層の替わりに化学Ｐ−
Niメツキ層８を厚さ8μ設け、さらに素子６接着
部位に相当するボンデイングタブ部２にAgメツ
キ層９を厚さ4μ設けたリードフレームを用いて
半導体装置を構成したものである。素子６の接着
は厚さ約50μの半田箔１０をAgメツキ９上に設置
後、素子６を半田箔１０上に載せて加熱圧接し、
さらに半導体装置組立に際してはAl極細線７を
用いて素子６と化学Ｐ−Niメツキされた外部端
子とをワイヤボンデイングしている。 このように作成した半導体装置の実施例および
比較例に対し熱衝撃（50←→−150℃を１サイクル
とする）試験を行い、200サイクル後素子の剥れ
発生有無を調べた。この結果を表１に示す。
【表】 上記表１より、素子接着において従来の半田箔
−Agメツキを半田メツキに変えても熱衝撃性が
低下しないことがわかる。 実施例 ２ 実施例１において、半田メツキ層５は全体の組
成を鉛として50〜95重量％の範囲で変化させ、一
層の場合と、表面を純SnまたはSnを主体とする
半田メツキ層とし下層を鉛または鉛を主体とする
半田メツキ層とする二層のメツキの場合の夫々メ
ツキ厚15μの二つのリードフレームを作成し、こ
れらのリードフレームを半田メツキ層をろう材と
してN2雰囲気中で素子を加熱圧接し、素子と半
田メツキ層とのぬれ性を素子面のぬれ面積をもつ
て測定し、さらに熱衝撃試験で信頼性を評価し
た。この結果を表２に示す。
【表】 表２より、半田メツキ層は全体組成が鉛主体と
なれば二層構造とする方が良好なぬれ性を示すこ
とがわかる。 実施例 ３ 実施例１において、電気光沢ニツケルメツキ層
４はメツキ厚を4μと一定にし、光沢剤の濃度を
変えて無光沢メツキから光沢メツキまで変化さ
せ、光沢度の異なるニツケルメツキ面とAl極細
線とのワイヤボンデイング性を調べた。光沢度は
メツキ面の表面粗さで調べ、ワイヤボンデイング
性は超音波ワイヤボンダーによりニツケルメツキ
面にAl極細線を接続後引張試験による接続強度
から判定した。この結果を表３に示す。 さらに、従来使用されている化学Ｐ−Ni面と
の比較を行うため、化学Ｐ−Niメツキと光沢ニ
ツケルメツキの夫々メツキ厚を変えて作成したリ
ードフレームに、Al極細線を超音波ボンドして
引張試験を行い、接続強度からワイヤボンデイン
グ性を調べた。この結果を表４に示す。
【表】
【表】 表３より、ニツケルメツキは表面粗さの小さい
光沢ニツケルメツキほど接続強度が良好であるこ
とがわかる。 また、上記表４より、電気光沢ニツケルメツキ
は従来の化学Ｐ−Niメツキと比較して良好な接
続強度を示し、これによれば必要なニツケルメツ
キ厚を薄くできることがわかる。 なお、本発明においては光沢ニツケルメツキ層
は表面の光沢性がワイヤボンデイング性に大きく
左右することから、無光沢メツキを設けてから光
沢メツキを行うというように二層構造とすること
も可能であり、さらにNiを基質とする合金例え
ばNi−Sn、Ni−CoなどのNi合金で光沢メツキ
することも本発明の範囲に入るものである。 各表における評価方法は下記の通りである。 (1) 耐衝撃性 〇：良好 剥れなし △：やや良好 ×：不良 割れ多い (2) 接続強度 〇：良好 ワイヤ切れ △：やや良好 ×：不良 接続部剥れ (3) ぬれ性 〇：80％以上のぬれ △：80％〜50％のぬれ ×：50％以下のぬれ 以上の実施からも明らかなように、本発明半導
体用リードフレームは、鉄あるいは銅を基質とす
る金属からなる基体上に光沢ニツケルメツキ層を
設け、さらにその上の半導体素子接着部位に部分
的に半田メツキ層を設けたことから、このリード
フレームを使用して半導体装置を組み立てれば、 (1) Au、Ag等の高価な貴金属を使用しないで半
導体装置を組立てることができ、その結果、安
価な半導体装置を提供することができる。 (2) ワイヤボンデイング性については、従来の化
学Ｐ−Niメツキに替えて光沢ニツケルメツキ
とすることにより良好となり、又光沢ニツケル
メツキではメツキ管理などが容易であり、量産
性に優れ、部分メツキも容易に可能となる。 (3) 素子をろう接するためのろう材として予めリ
ードフレーム上に所定位置に半田メツキ層を設
けたことにより、素子のろう接作業を著しく簡
単にし、ひいては半導体装置の生産性を著しく
向上させることができる効果がある。 以上のように本発明は、半導体装置の信頼性を
損なうことなく、その能率的な製造を可能にし、
製造原価を低減させ、製品を安価に提供できるよ
うにしたものであり、その工業的価値はきわめて
大なるものがある。
【図面の簡単な説明】
第１図は本発明の実施例に係る半導体用リード
フレームの打抜き後のパターン形状を示す説明
図、第２図は前記リードフレームを用いて構成さ
れた半導体装置の正面図、第３図は第２図中ａ−
a′断面図、第４図は比較例としての半導体装置の
断面図である。 １：基体、２：ボンデイングタブ部、３：外部
端子、４：光沢ニツケルメツキ層、５：ろう材、
６：半導体素子、７：Al極細線、８：化学Ｐ−
Niメツキ層、９：Agメツキ層、１０：半田箔。

Claims (1)

    【特許請求の範囲】
  1. １ 鉄あるいは銅を基質とする金属からなる基体
    上に光沢ニツケルメツキ層を設け、さらにその上
    の半導体素子接着部位に部分的に半田メツキ層を
    設けてなることを特徴とする半導体用リードフレ
    ーム。
JP57124733A 1982-07-16 1982-07-16 半導体用リ−ドフレ−ム Granted JPS5914658A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57124733A JPS5914658A (ja) 1982-07-16 1982-07-16 半導体用リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57124733A JPS5914658A (ja) 1982-07-16 1982-07-16 半導体用リ−ドフレ−ム

Publications (2)

Publication Number Publication Date
JPS5914658A JPS5914658A (ja) 1984-01-25
JPS6347342B2 true JPS6347342B2 (ja) 1988-09-21

Family

ID=14892757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57124733A Granted JPS5914658A (ja) 1982-07-16 1982-07-16 半導体用リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS5914658A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61241571A (ja) * 1985-04-19 1986-10-27 Matsushita Refrig Co 冷凍サイクル用四方弁
JP3142754B2 (ja) * 1995-09-07 2001-03-07 スター精密株式会社 電気音響変換器用リードフレーム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57145352A (en) * 1981-03-04 1982-09-08 Hitachi Cable Ltd Lead frame for semiconductor
JPS58127355A (ja) * 1982-01-25 1983-07-29 Hitachi Ltd リ−ドフレ−ム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57145352A (en) * 1981-03-04 1982-09-08 Hitachi Cable Ltd Lead frame for semiconductor
JPS58127355A (ja) * 1982-01-25 1983-07-29 Hitachi Ltd リ−ドフレ−ム

Also Published As

Publication number Publication date
JPS5914658A (ja) 1984-01-25

Similar Documents

Publication Publication Date Title
US7368328B2 (en) Semiconductor device having post-mold nickel/palladium/gold plated leads
US6664136B2 (en) Semiconductor device and manufacturing method thereof
KR101924407B1 (ko) 리드 프레임 및 반도체 장치
US9059185B2 (en) Copper leadframe finish for copper wire bonding
JP2576830B2 (ja) リードフレーム
US20030011048A1 (en) Semiconductor circuit assembly having a plated leadframe including gold selectively covering areas to be soldered
JP2001230360A (ja) 半導体集積回路装置およびその製造方法
US20200373230A1 (en) Leadframe package using selectively pre-plated leadframe
US6853056B2 (en) Semiconductor device having a base metal lead frame
JPH05117898A (ja) 半導体チツプ実装用リードフレームとその製造方法
JPH07326701A (ja) 電気電子部品用導電材、リードフレ−ム及びそれを使用した半導体集積回路
JPS6347342B2 (ja)
JPS61140160A (ja) 半導体用リ−ドフレ−ム
KR20020073805A (ko) 은 또는 은 합금도금을 이용한 반도체 패키지용리드프레임 및 그 제조방법
JPS6347267B2 (ja)
JPS59149042A (ja) 半導体用リ−ドフレ−ム
JPH08204081A (ja) 半導体装置用リードフレーム及び半導体装置とその製造法
JPH0362560A (ja) はんだ付け適性仕上げを形成する方法
US20070272441A1 (en) Palladium-Plated Lead Finishing Structure For Semiconductor Part And Method Of Producing Semiconductor Device
JPH0558259B2 (ja)
JPS60147146A (ja) 半導体用リ−ドフレ−ム
JPS6258548B2 (ja)
JP2001313361A (ja) 半導体集積回路用リードフレーム
JPH11186483A (ja) 半導体装置用リードフレーム
JPH0160948B2 (ja)