JPS58127355A - リ−ドフレ−ム - Google Patents
リ−ドフレ−ムInfo
- Publication number
- JPS58127355A JPS58127355A JP894482A JP894482A JPS58127355A JP S58127355 A JPS58127355 A JP S58127355A JP 894482 A JP894482 A JP 894482A JP 894482 A JP894482 A JP 894482A JP S58127355 A JPS58127355 A JP S58127355A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- solder
- lead
- tin
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/75301—Bonding head
- H01L2224/75302—Shape
- H01L2224/75303—Shape of the pressing surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はリードフレームに関する。
半導体装置の組立において、リードフレームの半導体素
子取付面にペレットと呼ばれる半導体素子あるいは回路
素子を固足する方法として、従来、ニッケルめっき%:
施した半導体素子取付面に半田ペーストあるいは半田箔
を載置した後、加熱して半田ペーストあるいは半田S1
に溶かして半導体素子取付面に予備半田付を行ない、そ
の後、この予備半田上にペレットを手作業あるいは自動
機で固足し工いる。
子取付面にペレットと呼ばれる半導体素子あるいは回路
素子を固足する方法として、従来、ニッケルめっき%:
施した半導体素子取付面に半田ペーストあるいは半田箔
を載置した後、加熱して半田ペーストあるいは半田S1
に溶かして半導体素子取付面に予備半田付を行ない、そ
の後、この予備半田上にペレットを手作業あるいは自動
機で固足し工いる。
しかし、前者の半田ペーストラ用いる場合は、予備半田
面にフラックスが浮き上がることから、自動機でペレッ
トを取り付ける際、ペレットを保持するコレットの先端
吸着面に粘度の高いフラックスが付着する。このため、
ベレットボンディング後、コレットがペレットから容易
に離れず、高速自動ペレット付けができなくなる。
面にフラックスが浮き上がることから、自動機でペレッ
トを取り付ける際、ペレットを保持するコレットの先端
吸着面に粘度の高いフラックスが付着する。このため、
ベレットボンディング後、コレットがペレットから容易
に離れず、高速自動ペレット付けができなくなる。
また、後者の半田箔・を使用する場合は、ペレット付は
後の半田の厚さがバラツキ、熱抵抗の大きなものができ
、特性や信頼性が低下する。すなわち、半田箔は取扱上
ある程度の強度が必要となるため、たとえば50μm1
1にの厚さのものが使用される。−万、ペレッ)Jl付
後の半田接合層の厚さは熱抵抗低減のために薄い程良い
。しかし、あまり薄くすると、接合強度が低くなりて剥
離するおそれも生じる。このため、半田接合層はたとえ
ば15〜20μm11Kが好ましい。しかし、ペレット
付時のこすりによりて半田箔の厚さ50μmからこの1
5〜20 IAm Kすることは、予備半田が厚いこと
から難しく、半田接合層の厚さがバラツクととKなる。
後の半田の厚さがバラツキ、熱抵抗の大きなものができ
、特性や信頼性が低下する。すなわち、半田箔は取扱上
ある程度の強度が必要となるため、たとえば50μm1
1にの厚さのものが使用される。−万、ペレッ)Jl付
後の半田接合層の厚さは熱抵抗低減のために薄い程良い
。しかし、あまり薄くすると、接合強度が低くなりて剥
離するおそれも生じる。このため、半田接合層はたとえ
ば15〜20μm11Kが好ましい。しかし、ペレット
付時のこすりによりて半田箔の厚さ50μmからこの1
5〜20 IAm Kすることは、予備半田が厚いこと
から難しく、半田接合層の厚さがバラツクととKなる。
他方、これら予備半田処理後k、回路素子取付部に形成
した予備半田は空気に触れて表面が酸化し易い。このた
め、ベレット取付時に半田接合層中に酸化物が入り込み
、熱抵抗も増大する難点もある。さらに、前記両方法に
あっては、予備半田時点テ内部にボイド(気泡)を生じ
易い。このため、熱抵抗の増大が生じ、回路素子の劣化
の原因ともなる。
した予備半田は空気に触れて表面が酸化し易い。このた
め、ベレット取付時に半田接合層中に酸化物が入り込み
、熱抵抗も増大する難点もある。さらに、前記両方法に
あっては、予備半田時点テ内部にボイド(気泡)を生じ
易い。このため、熱抵抗の増大が生じ、回路素子の劣化
の原因ともなる。
したがって、本発明の目的は半導体(回路)素子取付面
に所望の厚さでかつ酸化が生じにくい半田めっき層を形
成したリードフレームを提供することにより、フラック
スレス化によって自動ベレット取付を図るとともに、熱
抵抗が小さなペレット付けを行なうととKある。
に所望の厚さでかつ酸化が生じにくい半田めっき層を形
成したリードフレームを提供することにより、フラック
スレス化によって自動ベレット取付を図るとともに、熱
抵抗が小さなペレット付けを行なうととKある。
このような目的を達成するために本発明は、半導体(回
路)素子取付面な有するリードフレームにおい1、前記
半導体(回wr>素子取付面<W*または金属めつき膜
を介し工下層が鉛からなり上層が錫からなる半田めりき
膜を設けてなるものであって、以下実施例により本発明
な説明する。
路)素子取付面な有するリードフレームにおい1、前記
半導体(回wr>素子取付面<W*または金属めつき膜
を介し工下層が鉛からなり上層が錫からなる半田めりき
膜を設けてなるものであって、以下実施例により本発明
な説明する。
第1図は本発明の一実施例によるリードフレームを示す
平面図、第2図は同じく回路素子取付部を示す一部の拡
大断面図である。このリードフレームlは単体のバイポ
ーラトランジスタ用のものであって、平行な3本のリー
ド2を有している。
平面図、第2図は同じく回路素子取付部を示す一部の拡
大断面図である。このリードフレームlは単体のバイポ
ーラトランジスタ用のものであって、平行な3本のリー
ド2を有している。
各リード2の一端は枠3で支持され℃いる。また、中央
のリード(コレクタ用リード)2は長くその他端には回
路素子(ペレット)を固定する回路素子取付面4を有す
るヘッダ5が設けられ工いる。
のリード(コレクタ用リード)2は長くその他端には回
路素子(ペレット)を固定する回路素子取付面4を有す
るヘッダ5が設けられ工いる。
このヘッダ5は幅広(なっているため、両側のり−ド2
の他端はこのヘッダ5の一側近傍に臨んでいる。また、
ヘッダ5は両側を枠6で支持されている。さらに、3本
のリード2を横切るように延在するダム7がリード2の
他増側の途中に設けられ、各リード2を支持している。
の他端はこのヘッダ5の一側近傍に臨んでいる。また、
ヘッダ5は両側を枠6で支持されている。さらに、3本
のリード2を横切るように延在するダム7がリード2の
他増側の途中に設けられ、各リード2を支持している。
このようなリードフレームは第2図に示すように、銅板
8を精密プレスによって打ち抜いてバターニングして得
られる。また、表面にはニッケルめっき膜9で被われて
いる。このニッケルめりき膜ははんだと素材Ouとの合
金化を防ぐものであるため低い温度でペレット付する場
合ははんだとOuの合金層が出来ても問題とならない範
囲であるため必要ない。また鉄系合金の場合もこのニッ
ケルめっき膜9は必要ではない。また、ヘッダ5の回路
素子取付領域(第1図中クロスハツチングを施した領域
)には半田めっき膜10が形成され工いる。この半田め
っきJ[10は下層が鉛層11からなり、上層が錫層1
2かうなっている。そして、その厚さは両者が溶は合っ
て半田を構成した際所望の成分比となるような厚さ比に
なっている。
8を精密プレスによって打ち抜いてバターニングして得
られる。また、表面にはニッケルめっき膜9で被われて
いる。このニッケルめりき膜ははんだと素材Ouとの合
金化を防ぐものであるため低い温度でペレット付する場
合ははんだとOuの合金層が出来ても問題とならない範
囲であるため必要ない。また鉄系合金の場合もこのニッ
ケルめっき膜9は必要ではない。また、ヘッダ5の回路
素子取付領域(第1図中クロスハツチングを施した領域
)には半田めっき膜10が形成され工いる。この半田め
っきJ[10は下層が鉛層11からなり、上層が錫層1
2かうなっている。そして、その厚さは両者が溶は合っ
て半田を構成した際所望の成分比となるような厚さ比に
なっている。
すなわち、半田接合層の耐熱疲労強度等の面から、従来
、これらの半田接合には、鉛が95−(重量比)、錫が
51sの成分比の半田が使用されている。
、これらの半田接合には、鉛が95−(重量比)、錫が
51sの成分比の半田が使用されている。
そこで、この実施例においても、この成分比となるよう
に鉛層112よび錫層12の厚さを決定する。また、こ
の実施例で二層構造とする理由は、リードフレームlに
直接半田をめっきすると、一定の成分比の半田を析出さ
せることは制御が離しいことによる。すなわち、単一成
分のめっき厚さの制御は゛比較的簡単でかつ正確である
。そこで、鉛層11.錫層12を別々にめっきすること
によって、各層の厚みを正確に制御し、所定の成分比の
半田とする。
に鉛層112よび錫層12の厚さを決定する。また、こ
の実施例で二層構造とする理由は、リードフレームlに
直接半田をめっきすると、一定の成分比の半田を析出さ
せることは制御が離しいことによる。すなわち、単一成
分のめっき厚さの制御は゛比較的簡単でかつ正確である
。そこで、鉛層11.錫層12を別々にめっきすること
によって、各層の厚みを正確に制御し、所定の成分比の
半田とする。
また、この際、酸化し品い鉛層111に下層とし、比軟
的酸化し難い錫層12v土層として、鉛層111に保嚢
している。錫層12は鉛層11の酸化防止という観点か
らすれば、少な(とも略0.2am(この場合、鉛層は
2.6 am IIf〕Jl サ) At上の厚さが必
要となる。また、錫層12の厚さが大きすぎると、鉛層
11と錫層12の合金化に時間が掛り短時間では半田め
っきの溶けが起きずペレット付けができなくなるととも
に1表面光沢がでない。このため、実用上は錫層12の
厚みは1.6μm(この場合、鉛層は21μm程度の厚
さ)楊度以下が好ましい。
的酸化し難い錫層12v土層として、鉛層111に保嚢
している。錫層12は鉛層11の酸化防止という観点か
らすれば、少な(とも略0.2am(この場合、鉛層は
2.6 am IIf〕Jl サ) At上の厚さが必
要となる。また、錫層12の厚さが大きすぎると、鉛層
11と錫層12の合金化に時間が掛り短時間では半田め
っきの溶けが起きずペレット付けができなくなるととも
に1表面光沢がでない。このため、実用上は錫層12の
厚みは1.6μm(この場合、鉛層は21μm程度の厚
さ)楊度以下が好ましい。
このようなリードフレームIにおいては、ベレット取付
けは第3図(at、 (blWC示すように行なわれる
。すなわち、リードフレームlはヒートブロック13上
に載置されて加熱される。この結果、リードフレーム1
0回路素子職付面の半田めりき膜10は溶融が始まる。
けは第3図(at、 (blWC示すように行なわれる
。すなわち、リードフレームlはヒートブロック13上
に載置されて加熱される。この結果、リードフレーム1
0回路素子職付面の半田めりき膜10は溶融が始まる。
そこで、コレット14でペレット15を真空吸着保持し
℃回路素子取付面上に運び下面にTi−Ni、Ti−N
i−^g、Ti−Ni−半田等からなるめっき膜16t
−有するベレット15を半田めっきMloにこすり付け
て固定する(同図(bl参照)。
℃回路素子取付面上に運び下面にTi−Ni、Ti−N
i−^g、Ti−Ni−半田等からなるめっき膜16t
−有するベレット15を半田めっきMloにこすり付け
て固定する(同図(bl参照)。
このようなリードフレームではっぎのような効果を奏す
る。
る。
(1)、半田接合層17の成分は鉛層11と錫層12の
厚さKよ−)″C管理されているため、所望の成分比と
なり、熱疲労強度の強い半田接合層17を得ることがで
きる。
厚さKよ−)″C管理されているため、所望の成分比と
なり、熱疲労強度の強い半田接合層17を得ることがで
きる。
(2)、めっき、特に電解めっきKよって鉛層11゜錫
層12を形成することにより、半田めっき膜10を2.
8μm〜22.6μmと薄くできる。このため、半田接
合層171に薄くできかつそのばらつきも小さくできる
。したがっ又、熱抵抗を小さくすることかできる。
層12を形成することにより、半田めっき膜10を2.
8μm〜22.6μmと薄くできる。このため、半田接
合層171に薄くできかつそのばらつきも小さくできる
。したがっ又、熱抵抗を小さくすることかできる。
(3)、半田めっき膜10の表層部は酸化し難い錫層1
2からなっている。このため、半田めっき後に半田めっ
き膜10の酸化は起きず、半田接合層17内klll化
物が混入することもな(、熱抵抗の増大は防止できる。
2からなっている。このため、半田めっき後に半田めっ
き膜10の酸化は起きず、半田接合層17内klll化
物が混入することもな(、熱抵抗の増大は防止できる。
(4)、半田めっき膜10fF)表層部は濡れ性の良好
な錫層からなつている。このため、ベレット取付は時に
フラックスを用いなくとも効果的な接合が図れる。また
、フラックスがないため、コレット14でベレット15
を保持してベレット付けが可能となり、自動ペレット取
付けも行なえる。
な錫層からなつている。このため、ベレット取付は時に
フラックスを用いなくとも効果的な接合が図れる。また
、フラックスがないため、コレット14でベレット15
を保持してベレット付けが可能となり、自動ペレット取
付けも行なえる。
(5)、リードフレームにはめっきによって半田めっき
が施される。この結果、半田めっき付着面すなわちNi
、めりき面またはNiめっきのない場合は素材(Ou:
)面と半田めっき面との聞にボイドが発生しない。また
、半田めっき面およびペレット15のめりき膜面は相互
に平坦であることと、半田めっき膜lOの表層部は濡れ
性の良好な錫層12で形成され℃いるため、接合時に気
体を巻き込みにくくなる。この結果、半田接合層17に
ボイドを発生し難くなり、熱抵抗の増大を防止すること
ができる。
が施される。この結果、半田めっき付着面すなわちNi
、めりき面またはNiめっきのない場合は素材(Ou:
)面と半田めっき面との聞にボイドが発生しない。また
、半田めっき面およびペレット15のめりき膜面は相互
に平坦であることと、半田めっき膜lOの表層部は濡れ
性の良好な錫層12で形成され℃いるため、接合時に気
体を巻き込みにくくなる。この結果、半田接合層17に
ボイドを発生し難くなり、熱抵抗の増大を防止すること
ができる。
なお、本発明は前記実施例に限定されない。また、リー
ドフレームは他の半導体装置用のものでもよい。
ドフレームは他の半導体装置用のものでもよい。
以上のように、本発BAICよれば、回路素子取付面に
所望の厚さでかつ酸化が生じKくぃ半田めっき層を形成
したリードフレームを提供することができるので、フラ
ックスレス化によって自動ベレット付は化が可能となる
とともに、熱抵抗の小さなベレット付は化が可能となる
。このため、半導体装置の製造コストの軽減化が図れる
。
所望の厚さでかつ酸化が生じKくぃ半田めっき層を形成
したリードフレームを提供することができるので、フラ
ックスレス化によって自動ベレット付は化が可能となる
とともに、熱抵抗の小さなベレット付は化が可能となる
。このため、半導体装置の製造コストの軽減化が図れる
。
第1図は本発明の一実施例によるリードフレームの平面
図、第2図は同じく一部の断面図、第3図(at、 (
blは同じ(べVット取付は状態を示す断面図である。 1・・・リードフレーム、2・・・リード、4・・・回
路素子取付面、8・・・鋼板、9・・・ニッケルめっき
膜、10・・・半田めっき膜、11・・・鉛層、12・
・・錫層、14・・・コレラ)、15・・・ペレット、
16・・・メっキ膜、17・・・半田接合層。
図、第2図は同じく一部の断面図、第3図(at、 (
blは同じ(べVット取付は状態を示す断面図である。 1・・・リードフレーム、2・・・リード、4・・・回
路素子取付面、8・・・鋼板、9・・・ニッケルめっき
膜、10・・・半田めっき膜、11・・・鉛層、12・
・・錫層、14・・・コレラ)、15・・・ペレット、
16・・・メっキ膜、17・・・半田接合層。
Claims (1)
- 【特許請求の範囲】 1、半導体素子取付面を有するリードフレームにおい工
、前記半導体素子取付面k[liまたは金属めっき膜を
介して下層が鉛からなり上層が錫からなる膜を設け1な
ることを特徴とするリードフレーム。 2、前記錫層の厚さは略0.2μm以上となっているこ
とを特徴とする特許請求の範囲第1項記載のリードフレ
ーム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP894482A JPS58127355A (ja) | 1982-01-25 | 1982-01-25 | リ−ドフレ−ム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP894482A JPS58127355A (ja) | 1982-01-25 | 1982-01-25 | リ−ドフレ−ム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58127355A true JPS58127355A (ja) | 1983-07-29 |
Family
ID=11706775
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP894482A Pending JPS58127355A (ja) | 1982-01-25 | 1982-01-25 | リ−ドフレ−ム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58127355A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58222551A (ja) * | 1982-06-18 | 1983-12-24 | Hitachi Cable Ltd | 半導体用リ−ドフレ−ム |
JPS5914658A (ja) * | 1982-07-16 | 1984-01-25 | Hitachi Cable Ltd | 半導体用リ−ドフレ−ム |
JPS6471591A (en) * | 1987-09-09 | 1989-03-16 | Sumitomo Spec Metals | Joining method for metal or alloy piece |
-
1982
- 1982-01-25 JP JP894482A patent/JPS58127355A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58222551A (ja) * | 1982-06-18 | 1983-12-24 | Hitachi Cable Ltd | 半導体用リ−ドフレ−ム |
JPS6347267B2 (ja) * | 1982-06-18 | 1988-09-21 | Hitachi Cable | |
JPS5914658A (ja) * | 1982-07-16 | 1984-01-25 | Hitachi Cable Ltd | 半導体用リ−ドフレ−ム |
JPS6347342B2 (ja) * | 1982-07-16 | 1988-09-21 | Hitachi Cable | |
JPS6471591A (en) * | 1987-09-09 | 1989-03-16 | Sumitomo Spec Metals | Joining method for metal or alloy piece |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0643903B1 (en) | Tin-bismuth solder connection having improved high temperature properties, and process for forming same | |
US5269453A (en) | Low temperature method for forming solder bump interconnections to a plated circuit trace | |
DE102006011232B4 (de) | Substrat zum Montieren eines elektronischen Bauteils sowie elektronisches Bauteil | |
JP2000307228A (ja) | 鉛を含まないはんだ接合方法及びこれによって製造された電子モジュール | |
WO2001069990A1 (fr) | Structure liee et carte a circuit imprime electronique | |
JPS61142750A (ja) | 絶縁基板 | |
JP4959539B2 (ja) | 積層はんだ材およびそれを用いたはんだ付方法ならびにはんだ接合部 | |
JP2004241542A (ja) | はんだ付け方法およびこのはんだ付け方法により接合される部品および接合された接合構造体 | |
JPS5586130A (en) | Connection of semiconductor element | |
JPS58127355A (ja) | リ−ドフレ−ム | |
JP2002283093A (ja) | 非鉛系接合用合金 | |
WO2001076335A1 (en) | Mounting structure of electronic device and method of mounting electronic device | |
JPH02207539A (ja) | 半導体装置 | |
JPH10163404A (ja) | Bga用入出力端子 | |
JPS58154252A (ja) | リ−ドフレ−ム | |
JPS59169694A (ja) | 半田接着方法 | |
JPS6125471B2 (ja) | ||
JPH0341417Y2 (ja) | ||
JPH028459B2 (ja) | ||
JPS58182839A (ja) | 半導体装置 | |
JP2002331385A (ja) | はんだ材料及びその製造方法、並びにはんだペースト | |
JPH0783172B2 (ja) | 配線基板 | |
JPH11135533A (ja) | 電極構造、該電極を備えたシリコン半導体素子、その製造方法及び該素子を実装した回路基板並びにその製造方法 | |
JP2001036233A (ja) | Pbフリーはんだを用いた実装構造体 | |
JPS54100941A (en) | Low temperature fusion plating material |