TW202410225A - 具有奈米雙晶層的封裝結構的製造方法 - Google Patents

Abstract

本申請提供一種有奈米雙晶層的封裝結構的製造方法，包括：在金屬層、晶片、導線架和基板的表面分別形成第一奈米雙晶層、第二奈米雙晶層、第三奈米雙晶層和第四奈米雙晶層；施加溫度與壓力，使第一奈米雙晶層與第二奈米雙晶層接合，第二奈米雙晶層與第三奈米雙晶層接合，得到中間體；對中間體進行塑封壓合、後固化；將經過所述後固化的中間體的第三奈米雙晶層與基板的第四奈米雙晶層進行接合，從而得到具有奈米雙晶層的封裝結構。本申請所述製造方法能減少熱阻，有利於提升散熱效果，且良率較高。

Description

具有奈米雙晶層的封裝結構的製造方法

本申請涉及封裝技術領域，尤其涉及一種具有奈米雙晶層的封裝結構的製造方法。

目前晶片（Die）的封裝方式可分為打線（Wire Bond）封裝與銅片橋接（Clip Bond）兩種製程，晶片封裝後再與印刷電路板（PCB）焊接相連。銅片橋接的步驟一般包括銅導線架進料、點膠（黏合材料）、點膠檢測、放置晶片、放置晶片後檢測、放置銅片和放置銅片後檢測等步驟。

銅片橋接的優點在於能瞬間吸收較大的浪湧電流，且封裝產品的功率損耗低，因此較能符合高功率晶片的需求，特別是符合車載領域的需求。但是，銅片橋接製程中使用的介質（如：黏合材料、引線及焊料等）較多，總體熱阻較高，不利於高功率晶片散熱。並且，與PCB焊接後，晶片與銅片的位置精度、點膠量的多少以及均勻性都是造成產品失敗、影響產品良率的主因。

有鑑於此，本申請提出一種新型的具有奈米雙晶層的封裝結構的製造方法，以解決現有的銅片橋接製程中存在的散熱效果不佳、產品良率不高的問題。

本申請一實施方式提供一種具有奈米雙晶層的封裝結構的製造方法，包括如下步驟：

在金屬層的至少一表面形成第一奈米雙晶層；

在晶片的相對兩表面形成第二奈米雙晶層；

在導線架的相對兩表面形成第三奈米雙晶層；

將形成了所述第一奈米雙晶層的金屬層、形成了所述第二奈米雙晶層的晶片和形成了所述第三奈米雙晶層的導線架依次疊構；

施加溫度與壓力，使所述第一奈米雙晶層與所述第二奈米雙晶層接合，所述第二奈米雙晶層與所述第三奈米雙晶層接合，得到中間體。

一種實施方式中，還包括以下步驟：對所述中間體進行塑封壓合、後固化。

一種實施方式中，還包括以下步驟：在基板的至少一表面形成第四奈米雙晶層；將經過所述後固化的中間體的所述第三奈米雙晶層與所述基板的第四奈米雙晶層進行接合，得到所述具有奈米雙晶層的封裝結構。

一種實施方式中，所述第一奈米雙晶層、所述第二奈米雙晶層、所述第三奈米雙晶層和所述第四奈米雙晶層均通過電鍍工藝形成。

一種實施方式中，所述電鍍工藝中使用的電鍍液包括金屬鹽化物、酸和含氯化合物。

一種實施方式中，所述金屬鹽化物包括硫酸銅、甲基磺酸銅、硫酸金和亞硫酸金中的一種或多種。所述酸包括硫酸、甲基磺酸、鹽酸和氯酸中的一種或多種，所述含氯化合物包括氫氯酸。

一種實施方式中，所述第一奈米雙晶層、所述第二奈米雙晶層、所述第三奈米雙晶層和所述第四奈米雙晶層均包括奈米雙晶晶粒，所述奈米雙晶晶粒的尺寸為70~10000 nm。

一種實施方式中，所述第一奈米雙晶層、所述第二奈米雙晶層、所述第三奈米雙晶層和所述第四奈米雙晶層為奈米雙晶銅或奈米雙晶金。

一種實施方式中，所述第一奈米雙晶層與所述金屬層的厚度之比為1:10~1:15。所述第二奈米雙晶層與所述晶片的厚度之比為1:5~1:10。所述第三奈米雙晶層與所述導線架的厚度之比為1:10~1:15。

一種實施方式中，所述溫度為150~300℃，所述壓力為1×10 ^-3~6000 torr。

本申請所述製造方法，利用奈米雙晶層對晶片進行封裝，並利用奈米雙晶層將封裝後的晶片與基板進行連接，能省略普通銅片橋接製程中使用的黏合材料、引線及焊料等，使用的材料較少從而可減少熱阻，進而減少總熱量的產生。並且，奈米雙晶層與基板的接觸面積較大，有利於提升散熱效果。另外，本申請所述製備方法還能避免因打線焊接精度不高、晶片與銅片的位置對準不準確、點膠尺寸大小不易控制或點膠不勻所造成封裝失敗的影響，從而提高良率。

除非另有定義，本文所使用的所有的技術和科學術語與屬於本申請實施例的技術領域的技術人員通常理解的含義相同。本文中所使用的術語只是為了描述具體的實施方式的目的，不是旨在於限制本申請實施例。

需要說明，本申請實施例中所有方向性指示（諸如上、下、左、右、前、後……）僅用於解釋在某一特定姿態（如附圖所示）下各部件之間的相對位置關係、運動情況等，如果該特定姿態發生改變時，則該方向性指示也相應地隨之改變。

另外，在本申請中如涉及“第一”“第二”等的描述僅用於描述目的，而不能理解為指示或暗示其相對重要性或者隱含指明所指示的技術特徵的數量。由此，限定有“第一”“第二”的特徵可以明示或者隱含地包括至少一個該特徵。在本申請的描述中，“多個”的含義是至少兩個，例如兩個，三個等，除非另有明確具體的限定。

這裡參考剖面圖描述本申請的實施例，這些剖面圖是本申請理想化的實施例（和中間構造）的示意圖。因而，由於製造工藝和/或公差而導致的圖示的形狀不同是可以預見的。因此，本申請的實施例不應解釋為限於這裡圖示的區域的特定形狀，而應包括例如由於製造而產生的形狀的偏差。圖中所示的區域本身僅是示意性的，它們的形狀並非用於圖示裝置的實際形狀，並且並非用於限制本申請的範圍。

下面結合附圖，對本申請的一些實施方式作詳細說明。在不衝突的情況下，下述的實施方式及實施方式中的特徵可以相互組合。

實施例1

請參閱圖1至圖8，本實施例提供一種具有奈米雙晶層50的封裝結構100的製造方法，包括如下步驟：

步驟S1，請參閱圖1，在金屬層10的至少一表面形成第一奈米雙晶層11。本實施例中，所述金屬層10為一銅片（clip）。本實施例中，金屬層10的上下兩表面分別形成一第一奈米雙晶層11，在其它實施例中，也可只在金屬層10的上表面或下表面形成一第一奈米雙晶層11。

具體的，可通過電鍍裝置（圖未示）對金屬層10進行電鍍從而生成所述第一奈米雙晶層11。一些實施例中，所述電鍍裝置包括電源、陽極、陰極和電鍍液，所述電源分別與所述陽極和所述陰極連接。所述陽極和所述陰極浸泡於所述電鍍液中，此步驟中，所述陰極即為金屬層10（銅片）。所述電源可為直流電源、高速脈衝電源、或直流電源與高速脈衝電源兩者交互使用，本實施例中為直流電源。所述陽極可為但不限於金屬銅、磷銅或惰性陽極（如鈦鍍白金）等，本實施例中，所述陽極為磷銅。

進一步地，一些實施例中，所述電鍍液包括金屬鹽化物、酸和含氯化合物。進一步地，電鍍液還可以包括一添加劑，例如：明膠（gelatin）、介面活性劑或晶格修整劑（latticemodification agent）等。所述金屬鹽化物可包括但不限於硫酸銅、甲基磺酸銅、硫酸金和亞硫酸金中的一種或多種，所述金屬鹽化物是形成奈米雙晶層的主要原料來源。所述酸可為有機或無機酸，以增加電解質濃度而提高電鍍速度，例如可為但不限於硫酸、甲基磺酸、鹽酸或氯酸等。所述含氯化合物可為但不限於氫氯酸等，所述含氯化合物中的氯離子用於微調整奈米雙晶層的晶粒成長方向，使奈米雙晶層具有優選方向。本實施例中，電鍍液中含有硫酸銅（銅離子濃度為30g/L）、硫酸（濃度為100g/L）和氫氯酸（氯離子濃度為50mg/L）。

將陽極和陰極均浸泡在電鍍液中後，開啟電源，以2~20ASD（安培/平方英尺）的電流密度的直流電進行電鍍300秒左右，以在所述金屬層10（陰極，本實施例中為銅片）的至少一表面形成所述第一奈米雙晶層11。本實施例中，所述第一奈米雙晶層11的厚度與所述金屬層10的厚度之比為1:10。

可以理解的是，此步驟所述電鍍液中的金屬鹽化物是硫酸銅，因此，形成的所述第一奈米雙晶層11為奈米雙晶銅（nano-twin Cu, nt-Cu）。奈米雙晶銅的電阻率（electrical resistivity）與粗晶粒銅材（Coarse-grained Cu）的電阻率差異不大，在溫度為100 K~300 K的情況下，電阻率大致為5.0×10-9 Ω·m~2.0×10-8 Ω·m。奈米雙晶銅的機械強度大幅提升，具有良好的延展性，適於塑形加工，且其導電特性與一般銅材差異不大，不影響其在電領域的應用。奈米雙晶銅包括奈米雙晶晶粒，此步驟中的奈米雙晶晶粒的尺寸為80~10000 nm。

當然，在金屬層10的表面形成第一奈米雙晶層11的方法還可以為其它方法，例如，物理氣相沉積（PVD）或是濺射法（Sputtering）等，本申請並不作限制。

步驟S2，請參閱圖2，在晶片20的相對兩表面分別形成一層第二奈米雙晶層21。本實施例是在晶片20的上下兩表面分別形成一層第二奈米雙晶層21。

具體的，可通過電鍍裝置（圖未示）對晶片20進行電鍍從而生成所述第二奈米雙晶層21。與步驟S1不同的是，此步驟中，所述陰極為晶片20。電源、陽極、電鍍液、電流密度和電鍍時間等，可參照步驟S1設置，此處不再贅述。

本實施例中，所述第二奈米雙晶層21的厚度與所述晶片20的厚度之比為1:5。可以理解的是，此步驟電鍍液中的金屬鹽化物也是硫酸銅，因此，形成的所述第二奈米雙晶層21也為奈米雙晶銅（nt-Cu）。奈米雙晶銅包括奈米雙晶晶粒，此步驟中的奈米雙晶晶粒的尺寸為70~5000 nm。

當然，在晶片20的表面形成第二奈米雙晶層21的方法還可以為其它方法，例如，物理氣相沉積或是濺射法等，本申請並不作限制。

步驟S3，請參閱圖3，在導線架（lead frame）30的相對兩表面形成第三奈米雙晶層31。本實施例中，是在導線架30的上下兩表面分別形成一層第三奈米雙晶層31，所述導線架30為銅導線架。

具體的，可通過電鍍裝置（圖未示）對導線架30進行電鍍從而生成所述第三奈米雙晶層31。與步驟S1不同的是，此步驟中，所述陰極為導線架30。電源、陽極、電鍍液、電流密度和電鍍時間等，可參照步驟S1設置，此處不再贅述。

本實施例中，所述第三奈米雙晶層31的厚度與所述晶片20的厚度之比為1:10。可以理解的是，此步驟電鍍液中的金屬鹽化物也是硫酸銅，因此，形成的所述第三奈米雙晶層31也為奈米雙晶銅（nt-Cu）。奈米雙晶銅包括奈米雙晶晶粒，此步驟中的奈米雙晶晶粒的尺寸為80~10000 nm。

當然，在導線架30的表面形成第三奈米雙晶層31的方法還可以為其它方法，例如，物理氣相沉積或是濺射法等，本申請並不作限制。

步驟S4，請參閱圖4，在基板40的上表面形成第四奈米雙晶層41。本實施例中，所述基板40可以為單層板或多層板，本申請並不作限制。具體的，所述電路基板40可為但不限於印刷電路板（PCB）、軟板（FPC）、軟硬結合板或積體電路板（ICS）等。

具體的，可通過電鍍裝置（圖未示）對基板40進行電鍍從而生成所述第四奈米雙晶層41。與步驟S1不同的是，此步驟中，所述陰極為基板40。電源、陽極、電鍍液、電流密度和電鍍時間等，可參照步驟S1設置，此處不再贅述。

此步驟電鍍液中的金屬鹽化物也是硫酸銅，因此，形成的所述第四奈米雙晶層41也為奈米雙晶銅（nt-Cu）。奈米雙晶銅包括奈米雙晶晶粒，此步驟中的奈米雙晶晶粒的尺寸為70~5000 nm。

當然，在基板40的表面形成第四奈米雙晶層41的方法還可以為其它方法，例如，物理氣相沉積或是濺射法等，本申請並不作限制。

步驟S5，請參閱圖5，將形成了所述第一奈米雙晶層11的所述金屬層10、形成了所述第二奈米雙晶層21的所述晶片20和形成了所述第三奈米雙晶層31的所述導線架30依次疊構。當所述金屬層10只有一個表面形成了第一奈米雙晶層11時，所述第一奈米雙晶層11時朝向所述晶片20的第二奈米雙晶層21設置。

步驟S6，請參閱圖6，施加一定溫度與壓力，使金屬層10下表面的第一奈米雙晶層11與晶片20上表面的第二奈米雙晶層21接合（黏合）形成奈米雙晶層50，晶片20下表面的第二奈米雙晶層21與導線架30上表面的第三奈米雙晶層31接合（黏合）形成奈米雙晶層50，得到中間體60。

利用奈米雙晶結構的特性，通過熱壓接合，第一奈米雙晶層11和第二奈米雙晶層21的銅原子會在接合介面相互擴散，第二奈米雙晶層21和第三奈米雙晶層31的銅原子也會在接合介面相互擴散，擴散過程中伴隨晶粒的生長完成接合。在一定範圍內，溫度越高，擴散速度越快；壓力越大，擴散速度越快。本實施例中，所述溫度可在150~300℃的範圍內調整，所述壓力可在1×10-3~6000 torr（托）的範圍內調整。

步驟S7，請參閱圖7，對所述中間體60進行塑封壓合（molding）、後固化（post mold cure）。

塑封壓合的具體步驟可為：可將所述中間體60放入模具（圖未示）中，利用高溫將樹脂熔化成液態並利用高壓將液態的樹脂注入模穴中，固化後在中間體60的側表面以及底面形成一樹脂層70，以保護所述中間體60。

然後，可將上述完成塑封壓合的形成有樹脂層70的中間體60放入烤箱中進行烘烤，使樹脂層70化學反應更完全，分子結合更緊密避免水汽侵入，從而完成所述後固化。

步驟S8，請參閱圖8，將經過所述後固化的中間體60與圖4中形成有第四奈米雙晶層41的基板40進行連接，從而得到具有奈米雙晶層50的封裝結構100。

利用奈米雙晶結構的特性，通過熱壓接合（溫度可為150~300℃，壓力可為1×10-3~6000 torr），導線架30下表面的第三奈米雙晶層31和基板40上表面的第四奈米雙晶層41的銅原子會在接合介面相互擴散，擴散過程中伴隨晶粒的生長完成接合（黏合），形成所述奈米雙晶層50，從而得到具有奈米雙晶層50的封裝結構100。所述封裝結構100的熱阻係數Rth為2.35 ℃/W。

可以理解的是，將步驟進行標號旨在於將具體的製備方法敘述清楚，並不是對步驟先後順序的限定。例如，步驟S1至S4的順序可以任意調換；或者，步驟S1、S2、S3和S4也可同步進行；或者，步驟S4還可以在步驟S7之後在步驟S8之前進行。

實施例2

本實施例與實施例1的區別在於：所述電鍍液中的金屬鹽化物為硫酸金；第一奈米雙晶層11、第二奈米雙晶層21、第三奈米雙晶層31和第四奈米雙晶層41均為奈米雙晶金；第一奈米雙晶層11和第三奈米雙晶層31中的奈米雙晶晶粒的尺寸為100~10000 nm；第二奈米雙晶層21中的奈米雙晶晶粒的尺寸為70~8000 nm；封裝結構100的熱阻係數Rth為2.30 ℃/W。其餘與實施例1相同，此處不再贅述。

實施例3

本實施例與實施例1的區別在於：所述第一奈米雙晶層11與所述金屬層10的厚度之比為1:15；所述第二奈米雙晶層21與所述晶片20的厚度之比為1:10；所述第三奈米雙晶層31與所述導線架30的厚度之比為1:15；第一奈米雙晶層11、第二奈米雙晶層21和第三奈米雙晶層31中的奈米雙晶晶粒的尺寸均為100~10000 nm；封裝結構100的熱阻係數Rth為2.30 ℃/W。其餘與實施例1相同，此處不再贅述。

本申請所述製造方法，利用奈米雙晶層50對晶片20進行封裝，並利用奈米雙晶層50將封裝後的晶片20與基板40進行連接，能省略普通銅片橋接製程中使用的黏合材料、引線及焊料等，使用的材料較少從而可減少熱阻，進而減少總熱量的產生。並且，奈米雙晶層50與基板40的接觸面積較大，有利於提升散熱效果。另外，本申請所述製備方法還能避免因打線焊接精度不高、晶片與銅片的位置對準不準確、點膠尺寸大小不易控制或點膠不勻所造成封裝失敗的影響，從而提高良率。

以上說明是本申請一些具體實施方式，但在實際的應用過程中不能僅僅局限於這些實施方式。對本領域的普通技術人員來說，根據本申請的技術構思做出的其他變形和改變，都應該屬於本申請的保護範圍。

100:封裝結構 10:金屬層 11:第一奈米雙晶層 20:晶片 21:第二奈米雙晶層 30:導線架 31:第三奈米雙晶層 40:基板 41:第四奈米雙晶層 50:奈米雙晶層 60:中間體 70:樹脂層

圖1為本申請一實施方式的金屬層在其表面形成第一奈米雙晶層後的示意圖。

圖2為本申請一實施方式的晶片在其表面形成第二奈米雙晶層後的示意圖。

圖3為本申請一實施方式的導線架在其表面形成第三奈米雙晶層後的示意圖。

圖4為本申請一實施方式的基板在其表面形成第四奈米雙晶層後的示意圖。

圖5為將圖1所示形成了第一奈米雙晶層的金屬層、圖2所示形成了第二奈米雙晶層的晶片和圖3所示形成了第三奈米雙晶層的導線架依次疊構後的示意圖。

圖6為對圖5所示結構的奈米雙晶層進行接合後得到的中間體的示意圖。

圖7為對圖6所示中間體進行塑封壓合、固化後的示意圖。

圖8為將圖7所示結構與圖4所示形成了第四奈米雙晶層的基板進行連接後的示意圖。

100:封裝結構

10:金屬層

20:晶片

30:導線架

40:基板

50:奈米雙晶層

70:樹脂層

Claims (10)

1. 一種具有奈米雙晶層的封裝結構的製造方法，其改良在於，包括如下步驟： 在金屬層的至少一表面形成第一奈米雙晶層； 在晶片的相對兩表面形成第二奈米雙晶層； 在導線架的相對兩表面形成第三奈米雙晶層； 將形成了所述第一奈米雙晶層的金屬層、形成了所述第二奈米雙晶層的晶片和形成了所述第三奈米雙晶層的導線架依次疊構； 施加溫度與壓力，使所述第一奈米雙晶層與所述第二奈米雙晶層接合，所述第二奈米雙晶層與所述第三奈米雙晶層接合，得到中間體。
2. 如請求項1所述之具有奈米雙晶層的封裝結構的製造方法，其中，還包括以下步驟：對所述中間體進行塑封壓合、後固化。
3. 如請求項2所述之具有奈米雙晶層的封裝結構的製造方法，其中，還包括以下步驟： 在基板的至少一表面形成第四奈米雙晶層； 將經過所述後固化的中間體的所述第三奈米雙晶層與所述基板的第四奈米雙晶層進行接合，得到所述具有奈米雙晶層的封裝結構。
4. 如請求項3所述之具有奈米雙晶層的封裝結構的製造方法，其中，所述第一奈米雙晶層、所述第二奈米雙晶層、所述第三奈米雙晶層和所述第四奈米雙晶層均通過電鍍工藝形成。
5. 如請求項4所述之具有奈米雙晶層的封裝結構的製造方法，其中，所述電鍍工藝中使用的電鍍液包括金屬鹽化物、酸和含氯化合物。
6. 如請求項5所述之具有奈米雙晶層的封裝結構的製造方法，其中，所述金屬鹽化物包括硫酸銅、甲基磺酸銅、硫酸金和亞硫酸金中的一種或多種，所述酸包括硫酸、甲基磺酸、鹽酸和氯酸中的一種或多種，所述含氯化合物包括氫氯酸。
7. 如請求項3所述之具有奈米雙晶層的封裝結構的製造方法，其中，所述第一奈米雙晶層、所述第二奈米雙晶層、所述第三奈米雙晶層和所述第四奈米雙晶層均包括奈米雙晶晶粒，所述奈米雙晶晶粒的尺寸為70~10000 nm。
8. 如請求項7所述之具有奈米雙晶層的封裝結構的製造方法，其中，所述第一奈米雙晶層、所述第二奈米雙晶層、所述第三奈米雙晶層和所述第四奈米雙晶層為奈米雙晶銅或奈米雙晶金。
9. 如請求項1所述之具有奈米雙晶層的封裝結構的製造方法，其中，所述第一奈米雙晶層與所述金屬層的厚度之比為1:10~1:15，所述第二奈米雙晶層與所述晶片的厚度之比為1:5~1:10，所述第三奈米雙晶層與所述導線架的厚度之比為1:10~1:15。
10. 如請求項1所述之具有奈米雙晶層的封裝結構的製造方法，其中，所述溫度為150~300℃，所述壓力為1×10 ^-3~6000 torr。

Images