CN117637503A - 具有纳米双晶层的封装结构的制造方法 - Google Patents

具有纳米双晶层的封装结构的制造方法 Download PDF

Info

Publication number
CN117637503A
CN117637503A CN202210975555.2A CN202210975555A CN117637503A CN 117637503 A CN117637503 A CN 117637503A CN 202210975555 A CN202210975555 A CN 202210975555A CN 117637503 A CN117637503 A CN 117637503A
Authority
CN
China
Prior art keywords
nano
layer
bimorph
bicrystal
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210975555.2A
Other languages
English (en)
Inventor
黄颀菲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Boardtek Electronics Corp
Original Assignee
Boardtek Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Boardtek Electronics Corp filed Critical Boardtek Electronics Corp
Priority to CN202210975555.2A priority Critical patent/CN117637503A/zh
Publication of CN117637503A publication Critical patent/CN117637503A/zh
Pending legal-status Critical Current

Links

Abstract

本申请具提出一种有纳米双晶层的封装结构的制造方法,包括:在金属层、芯片、导线架和基板的表面分别形成第一纳米双晶层、第二纳米双晶层、第三纳米双晶层和第四纳米双晶层;施加温度与压力,使第一纳米双晶层与第二纳米双晶层接合,第二纳米双晶层与第三纳米双晶层接合,得到中间体;对中间体进行塑封压合、后固化;将经过所述后固化的中间体的第三纳米双晶层与基板的第四纳米双晶层进行接合,从而得到具有纳米双晶层的封装结构。本申请所述制造方法能减少热阻,有利于提升散热效果,且良率较高。

Description

具有纳米双晶层的封装结构的制造方法
技术领域
本申请涉及封装技术领域,尤其涉及一种具有纳米双晶层的封装结构的制造方法。
背景技术
目前芯片(Die)的封装方式可分为打线(Wire Bond)封装与铜片桥接(Clip Bond)两种制程,芯片封装后再与印刷电路板(PCB)焊接相连。铜片桥接的步骤一般包括铜导线架进料、点胶(粘合材料)、点胶检测、放置芯片、放置芯片后检测、放置铜片和放置铜片后检测等步骤。
铜片桥接的优点在于能瞬间吸收较大的浪涌电流,且封装产品的功率损耗低,因此较能符合高功率芯片的需求,特别是符合车载领域的需求。但是,铜片桥接制程中使用的介质(如:粘合材料、引线及焊料等)较多,总体热阻较高,不利于高功率芯片散热。并且,与PCB焊接后,芯片与铜片的位置精度、点胶量的多少以及均匀性都是造成产品失败、影响产品良率的主因。
发明内容
有鉴于此,本申请提出一种新型的具有纳米双晶层的封装结构的制造方法,以解决现有的铜片桥接制程中存在的散热效果不佳、产品良率不高的问题。
本申请一实施方式提供一种具有纳米双晶层的封装结构的制造方法,包括如下步骤:
在金属层的至少一表面形成第一纳米双晶层;
在芯片的相对两表面形成第二纳米双晶层;
在导线架的相对两表面形成第三纳米双晶层;
将形成了所述第一纳米双晶层的金属层、形成了所述第二纳米双晶层的芯片和形成了所述第三纳米双晶层的导线架依次叠构;
施加温度与压力,使所述第一纳米双晶层与所述第二纳米双晶层接合,所述第二纳米双晶层与所述第三纳米双晶层接合,得到中间体。
一种实施方式中,还包括以下步骤:对所述中间体进行塑封压合、后固化。
一种实施方式中,还包括以下步骤:在基板的至少一表面形成第四纳米双晶层;将经过所述后固化的中间体的所述第三纳米双晶层与所述基板的第四纳米双晶层进行接合,得到所述具有纳米双晶层的封装结构。
一种实施方式中,所述第一纳米双晶层、所述第二纳米双晶层、所述第三纳米双晶层和所述第四纳米双晶层均通过电镀工艺形成。
一种实施方式中,所述电镀工艺中使用的电镀液包括金属盐化物、酸和含氯化合物。
一种实施方式中,所述金属盐化物包括硫酸铜、甲基磺酸铜、硫酸金和亚硫酸金中的一种或多种。所述酸包括硫酸、甲基磺酸、盐酸和氯酸中的一种或多种,所述含氯化合物包括氢氯酸。
一种实施方式中,所述第一纳米双晶层、所述第二纳米双晶层、所述第三纳米双晶层和所述第四纳米双晶层均包括纳米双晶晶粒,所述纳米双晶晶粒的尺寸为70~10000nm。
一种实施方式中,所述第一纳米双晶层、所述第二纳米双晶层、所述第三纳米双晶层和所述第四纳米双晶层为纳米双晶铜或纳米双晶金。
一种实施方式中,所述第一纳米双晶层与所述金属层的厚度之比为1:10~1:15。所述第二纳米双晶层与所述芯片的厚度之比为1:5~1:10。所述第三纳米双晶层与所述导线架的厚度之比为1:10~1:15。
一种实施方式中,所述温度为150~300℃,所述压力为1×10-3~6000torr。
本申请所述制造方法,利用纳米双晶层对芯片进行封装,并利用纳米双晶层将封装后的芯片与基板进行连接,能省略普通铜片桥接制程中使用的粘合材料、引线及焊料等,使用的材料较少从而可减少热阻,进而减少总热量的产生。并且,纳米双晶层与基板的接触面积较大,有利于提升散热效果。另外,本申请所述制备方法还能避免因打线焊接精度不高、芯片与铜片的位置对准不准确、点胶尺寸大小不易控制或点胶不匀所造成封装失败的影响,从而提高良率。
附图说明
图1为本申请一实施方式的金属层在其表面形成第一纳米双晶层后的示意图。
图2为本申请一实施方式的芯片在其表面形成第二纳米双晶层后的示意图。
图3为本申请一实施方式的导线架在其表面形成第三纳米双晶层后的示意图。
图4为本申请一实施方式的基板在其表面形成第四纳米双晶层后的示意图。
图5为将图1所示形成了第一纳米双晶层的金属层、图2所示形成了第二纳米双晶层的芯片和图3所示形成了第三纳米双晶层的导线架依次叠构后的示意图。
图6为对图5所示结构的纳米双晶层进行接合后得到的中间体的示意图。
图7为对图6所示中间体进行塑封压合、固化后的示意图。
图8为将图7所示结构与图4所示形成了第四纳米双晶层的基板进行连接后的示意图。
主要元件符号说明
金属层 10
第一纳米双晶层 11
芯片 20
第二纳米双晶层 21
导线架 30
第三纳米双晶层 31
基板 40
第四纳米双晶层 41
纳米双晶层 50
中间体 60
树脂层 70
封装结构 100
如下具体实施方式将结合上述附图进一步说明本申请实施例。
具体实施方式
除非另有定义,本文所使用的所有的技术和科学术语与属于本申请实施例的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述具体的实施方式的目的,不是旨在于限制本申请实施例。
需要说明,本申请实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。
另外,在本申请中如涉及“第一”“第二”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
这里参考剖面图描述本申请的实施例,这些剖面图是本申请理想化的实施例(和中间构造)的示意图。因而,由于制造工艺和/或公差而导致的图示的形状不同是可以预见的。因此,本申请的实施例不应解释为限于这里图示的区域的特定形状,而应包括例如由于制造而产生的形状的偏差。图中所示的区域本身仅是示意性的,它们的形状并非用于图示装置的实际形状,并且并非用于限制本申请的范围。
下面结合附图,对本申请的一些实施方式作详细说明。在不冲突的情况下,下述的实施方式及实施方式中的特征可以相互组合。
实施例1
请参阅图1至图8,本实施例提供一种具有纳米双晶层50的封装结构100的制造方法,包括如下步骤:
步骤S1,请参阅图1,在金属层10的至少一表面形成第一纳米双晶层11。本实施例中,所述金属层10为一铜片(clip)。本实施例中,金属层10的上下两表面分别形成一第一纳米双晶层11,在其它实施例中,也可只在金属层10的上表面或下表面形成一第一纳米双晶层11。
具体的,可通过电镀装置(图未示)对金属层10进行电镀从而生成所述第一纳米双晶层11。一些实施例中,所述电镀装置包括电源、阳极、阴极和电镀液,所述电源分别与所述阳极和所述阴极连接。所述阳极和所述阴极浸泡于所述电镀液中,此步骤中,所述阴极即为金属层10(铜片)。所述电源可为直流电源、高速脉冲电源、或直流电源与高速脉冲电源两者交互使用,本实施例中为直流电源。所述阳极可为但不限于金属铜、磷铜或惰性阳极(如钛镀白金)等,本实施例中,所述阳极为磷铜。
进一步地,一些实施例中,所述电镀液包括金属盐化物、酸和含氯化合物。进一步地,电镀液还可以包括一添加剂,例如:明胶(gelatin)、界面活性剂或晶格修整剂(latticemodification agent)等。所述金属盐化物可包括但不限于硫酸铜、甲基磺酸铜、硫酸金和亚硫酸金中的一种或多种,所述金属盐化物是形成纳米双晶层的主要原料来源。所述酸可为有机或无机酸,以增加电解质浓度而提高电镀速度,例如可为但不限于硫酸、甲基磺酸、盐酸或氯酸等。所述含氯化合物可为但不限于氢氯酸等,所述含氯化合物中的氯离子用于微调整纳米双晶层的晶粒成长方向,使纳米双晶层具有优选方向。本实施例中,电镀液中含有硫酸铜(铜离子浓度为30g/L)、硫酸(浓度为100g/L)和氢氯酸(氯离子浓度为50mg/L)。
将阳极和阴极均浸泡在电镀液中后,开启电源,以2~20ASD(安培/平方英尺)的电流密度的直流电进行电镀300秒左右,以在所述金属层10(阴极,本实施例中为铜片)的至少一表面形成所述第一纳米双晶层11。本实施例中,所述第一纳米双晶层11的厚度与所述金属层10的厚度之比为1:10。
可以理解的是,此步骤所述电镀液中的金属盐化物是硫酸铜,因此,形成的所述第一纳米双晶层11为纳米双晶铜(nano-twin Cu,nt-Cu)。纳米双晶铜的电阻率(electricalresistivity)与粗晶粒铜材(Coarse-grained Cu)的电阻率差异不大,在温度为100K~300K的情况下,电阻率大致为5.0×10-9Ω·m~2.0×10-8Ω·m。纳米双晶铜的机械强度大幅提升,具有良好的延展性,适于塑形加工,且其导电特性与一般铜材差异不大,不影响其在电领域的应用。纳米双晶铜包括纳米双晶晶粒,此步骤中的纳米双晶晶粒的尺寸为80~10000nm。
当然,在金属层10的表面形成第一纳米双晶层11的方法还可以为其它方法,例如,物理气相沉积(PVD)或是溅射法(Sputtering)等,本申请并不作限制。
步骤S2,请参阅图2,在芯片20的相对两表面分别形成一层第二纳米双晶层21。本实施例是在芯片20的上下两表面分别形成一层第二纳米双晶层21。
具体的,可通过电镀装置(图未示)对芯片20进行电镀从而生成所述第二纳米双晶层21。与步骤S1不同的是,此步骤中,所述阴极为芯片20。电源、阳极、电镀液、电流密度和电镀时间等,可参照步骤S1设置,此处不再赘述。
本实施例中,所述第二纳米双晶层21的厚度与所述芯片20的厚度之比为1:5。可以理解的是,此步骤电镀液中的金属盐化物也是硫酸铜,因此,形成的所述第二纳米双晶层21也为纳米双晶铜(nt-Cu)。纳米双晶铜包括纳米双晶晶粒,此步骤中的纳米双晶晶粒的尺寸为70~5000nm。
当然,在芯片20的表面形成第二纳米双晶层21的方法还可以为其它方法,例如,物理气相沉积或是溅射法等,本申请并不作限制。
步骤S3,请参阅图3,在导线架(lead frame)30的相对两表面形成第三纳米双晶层31。本实施例中,是在导线架30的上下两表面分别形成一层第三纳米双晶层31,所述导线架30为铜导线架。
具体的,可通过电镀装置(图未示)对导线架30进行电镀从而生成所述第三纳米双晶层31。与步骤S1不同的是,此步骤中,所述阴极为导线架30。电源、阳极、电镀液、电流密度和电镀时间等,可参照步骤S1设置,此处不再赘述。
本实施例中,所述第三纳米双晶层31的厚度与所述芯片20的厚度之比为1:10。可以理解的是,此步骤电镀液中的金属盐化物也是硫酸铜,因此,形成的所述第三纳米双晶层31也为纳米双晶铜(nt-Cu)。纳米双晶铜包括纳米双晶晶粒,此步骤中的纳米双晶晶粒的尺寸为80~10000nm。
当然,在导线架30的表面形成第三纳米双晶层31的方法还可以为其它方法,例如,物理气相沉积或是溅射法等,本申请并不作限制。
步骤S4,请参阅图4,在基板40的上表面形成第四纳米双晶层41。本实施例中,所述基板40可以为单层板或多层板,本申请并不作限制。具体的,所述电路基板40可为但不限于印刷电路板(PCB)、软板(FPC)、软硬结合板或集成电路板(ICS)等。
具体的,可通过电镀装置(图未示)对基板40进行电镀从而生成所述第四纳米双晶层41。与步骤S1不同的是,此步骤中,所述阴极为基板40。电源、阳极、电镀液、电流密度和电镀时间等,可参照步骤S1设置,此处不再赘述。
此步骤电镀液中的金属盐化物也是硫酸铜,因此,形成的所述第四纳米双晶层41也为纳米双晶铜(nt-Cu)。纳米双晶铜包括纳米双晶晶粒,此步骤中的纳米双晶晶粒的尺寸为70~5000nm。
当然,在基板40的表面形成第四纳米双晶层41的方法还可以为其它方法,例如,物理气相沉积或是溅射法等,本申请并不作限制。
步骤S5,请参阅图5,将形成了所述第一纳米双晶层11的所述金属层10、形成了所述第二纳米双晶层21的所述芯片20和形成了所述第三纳米双晶层31的所述导线架30依次叠构。当所述金属层10只有一个表面形成了第一纳米双晶层11时,所述第一纳米双晶层11时朝向所述芯片20的第二纳米双晶层21设置。
步骤S6,请参阅图6,施加一定温度与压力,使金属层10下表面的第一纳米双晶层11与芯片20上表面的第二纳米双晶层21接合(粘合)形成纳米双晶层50,芯片20下表面的第二纳米双晶层21与导线架30上表面的第三纳米双晶层31接合(粘合)形成纳米双晶层50,得到中间体60。
利用纳米双晶结构的特性,通过热压接合,第一纳米双晶层11和第二纳米双晶层21的铜原子会在接合界面相互扩散,第二纳米双晶层21和第三纳米双晶层31的铜原子也会在接合界面相互扩散,扩散过程中伴随晶粒的生长完成接合。在一定范围内,温度越高,扩散速度越快;压力越大,扩散速度越快。本实施例中,所述温度可在150~300℃的范围内调整,所述压力可在1×10-3~6000torr(托)的范围内调整。
步骤S7,请参阅图7,对所述中间体60进行塑封压合(molding)、后固化(post moldcure)。
塑封压合的具体步骤可为:可将所述中间体60放入模具(图未示)中,利用高温将树脂熔化成液态并利用高压将液态的树脂注入模穴中,固化后在中间体60的侧表面以及底面形成一树脂层70,以保护所述中间体60。
然后,可将上述完成塑封压合的形成有树脂层70的中间体60放入烤箱中进行烘烤,使树脂层70化学反应更完全,分子结合更紧密避免水汽侵入,从而完成所述后固化。
步骤S8,请参阅图8,将经过所述后固化的中间体60与图4中形成有第四纳米双晶层41的基板40进行连接,从而得到具有纳米双晶层50的封装结构100。
利用纳米双晶结构的特性,通过热压接合(温度可为150~300℃,压力可为1×10-3~6000torr),导线架30下表面的第三纳米双晶层31和基板40上表面的第四纳米双晶层41的铜原子会在接合界面相互扩散,扩散过程中伴随晶粒的生长完成接合(粘合),形成所述纳米双晶层50,从而得到具有纳米双晶层50的封装结构100。所述封装结构100的热阻系数Rth为2.35℃/W。
可以理解的是,将步骤进行标号旨在于将具体的制备方法叙述清楚,并不是对步骤先后顺序的限定。例如,步骤S1至S4的顺序可以任意调换;或者,步骤S1、S2、S3和S4也可同步进行;或者,步骤S4还可以在步骤S7之后在步骤S8之前进行。
实施例2
本实施例与实施例1的区别在于:所述电镀液中的金属盐化物为硫酸金;第一纳米双晶层11、第二纳米双晶层21、第三纳米双晶层31和第四纳米双晶层41均为纳米双晶金;第一纳米双晶层11和第三纳米双晶层31中的纳米双晶晶粒的尺寸为100~10000nm;第二纳米双晶层21中的纳米双晶晶粒的尺寸为70~8000nm;封装结构100的热阻系数Rth为2.30℃/W。其余与实施例1相同,此处不再赘述。
实施例3
本实施例与实施例1的区别在于:所述第一纳米双晶层11与所述金属层10的厚度之比为1:15;所述第二纳米双晶层21与所述芯片20的厚度之比为1:10;所述第三纳米双晶层31与所述导线架30的厚度之比为1:15;第一纳米双晶层11、第二纳米双晶层21和第三纳米双晶层31中的纳米双晶晶粒的尺寸均为100~10000nm;封装结构100的热阻系数Rth为2.30℃/W。其余与实施例1相同,此处不再赘述。
本申请所述制造方法,利用纳米双晶层50对芯片20进行封装,并利用纳米双晶层50将封装后的芯片20与基板40进行连接,能省略普通铜片桥接制程中使用的粘合材料、引线及焊料等,使用的材料较少从而可减少热阻,进而减少总热量的产生。并且,纳米双晶层50与基板40的接触面积较大,有利于提升散热效果。另外,本申请所述制备方法还能避免因打线焊接精度不高、芯片与铜片的位置对准不准确、点胶尺寸大小不易控制或点胶不匀所造成封装失败的影响,从而提高良率。
以上说明是本申请一些具体实施方式,但在实际的应用过程中不能仅仅局限于这些实施方式。对本领域的普通技术人员来说,根据本申请的技术构思做出的其他变形和改变,都应该属于本申请的保护范围。

Claims (10)

1.一种具有纳米双晶层的封装结构的制造方法,其特征在于,包括如下步骤:
在金属层的至少一表面形成第一纳米双晶层;
在芯片的相对两表面形成第二纳米双晶层;
在导线架的相对两表面形成第三纳米双晶层;
将形成了所述第一纳米双晶层的金属层、形成了所述第二纳米双晶层的芯片和形成了所述第三纳米双晶层的导线架依次叠构;
施加温度与压力,使所述第一纳米双晶层与所述第二纳米双晶层接合,所述第二纳米双晶层与所述第三纳米双晶层接合,得到中间体。
2.如权利要求1所述的具有纳米双晶层的封装结构的制造方法,其特征在于,还包括以下步骤:对所述中间体进行塑封压合、后固化。
3.如权利要求2所述的具有纳米双晶层的封装结构的制造方法,其特征在于,还包括以下步骤:
在基板的至少一表面形成第四纳米双晶层;
将经过所述后固化的中间体的所述第三纳米双晶层与所述基板的第四纳米双晶层进行接合,得到所述具有纳米双晶层的封装结构。
4.如权利要求3所述的具有纳米双晶层的封装结构的制造方法,其特征在于,所述第一纳米双晶层、所述第二纳米双晶层、所述第三纳米双晶层和所述第四纳米双晶层均通过电镀工艺形成。
5.如权利要求4所述的具有纳米双晶层的封装结构的制造方法,其特征在于,所述电镀工艺中使用的电镀液包括金属盐化物、酸和含氯化合物。
6.如权利要求5所述的具有纳米双晶层的封装结构的制造方法,其特征在于,所述金属盐化物包括硫酸铜、甲基磺酸铜、硫酸金和亚硫酸金中的一种或多种,所述酸包括硫酸、甲基磺酸、盐酸和氯酸中的一种或多种,所述含氯化合物包括氢氯酸。
7.如权利要求3所述的具有纳米双晶层的封装结构的制造方法,其特征在于,所述第一纳米双晶层、所述第二纳米双晶层、所述第三纳米双晶层和所述第四纳米双晶层均包括纳米双晶晶粒,所述纳米双晶晶粒的尺寸为70~10000nm。
8.如权利要求7所述的具有纳米双晶层的封装结构的制造方法,其特征在于,所述第一纳米双晶层、所述第二纳米双晶层、所述第三纳米双晶层和所述第四纳米双晶层为纳米双晶铜或纳米双晶金。
9.如权利要求1所述的具有纳米双晶层的封装结构的制造方法,其特征在于,所述第一纳米双晶层与所述金属层的厚度之比为1:10~1:15,所述第二纳米双晶层与所述芯片的厚度之比为1:5~1:10,所述第三纳米双晶层与所述导线架的厚度之比为1:10~1:15。
10.如权利要求1所述的具有纳米双晶层的封装结构的制造方法,其特征在于,所述温度为150~300℃,所述压力为1×10-3~6000torr。
CN202210975555.2A 2022-08-15 2022-08-15 具有纳米双晶层的封装结构的制造方法 Pending CN117637503A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210975555.2A CN117637503A (zh) 2022-08-15 2022-08-15 具有纳米双晶层的封装结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210975555.2A CN117637503A (zh) 2022-08-15 2022-08-15 具有纳米双晶层的封装结构的制造方法

Publications (1)

Publication Number Publication Date
CN117637503A true CN117637503A (zh) 2024-03-01

Family

ID=90029201

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210975555.2A Pending CN117637503A (zh) 2022-08-15 2022-08-15 具有纳米双晶层的封装结构的制造方法

Country Status (1)

Country Link
CN (1) CN117637503A (zh)

Similar Documents

Publication Publication Date Title
CN100539055C (zh) 线路板以及半导体器件
JP4181778B2 (ja) 配線基板の製造方法
JP4163228B2 (ja) 発光体用回路基板の製造方法、発光体用回路基板前駆体および発光体用回路基板、並びに発光体
TWI308382B (en) Package structure having a chip embedded therein and method fabricating the same
US9171789B2 (en) Lead frame, semiconductor package including the lead frame, and method of manufacturing the lead frame
US20210363653A1 (en) Anodizing method and manufacturing method for an anisotropic conductive member
US9537074B2 (en) High heat-radiant optical device substrate
WO2006115267A1 (ja) 回路部材、回路部材の製造方法、半導体装置、及び回路部材表面の積層構造
KR20130043684A (ko) 반도체소자 탑재용 패키지 기판의 제조 방법
US20110139498A1 (en) Printed wiring board and method for manufacturing the same
JP2012216824A (ja) 半導体素子搭載用パッケージ基板の製造方法
US8253032B2 (en) Printed circuit board strip and panel
CN108352376B (zh) 引线框架、引线框架封装、以及它们的制造方法
US20110303437A1 (en) Heat-radiating substrate and method of manufacturing the same
JPH0653621A (ja) 立体印刷基板、これを用いた電子回路パッケージ及び印刷基板の製造方法
CN117637503A (zh) 具有纳米双晶层的封装结构的制造方法
KR101897069B1 (ko) 칩 패키지 부재 제조 방법 및 칩 패키지 제조방법
JPH02141233A (ja) プリント配線板用積層転写フィルム
CN107342354A (zh) 一种ic封装工艺
TWI807963B (zh) 具有奈米雙晶層的封裝結構的製造方法
KR101001876B1 (ko) 반도체 패키지용 다열 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법
US5297008A (en) Polymeric composite lead wire and method for making same
TW202410225A (zh) 具有奈米雙晶層的封裝結構的製造方法
KR101012919B1 (ko) 접착제가 없는 연성금속 적층판 및 그 제조방법
JP2017120839A (ja) 導電接合シートおよび導電接合シートの製造方法。

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination