JPWO2007026945A1 - 回路装置およびその製造方法 - Google Patents

回路装置およびその製造方法 Download PDF

Info

Publication number
JPWO2007026945A1
JPWO2007026945A1 JP2007533379A JP2007533379A JPWO2007026945A1 JP WO2007026945 A1 JPWO2007026945 A1 JP WO2007026945A1 JP 2007533379 A JP2007533379 A JP 2007533379A JP 2007533379 A JP2007533379 A JP 2007533379A JP WO2007026945 A1 JPWO2007026945 A1 JP WO2007026945A1
Authority
JP
Japan
Prior art keywords
circuit
circuit board
boards
circuit device
conductive pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007533379A
Other languages
English (en)
Other versions
JP5378683B2 (ja
Inventor
高草木　貞道
貞道 高草木
坂本　則明
則明 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2007533379A priority Critical patent/JP5378683B2/ja
Publication of JPWO2007026945A1 publication Critical patent/JPWO2007026945A1/ja
Application granted granted Critical
Publication of JP5378683B2 publication Critical patent/JP5378683B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09554—Via connected to metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1034—Edge terminals, i.e. separate pieces of metal attached to the edge of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10924—Leads formed from a punched metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device

Abstract

組み込まれる電気回路の動作が安定化された回路装置を提供する。混成集積回路装置１０は、略同一平面上に配置された複数の回路基板１１Ａ、１１Ｂ、１１Ｃを具備する。そして、これらの回路基板の各々の上面に、導電パターンおよび回路素子から成る電気回路が構成されている。更に、これらの回路基板は、封止樹脂１４により一体に支持されている。また、回路基板の表面に形成された電気回路と接続されたリード２５は、封止樹脂１４から外部に導出している。

Description

本発明は回路装置およびその製造方法に関し、特に、表面に電気回路が組み込まれた回路基板を複数個有する回路装置およびその製造方法に関するものである。
第６図を参照して、従来の混成集積回路装置１００の構成を説明する（例えば、特開平５−１０２６４５を参照）。矩形の基板１０１の表面には、絶縁層１０２を介して導電パターン１０３が形成されている。導電パターン１０３の所望の箇所に回路素子が固着されて、所定の電気回路が形成される。ここでは、回路素子として半導体素子１０５Ａおよびチップ素子１０５Ｂが、導電パターン１０３に接続されている。リード１０４は、基板１０１の周辺部に形成された導電パターン１０３から成るパッド１０９に接続され、外部端子として機能している。封止樹脂１０８は、基板１０１の表面に形成された電気回路を封止する機能を有する。
しかしながら、上述した混成集積回路装置１００では、単一の基板１０１に多数個の回路素子が実装されていたので、回路素子同士が互いに悪影響を及ぼし合う問題があった。具体的には、半導体素子１０５Ａとして、大電流のスイッチングを行うパワー系のスイッチング素子と、小信号の処理を行うＬＳＩとが採用される場合がある。この場合に於いて、スイッチング素子の動作に伴い、金属から成る基板１０１の電位が変動し、ＬＳＩを通過する数ｍＡの電気信号が劣化してしまう恐れがある。更に、回路素子として発熱量が大きい素子を採用すると、基板１０１全体が加熱されてＬＳＩ等の他の回路素子が悪影響を受ける恐れがあった。
更に、製法上に於いては、基板１０１の表面に組み込まれる電気回路が変更されると、導電パターン１０３のパターン形状および回路素子の配置を変更する必要があり、多大なコストが発生してしまう問題があった。
本発明は、上述した問題を鑑みてなされ、本発明の主な目的は、組み込まれる電気回路の動作が安定化された回路装置を提供することにある。更に、本発明の目的は、内蔵される電気回路の変更に柔軟に対応可能な回路装置の製造方法を提供することにある。
本発明の回路装置は、回路基板と、前記回路基板の上面に形成された導電パターンおよび回路素子から成る電気回路と、前記電気回路と電気的に接続されて外部に導出するリードとを具備し、複数個の独立した前記回路基板が設けられ、前記回路基板の各々に前記導電パターン、前記回路素子および前記リードが設けられることを特徴とする。
本発明の回路装置の製造方法は、多数個のリードから成るユニットを有するリードフレームを用意する工程と、回路基板の上面に導電パターンおよび回路素子から成る電気回路を構成する工程と、１つの前記ユニットのリードに複数個の回路基板を接続して、前記回路基板を前記リードフレームに機械的に保持させる工程と、前記複数の回路基板を封止樹脂にて一体に被覆する工程とを具備することを特徴とする。
第１図（Ａ）は、本発明の回路装置の斜視図であり、第１図（Ｂ）は、本発明の回路装置の斜視図であり、第２図（Ａ）は、本発明の回路装置の断面図であり、第２図（Ｂ）は、本発明の回路装置の回路図であり、第３図（Ａ）は、本発明の回路装置の製造方法を説明する平面図であり、第３図（Ｂ）は、本発明の回路装置の製造方法を説明する平面図であり、第４図（Ａ）は、本発明の回路装置の製造方法を説明する平面図であり、第４図（Ｂ）は、本発明の回路装置の製造方法を説明する断面図であり、第５図（Ａ）は、本発明の回路装置の製造方法を説明する断面図であり、第５図（Ｂ）は、本発明の回路装置の製造方法を説明する平面図であり、第６図は、従来の混成集積回路装置を説明する断面図である。
 符号の説明
１０ 混成集積回路装置
１１Ａ〜１１Ｂ 回路基板
１２ 絶縁層
１３Ａ〜１３Ｃ 導電パターン
１４ 封止樹脂
１５Ａ〜１５Ｃ 回路素子
１７ 金属細線
１８Ａ〜１８Ｃ パッド
１９Ａ 接続部
２０ モーター
２１ 電源
２２Ａ 上金型
２２Ｂ 下金型
２３ キャビティ
２４ 制御回路
２５ リード
４０ リードフレーム
４１ 外枠
４６ ユニット
＜第１の実施の形態＞
本形態では、回路装置の一例として混成集積回路装置１０の構造を説明する。
第１図を参照して、本発明の混成集積回路装置１０の構成を説明する。第１図（Ａ）は混成集積回路装置１０を斜め上方から見た斜視図である。第１図（Ｂ）は全体を封止する封止樹脂１４を省いた混成集積回路装置１０の斜視図である。
第１図（Ａ）および第１図（Ｂ）を参照して、本形態の混成集積回路装置１０は、略同一平面上に配置された複数の回路基板１１Ａ、１１Ｂ、１１Ｃを具備する。そして、これらの回路基板の各々の上面に、導電パターンおよび回路素子から成る電気回路が構成されている。更に、これらの回路基板は、封止樹脂１４により一体に支持されている。また、回路基板の表面に形成された電気回路と接続されたリード２５は、封止樹脂１４から外部に導出している。各々の回路基板１１Ａ、１１Ｂ、１１Ｃの構成は基本的には同一であるので、以下では回路基板１０Ａの構成を説明する。
回路基板１１Ａは、アルミニウム（Ａｌ）や銅（Ｃｕ）等の金属を主材料とする金属基板である。回路基板１１Ａの具体的な大きさは、例えば、縦×横×厚さ＝３０ｍｍ×１５ｍｍ×１．５ｍｍ程度である。回路基板１１Ａとしてアルミニウムより成る基板を採用した場合は、回路基板１１Ａの両主面には酸化膜が形成されてアルマイト処理される。
回路基板１１Ａの側面の形状は、製造方法により異なる。プレス機を用いた打ち抜きにより回路基板１１Ａが製造される場合は、回路基板１１Ａの側面はストレート形状となる。一方、Ｖ字形のダイシング溝を形成することにより回路基板１１Ａを製造する場合は、回路基板１１Ａの側面は、外側に突出する形状となる。
絶縁層１２Ａは、回路基板１１Ａの上面全域を覆うように形成されている。絶縁層１２Ａは、ＡＬ２Ｏ３等のフィラーが高充填されたエポキシ樹脂等から成る。絶縁層１２Ａにフィラーが混入されることにより、絶縁層１２Ａの熱抵抗が低減され、内蔵される回路素子から発生した熱を、積極的に回路基板１１に伝導させることができる。絶縁層１２Ａの具体的な厚みは、例えば５０μｍ程度である。
また、回路基板１１Ａの裏面を絶縁層１２Ａにより被覆しても良い。このようにすることで、回路基板１１Ａの裏面を封止樹脂１４から外部に露出させても、回路基板１１Ａの裏面を外部と絶縁させることができる。
導電パターン１３Ａは銅等の金属から成り、所定の電気回路が形成されるように絶縁層１２Ａの表面に形成される。また、リード２５Ａが導出する辺に、導電パターン１３からなるパッドが形成される。更に、回路素子１５Ａの周囲にも、導電パターン１３Ａから成る多数個のパッドが形成され、このパッドと回路素子１５Ａとは金属細線１７により接続される。ここでは単層の導電パターン１３Ａが図示されているが、絶縁層を介して積層された多層の導電パターン１３Ａが回路基板１１Ａの上面に形成されても良い。更に、他の回路基板１１Ｂ、１１Ｃと接続するためのパッド１８Ａも形成されている。
回路基板１１Ａに実装される回路素子１５Ａとしては、能動素子や受動素子を全般的に採用することができる。具体的には、トランジスタ、ＬＳＩチップ、ダイオード、チップ抵抗、チップコンデンサ、インダクタンス、サーミスタ、アンテナ、発振器などを回路素子１５Ａとして採用することができる。更にまた、樹脂封止型のパッケージ等も、回路素子１５Ａとして導電パターン１３Ａに固着することができる。図では、チップ素子と半導体素子とが回路素子１５Ａとして図示されている。本形態では、回路素子１５Ａとしてはパワー系のスイッチング素子が採用される。この回路素子１５Ａは、回路基板１１Ｂに実装された制御素子である回路素子１５Ｂに制御される。
本形態では、表面に回路素子が実装された複数の回路基板を有し、各回路基板に異なる回路素子が実装されている。一例としてここでは、中央に位置する回路基板１１Ｂには、制御素子として機能するＬＳＩである回路素子１５Ｂが実装されている。そして、回路基板１１Ｂの両端に位置する回路基板１１Ａ、１１Ｃには、回路素子１５Ｂにより制御されるスイッチング素子である回路素子１５Ａ、１５Ｃが実装されている。ここで、回路素子１５Ａ、１５Ｃとしては、例えば１Ａ以上の大電流が通過する半導体素子が採用される。具体的には、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、バイポーラ型トランジスタ等を、回路素子１５Ａ、１５Ｃとして採用可能である。
リード２５Ａは、一端が回路基板１１Ａ上のパッドと電気的に接続され、他端が封止樹脂１４から外部に導出している。リード２５Ａは、銅（Ｃｕ）、アルミニウム（Ａｌ）またはＦｅ−Ｎｉの合金等などを主成分とした金属から成る。ここでは、回路基板１１Ａの対向する２つの側辺に沿って設けたパッドにリード２５Ａを接続している。しかしながら、回路基板１１Ａの１つの側辺または４つの側辺に沿ってパッドを設けて、このパッドにリード２５Ａを接続しても良い。
封止樹脂１４は、熱硬化性樹脂を用いるトランスファーモールドまたは熱可塑性樹脂を用いるインジェクションモールドにより形成される。ここで、裏面も含む回路基板１１Ａ全体が封止樹脂１４により被覆されても良いし、回路基板１１Ａの裏面を封止樹脂１４から露出させても良い。ここでは、封止樹脂１４により３つの回路基板１１Ａ、１１Ｂ、１１Ｃが一体に支持されている。
以上が回路基板１１Ａの構成であり、混成集積回路装置１０に内蔵される他の回路基板１１Ｂ、１１Ｃの構成も基本的には同様である。これらの回路基板どうしの相違点は、表面に形成された電気回路が異なる点にある。
各回路基板１１Ａ、１１Ｂおよび１１Ｃの表面に形成された電気回路は、接続手段としての金属細線１７を介して、互いが接続される。具体的には、回路基板１１Ａの表面に形成されたパッド１８Ａと、回路基板１１Ｂの表面に形成されたパッド１８Ｂとが、金属細線１７を介して接続される。また、回路基板１１Ｂの表面に形成されたパッド１８Ｂと、回路基板１１Ｃの表面に形成されたパッド１８Ｃが、金属細線１７を介して接続される。また、回路基板１１Ａのパッド１８Ａと、回路基板１１Ｃのパッド１８Ｃとを、金属細線１７を用いて接続しても良い。この場合は、中央に位置する回路基板１１Ｂの上方を通過する金属細線１７が形成される。ここで、金属細線１７に替えて、リード形状等の板状の導電部材を用いても良い。
第２図（Ａ）を参照して、接続部１９Ａの構造を説明する。接続部１９Ａは、回路基板１１Ａと導電パターン１３Ａとを電気的に接続する部位であり、他の回路基板１１Ｂ、１１Ｃにも同様の形状の接続部が設けられても良い。
接続部１９Ａは、回路基板１１Ａの上面を被覆する絶縁層１２Ａを開口して回路基板１１Ａを部分的に露出させ、露出する部分の回路基板１１Ａと導電パターン１３Ａとを金属細線１７により接続することで構成されている。
接続部１９Ａを設けることにより、回路基板１１Ａの上面に形成された電気回路の動作を安定化することができる。例えば、導電パターン１３Ａと回路基板１１Ａとの電位が異なると、両者の間に絶縁層１２Ａが位置しているので、寄生容量が発生して電気回路の誤動作が起こる恐れがある。本形態では、接続部１９Ａにより導電パターン１３Ａと回路基板１１Ａとの電位が略同一に保たれているので、寄生容量が低減される。従って、回路基板１１Ａの上面に形成される導電パターン１３Ａおよび回路素子１５Ａから成る電気回路の動作を安定化することができる。
更に、接続部１９Ａを介して回路基板１１Ａを固定電位（例えば電源電位や接地電位）に接続すると、回路基板１１Ａの電位が常に固定されるので、上記した電気回路を安定させる効果を更に大きくすることができる。
第２図（Ｂ）を参照して、本形態の混成集積回路装置１０に内蔵される電気回路の一例を説明する。ここでは、３相のモーター２０を駆動させるインバータ回路が図示されている。このインバータ回路は、制御回路２４に制御される６個のスイッチング素子Ｑ１〜Ｑ６を有する。Ｑ１とＱ２との中間点、Ｑ３とＱ４との中間点、およびＱ５とＱ６との中間点が、モーター２０に接続されている。また、スイッチング素子Ｑ１〜Ｑ６の制御電極は制御回路２４に接続されている。
制御回路２４から供給される制御信号に基づいて、スイッチング素子Ｑ１〜Ｑ６が所定のタイミングでスイッチングすることで、電源２１から供給される直流電力が交流電力に変換される。そして、変換された交流電極がモーター２０に供給されて、モーター２０が回転する。
第１図を参照して、上記した制御回路２４が、回路基板１１Ｂに実装された回路素子１５Ｂに相当する。また、上記したスイッチング素子Ｑ１〜Ｑ６が、回路基板１１Ａ、１１Ｃに実装された回路素子１５Ａ、１５Ｃに相当する。従って、本形態の混成集積回路装置１０にインバータ回路が内蔵されると、このインバータ回路の動作を安定化させることができる。
以下に、本形態による利点を詳述する。
本形態の混成集積回路装置１０によれば、内蔵される電気回路に変更が生じた場合でも、容易に且つ低コストに対応することができる。具体的には、本形態では、モジュール化された回路基板１１Ａ、１１Ｂ、１１Ｃを組み合わせて所定の機能を有する混成集積回路装置１０を構成している。ここでは、制御素子である回路素子１５Ｂが実装された回路基板１１Ｂと、この回路素子１５Ｂに制御されるスイッチング素子である回路素子１５Ａ、１５Ｃが実装された回路基板１１Ａ、１１Ｃを組み合わせている。そして、各回路基板に実装された回路素子を、金属細線１７を用いて接続している。従って、混成集積回路装置１０に内蔵される電気回路に変更が生じても、回路基板１１Ａ、１１Ｂ、１１Ｃのいずれかを変更するのみで対応することができる。例えば、全体の回路の動作を制御する制御回路に変更が生じた場合は、制御素子である回路素子１５Ｂが実装される回路基板１１Ｂを入れ替えるのみで対応することができる。また、スイッチング素子の容量等が変更された場合は、回路基板１１Ａまたは１１Ｃを変更するのみで対応することができる。
更に、本形態の混成集積回路装置１０は、スイッチング素子である回路素子１５Ａと、制御素子である回路素子１５Ｂとを異なる基板に実装したので、回路素子１５Ａの発熱による回路素子１５Ｂの誤動作を防止することができる。具体的には、スイッチング素子である回路素子１５Ａは、大電流が通過することから、大量の熱が発生する。従って、回路素子１５Ａと回路素子１５Ｂとが同一の回路基板に実装されると、回路素子１５Ａから発生した熱が、熱伝導性に優れる回路基板を介して回路素子１５Ｂに伝導し、回路素子１５Ｂの誤動作等を招く恐れがある。そこで本形態では、回路素子１５Ａと回路素子１５Ｂとを異なる回路基板１１Ａ、１１Ｂに実装した。結果として、回路素子１５Ａが発熱しても、回路素子１５Ａが実装されている回路基板１１Ａは加熱されるが、回路基板１１Ａから離間して配置されている回路基板１１Ｂは、それほど高温にならない。従って、制御素子である回路素子１５Ｂは、スイッチング素子である回路素子１５Ａの発熱の影響を殆ど受けない。
更に、上記構成により、回路基板の電位が変動することによる電気回路の誤動作を防止することができる。具体的には、スイッチング素子である回路素子１５Ａには、例えば数十Ｖの高電圧が主電極に印加される。一方、制御素子である回路素子１５Ｂには、数Ｖの低い電圧が印加される。従って、両者を同一の回路基板に実装すると、回路素子１５Ａのスイッチングに伴い回路基板の電位が変動し、制御素子である回路素子１５Ｂが誤動作してしまう危険性がある。本形態では、スイッチング素子である回路素子１５Ａと、制御素子である回路素子１５Ｂとを、個別の回路基板１１Ａ、１１Ｂに実装した。従って、回路素子１５Ａがスイッチング動作しても、電位が変動するのは回路素子１５Ａが実装された回路基板１１Ａのみであり、回路基板１１Ｂの電位は変動しない。結果的に、制御素子である回路素子１５Ｂは、スイッチング素子である回路素子１５Ａにより電気的な悪影響を受けない。
更に、上記本形態の構成により、異なる種類の電気回路を１つの回路装置に内蔵させた場合でも、電気回路同士が互いに悪影響を与えることを抑制することができる。例えば、１つの回路装置にアクティブフィルタとインバーター回路が内蔵された場合、アクティブフィルタはノイズの悪影響を受けやすいデリケートな回路である。従って、インバーター回路を構成する高周波スイッチング素子から発生するノイズが、アクティブフィルタに伝搬することを抑制する必要がある。本形態を用いると、アクティブフィルタとインバーター回路とを別々の基板の上面に形成して、両者を分離することができ、インバーター回路から発生するノイズがアクティブフィルタに悪影響を与えることを抑制することができる。
＜第２の実施の形態＞
本形態では、第３図から第５図を参照して、混成集積回路装置の製造方法を説明する。
第３図を参照して、先ず、多数個のリード２５が設けられたリードフレーム４０を用意する。第３図（Ａ）は、リードフレーム４０に設けられる１つのユニット４６を示す平面図であり、第３図（Ｂ）はリードフレーム４０の全体を示す平面図である。
第３図（Ａ）を参照して、ユニット４６は、回路基板１１Ａ、１１Ｂ、１１Ｃが載置される領域内に一端が位置する多数個のリード２５から成る。リード２５は、紙面上では、左右両方向から回路基板が載置される領域に向かって延在している。複数個のリード２５は、外枠４１から延在するタイバー４４により互いに連結されることで、変形が防止されている。本形態では、リード２５の端部は回路基板の上面に固着されるので、リード２５の先端部は、回路基板の内部の領域まで延在している。本形態では、１つのユニット４６に、３つの回路基板１１Ａ、１１Ｂ、１１Ｃが配置される。
第３図（Ｂ）を参照して、短冊状のリードフレーム４０には、上述したような構成のユニット４６が、複数個離間して配置される。本形態では、リードフレーム４０に複数個のユニット４６を設けて混成集積回路装置を製造することにより、ワイヤボンディングおよびモールド工程等を一括して行い、生産性を向上させている。
第４図を参照して、次に、リードフレーム４０に回路基板を固着する。第４図（Ａ）はリードフレーム４０のユニット４６を示す平面図であり、第４図（Ｂ）は回路基板１１Ａが固着される箇所の断面図である。
第４図（Ａ）を参照して、上述したように本形態では、１つのユニット４６に複数個の回路基板が固着されている。これらの回路基板の表面に設けた導電パターンから成るパッドに、半田等の固着材を介して、リード２５の先端部を固着することで、各回路基板はリードフレーム４０に対して固定される。
ここでは、リード２５を介して、１つのユニット４６に３つの回路基板１１Ａ、１１Ｂ１１Ｃが固定されている。このようにすることにより、リードフレーム４０を用いて、３つの回路基板１１Ａ、１１Ｂ、１１Ｃの相対的な位置を固定することができる。即ち、回路基板１１Ａ、１１Ｂ、１１Ｃは、略同一平面上に配置され、所定の距離にて離間されている。このことにより、金属細線を形成する工程や、樹脂封止を行う工程に於いて、各回路基板を個別に位置認識する必要がないので、これらの工程を簡略化することができる。ここでは、３つの回路基板１１Ａ、１１Ｂ、１１Ｃが１つのユニット４６に配置されているが、配置される回路基板の数は２つでも良いし、４つ以上でも良い。
本工程では、半導体素子等の回路素子１５Ａ、１５Ｂ、１５Ｃが実装された回路基板１１Ａ、１１Ｂ、１１Ｃをリードフレーム４０に固着しても良いし、回路基板をリードフレーム４０に固定した後に、回路素子の実装および金属細線の形成を行っても良い。
回路基板１１Ａ、１１Ｂ、１１Ｃがリードフレーム４０に固着された後に、各回路基板の表面に形成された電気回路を、金属細線１７を用いて電気的に接続する。具体的には、回路基板１１Ａの表面に形成されたパッド１８Ａと、回路基板１１Ｂの表面に接続されたパッド１８Ｂとを、金属細線１７を用いて接続する。同様に、回路基板１１Ｂの表面に形成されたパッド１８Ｂと、回路基板１１Ｃの表面に形成されたパッド１８Ｃとを接続する。ここで、金属細線１７の替わりにリード等の板状の導電部材を用いても良い。
第５図を参照して、次に、各回路基板が被覆されるように封止樹脂１４を形成する。第５図（Ａ）は金型を用いて回路基板１１をモールドする工程を示す断面図であり、第５図（Ｂ）はモールドを行った後のリードフレーム４０を示す平面図である。
第５図（Ａ）を参照して、先ず、上金型２２Ａおよび下金型２２Ｂから形成されるキャビティ２３に、回路基板を収納させる。この断面図では１つの回路基板１１Ａが図示されているが、実際は、１つのキャビティ２３に３つの回路基板１１Ａ、１１Ｂ、１１Ｃが配置されて、封止樹脂１４により一体に封止される。
ここでは、上金型２２Ａおよび下金型２２Ｂをリード２５に当接させることにより、キャビティ２３内部に於ける回路基板１１Ａ等の位置を固定している。更に、金型に設けたゲート（不図示）からキャビティ２３に樹脂を注入して、回路基板を封止する。また、キャビティ２３の内部に封止樹脂が注入されるに伴い、キャビティ２３の内部の空気は、不図示のゲートを介して外部に放出される。本工程では、熱硬化性樹脂を用いたトランスファーモールドまたは、熱可塑性樹脂を用いたインジェクションモールドが行われる。
第５図（Ｂ）を参照して、上述したモールド工程が終了した後に、リード２５をリードフレーム４０から分離する。具体的には、タイバー４４が設けられた箇所にてリード２５を個別に分離し、図１に示すような混成集積回路装置１０をリードフレーム４０から分離する。本形態では、封止樹脂１４の内部に３つの回路基板１１Ａ、１１Ｂ、１１Ｃが内蔵される。
本発明の回路装置によれば、複数個の回路基板の各々の上面に、導電パターンおよび回路素子から成る電気回路が形成されている。従って、異なる基板に配置された回路素子同士は互いに悪影響を及ぼさないので、装置内部に形成された電気回路の動作を安定化することがでできる。
本発明の回路装置の製造方法によれば、表面に電気回路が組み込まれた回路基板を複数個組み合わせて回路装置を構成する。従って、回路装置に内蔵される電気回路に変更が生じても、回路基板の組み合わせを替えるのみで対応することができるので、電気回路の変更に伴うコストを低減させることができる。

Claims (11)

  1. 回路基板と、前記回路基板の上面に形成された導電パターンおよび回路素子から成る電気回路と、前記電気回路と電気的に接続されて外部に導出するリードとを具備し、
    複数個の独立した前記回路基板が設けられ、
    前記回路基板の各々に前記導電パターン、前記回路素子および前記リードが設けられることを特徴とする回路装置。
  2. 異なる前記回路基板に形成された前記電気回路は、接続手段を介して電気的に接続されることを特徴とする請求の範囲第１項記載の回路装置。
  3. 前記接続手段は金属細線であることを特徴とする請求の範囲第２項記載の回路装置。
  4. 少なくとも１つの前記回路基板には、前記導電パターンと前記回路基板とを接続する接続部が設けられることを特徴とする請求の範囲第１項記載の回路装置。
  5. 前記回路素子は、制御素子と、前記制御素子に制御されるスイッチング素子とを含み、
    前記制御素子と前記スイッチング素子とは異なる前記回路基板に実装されることを特徴とする請求の範囲第１項記載の回路装置。
  6. 前記回路基板は、同一平面上に複数個が配置されることを特徴とする請求の範囲第１項記載の回路装置。
  7. 複数個の前記回路基板は、封止樹脂により一体に支持されることを特徴とする請求の範囲第１項記載の回路装置。
  8. 内蔵される前記回路基板は、互いに離間して配置されることを特徴とする請求の範囲第１項記載の回路装置。
  9. 多数個のリードから成るユニットを有するリードフレームを用意する工程と、
    回路基板の上面に導電パターンおよび回路素子から成る電気回路を構成する工程と、
    １つの前記ユニットのリードに複数個の回路基板を接続して、前記回路基板を前記リードフレームに機械的に保持させる工程と、
    前記複数の回路基板を封止樹脂にて一体に被覆する工程とを具備することを特徴とする回路装置の製造方法。
  10. 前記回路基板の表面には導電パターンから成るパッドが形成され、
    前記リードを固着材を介して前記パッドに固着することにより、前記回路基板を前記リードフレームに固定することを特徴とする請求の範囲第９項記載の回路装置の製造方法。
  11. 金属細線を介して、異なる前記回路基板上に形成された前記電気回路を接続することを特徴とする請求の範囲第９項記載の回路装置の製造方法。
JP2007533379A 2005-08-31 2006-08-30 回路装置およびその製造方法 Active JP5378683B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007533379A JP5378683B2 (ja) 2005-08-31 2006-08-30 回路装置およびその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005252187 2005-08-31
JP2005252187 2005-08-31
PCT/JP2006/317605 WO2007026945A1 (ja) 2005-08-31 2006-08-30 回路装置およびその製造方法
JP2007533379A JP5378683B2 (ja) 2005-08-31 2006-08-30 回路装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2007026945A1 true JPWO2007026945A1 (ja) 2009-03-12
JP5378683B2 JP5378683B2 (ja) 2013-12-25

Family

ID=37809023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007533379A Active JP5378683B2 (ja) 2005-08-31 2006-08-30 回路装置およびその製造方法

Country Status (5)

Country Link
US (1) US7935899B2 (ja)
JP (1) JP5378683B2 (ja)
KR (1) KR20080031449A (ja)
CN (1) CN101253626B (ja)
WO (1) WO2007026945A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012028511A (ja) * 2010-07-22 2012-02-09 On Semiconductor Trading Ltd 回路基板およびその製造方法、回路装置およびその製造方法、絶縁層付き導電箔
JP5749468B2 (ja) * 2010-09-24 2015-07-15 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法
JP5796956B2 (ja) * 2010-12-24 2015-10-21 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法
JP5743922B2 (ja) * 2012-02-21 2015-07-01 日立オートモティブシステムズ株式会社 熱式空気流量測定装置
CN106165280B (zh) * 2014-04-08 2018-12-14 三菱电机株式会社 模压模块
US9397017B2 (en) 2014-11-06 2016-07-19 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
US9408301B2 (en) 2014-11-06 2016-08-02 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
US11437304B2 (en) 2014-11-06 2022-09-06 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
CN108000798B (zh) * 2017-12-13 2020-11-06 陕西宝成航空仪表有限责任公司 适用于电沉积工艺制造的微型导电环环体成型方法
TWI730604B (zh) * 2019-01-22 2021-06-11 美商莫仕有限公司 使用專用電子封裝製造工藝的智能連接器及其製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6197895A (ja) 1984-10-18 1986-05-16 日本電気株式会社 混成集積回路装置
KR910001419B1 (ko) * 1987-03-31 1991-03-05 가부시키가이샤 도시바 수지봉합형 집적회로장치
DE3852131T2 (de) 1988-04-26 1995-05-18 Citizen Watch Co Ltd Speicherkarte.
JP2828752B2 (ja) 1990-08-31 1998-11-25 三洋電機株式会社 混成集積回路装置
JP2951102B2 (ja) 1991-05-23 1999-09-20 三洋電機株式会社 混成集積回路
US5559374A (en) * 1993-03-25 1996-09-24 Sanyo Electric Co., Ltd. Hybrid integrated circuit
JP3233507B2 (ja) * 1993-08-13 2001-11-26 株式会社東芝 半導体装置
JP3516789B2 (ja) * 1995-11-15 2004-04-05 三菱電機株式会社 半導体パワーモジュール
JPH09213877A (ja) * 1996-02-02 1997-08-15 Toshiba Corp マルチチップモジュール半導体装置
JPH11233712A (ja) * 1998-02-12 1999-08-27 Hitachi Ltd 半導体装置及びその製法とそれを使った電気機器
JP2001203314A (ja) 2000-01-20 2001-07-27 Matsushita Electric Ind Co Ltd 半導体装置
JP4037589B2 (ja) * 2000-03-07 2008-01-23 三菱電機株式会社 樹脂封止形電力用半導体装置
JP2002083927A (ja) * 2000-09-07 2002-03-22 Matsushita Electric Ind Co Ltd 半導体装置
JP3910383B2 (ja) * 2001-07-17 2007-04-25 株式会社日立製作所 パワーモジュールおよびインバータ
DE102005016830A1 (de) * 2004-04-14 2005-11-03 Denso Corp., Kariya Halbleitervorrichtung und Verfahren zu ihrer Herstellung
US7565738B2 (en) * 2004-05-31 2009-07-28 Sanyo Electric Co., Ltd. Method for manufacturing circuit device
US7273300B2 (en) * 2004-08-06 2007-09-25 Lumination Llc Curvilinear LED light source

Also Published As

Publication number Publication date
CN101253626A (zh) 2008-08-27
JP5378683B2 (ja) 2013-12-25
US20090135572A1 (en) 2009-05-28
KR20080031449A (ko) 2008-04-08
WO2007026945A1 (ja) 2007-03-08
CN101253626B (zh) 2010-09-29
US7935899B2 (en) 2011-05-03

Similar Documents

Publication Publication Date Title
JP5378683B2 (ja) 回路装置およびその製造方法
US8203848B2 (en) Circuit device and method of manufacturing the same
WO2013187120A1 (ja) 半導体装置
JP5930070B2 (ja) 半導体装置
CN106373952B (zh) 功率模块封装结构
US20080119065A1 (en) Circuit device
JP2010267728A (ja) 半導体パッケージ、リードフレーム、及び半導体パッケージの製造方法
JP6493317B2 (ja) 半導体装置
JP5285224B2 (ja) 回路装置
JP2009278134A (ja) パワーモジュールおよびインバータ
US10163752B2 (en) Semiconductor device
CN110783315A (zh) 具有电磁屏蔽结构的半导体封装及其制造方法
JP6226068B2 (ja) 半導体装置
JP6464787B2 (ja) 半導体装置および半導体装置の製造方法
JP2005142189A (ja) 半導体装置
JP5968542B2 (ja) パワーモジュール
JP5341339B2 (ja) 回路装置
JP2007043204A (ja) パワーモジュールおよびインバータ
JP6609860B2 (ja) 基板、電動圧縮機、及び空気調和機
JP6727328B2 (ja) 半導体モジュール
JP2013004912A (ja) 半導体モジュール
JP2021082794A (ja) 電子部品および電子装置
CN108738366B (zh) 电子装置
JP2016001644A (ja) 半導体モジュール
JP2013187266A (ja) リードフレーム及び半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090807

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120827

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121113

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130405

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130926

R150 Certificate of patent or registration of utility model

Ref document number: 5378683

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250