JP2022186234A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2022186234A
JP2022186234A JP2021094356A JP2021094356A JP2022186234A JP 2022186234 A JP2022186234 A JP 2022186234A JP 2021094356 A JP2021094356 A JP 2021094356A JP 2021094356 A JP2021094356 A JP 2021094356A JP 2022186234 A JP2022186234 A JP 2022186234A
Authority
JP
Japan
Prior art keywords
semiconductor element
heat
conducting member
circuit package
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021094356A
Other languages
English (en)
Inventor
良隆 加藤
Yoshitaka Kato
剛 遠藤
Takeshi Endo
和弘 鶴田
Kazuhiro Tsuruta
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Mirise Technologies Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Mirise Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp, Mirise Technologies Corp filed Critical Denso Corp
Priority to JP2021094356A priority Critical patent/JP2022186234A/ja
Priority to US17/824,004 priority patent/US20220392828A1/en
Publication of JP2022186234A publication Critical patent/JP2022186234A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】パワーモジュールの加熱を抑制しつつ接合部を局所的に加熱して接合できる構造の半導体装置を提供する。【解決手段】回路パッケージ２００の配線層２０２に備えられる金属配線２０２ａの一部を構成する連結部２０２ｅを熱伝導部材２０３と直線上に配置する。そして、連結部２０２ｅを配線層２０２から露出させるようにし、連結部２０２ｅにレーザ照射などが行えるようにする。このような構成によれば、連結部２０２ｅおよび熱伝導部材２０３を介して接合部３００となる部分に伝熱でき、溶融させることができる。したがって、レーザ照射をパワーモジュール１００と回路パッケージ２００との間に照射しなくても、接合部３００となる部分を局所的に加熱することが可能となる。【選択図】図４

Description

本発明は、半導体素子をモールド樹脂で封止した回路パッケージと、パワー半導体素子をモールド樹脂で封止したパワーモジュールとを電気的に接続して構成される半導体装置およびその製造方法に関するものである。
従来、特許文献１に、ＢＧＡ（Ball Grid Array）パッケージなどの回路パッケージを実装する際に、レーザ照射を用いることで、回路パッケージの裏面とプリント基板との間のはんだを局所的に加熱し、これらを接合する方法が提案されている。具体的には、レーザ照射器から照射されるレーザ光がＢＧＡパッケージとプリント基板との間に導かれるように、これらの接合部の間にミラーユニットを配置し、接合部を局所的に加熱できる構造とされている。
特開２０１１－２１６５０３号公報
回路パッケージをパワーモジュールに対して電気的に接続する場合、パワーモジュールのうちの回路パッケージの実装位置に信号配線を露出させておき、はんだなどの接合材料を介して回路パッケージを信号配線に接合する。具体的には、パワーモジュールのモールド樹脂部に回路パッケージが配置される凹部を備えておき、凹部の底面から露出するように信号配線をモジュール樹脂部にインサート成形しておく。そして、凹部内に回路パッケージを配置し、はんだ等の接合部材を介して、回路パッケージの金属配線を信号配線に電気的に接続する。
しかしながら、例えばパワーモジュールの耐熱温度が１５０～２００℃ではんだの溶融温度が２３０℃と、パワーモジュールの耐熱温度が接合部材の溶融温度よりも低いことから、半導体装置全体を加熱することができない。このため、レーザ等を用いて接合部材のみを局所的に加熱し、パワーモジュールが耐熱温度以上にならないようにすることが必要になる。
一方、接合部材のみを局所的に加熱する方法として、特許文献１のようにミラーユニットを回路パッケージとパワーモジュールとの接合部の間に配置し、接合部をレーザ照射するという手法が考えられる。ところが、回路パッケージをパワーモジュールに電気的に接続する構造においては、これらの接合部にレーザ照射が行われるようにミラーユニットを配置することができない。例えば、レーザ照射後にミラーを横方向にスライドさせる必要があるため、回路パッケージの周囲に背の高い部品を配置することができず、回路パッケージを収容する凹部の壁面などを備えることができない。また、パワーモジュールと回路パッケージの間の隙間を狙ってレーザ照射する必要であるが、加工工程が煩雑になる。
本発明は上記点に鑑みて、回路パッケージをパワーモジュールに対して電気的に接続する構造において、パワーモジュールの加熱を抑制しつつ接合部を局所的に加熱して接合できる半導体装置およびその製造方法を提供することを目的とする。
上記目的を達成するため、請求項１に記載の発明は、パワーモジュール（１００）と回路パッケージ（２００）とが接合部（３００）を介して接合された半導体装置であって、パワーモジュールは、パワー半導体素子（１０１）と、パワー半導体素子に少なくとも一部が接続された信号配線（１１３、１１４）と、パワー半導体素子および信号配線を封止しつつ、信号配線の一部を露出させる第１モールド樹脂部（１０２）と、を有している。また、回路パッケージは、半導体素子（２０１）と、半導体素子に電気的に接続される金属配線（２０２ａ、２０２ｃ、２０２ｅ）が絶縁層（２０２ｂ）内に形成された配線層（２０２）と、半導体素子と異なる位置に配置され、金属配線に含まれる連結部（２０２ｅ）と接続された熱伝導部材（２０３）と、半導体素子および熱伝導部材を封止する第２モールド樹脂部（２０４）と、を有し、連結部もしくは熱伝導部材が接合部を介して信号配線に接合されている。そして、熱伝導部材は、半導体素子の厚み方向において第２モールド樹脂部を貫通して配置されており、熱伝導部材と連結部は、半導体素子の厚み方向において直線上に並んで配置されている。
このように、回路パッケージの配線層に備えられる金属配線のうち熱伝導部材と接続される連結部について、熱伝導部材と直線上に並んで配置している。この部分にレーザ照射や加熱用の治具の物理的接触を行って加熱すれば、金属配線および熱伝導部材を介して接合部となる部分に伝熱でき、これらを溶融させることができる。したがって、レーザをパワーモジュールと回路パッケージとの間に照射しなくても、接合部となる部分を局所的に加熱することが可能な構造の半導体装置にできる。
請求項１３に記載の発明は、パワーモジュール（１００）と回路パッケージ（２００）とを接合部（３００）にて接合する半導体装置の製造方法であって、パワー半導体素子（１０１）と、パワー半導体素子に少なくとも一部が接続された信号配線（１１３、１１４）と、パワー半導体素子および信号配線を封止しつつ、信号配線の一部を露出させる第１モールド樹脂部（１０２）と、を有するパワーモジュールを用意することと、半導体素子（２０１）と、半導体素子に電気的に接続される金属配線（２０２ａ、２０２ｃ、２０２ｅ）が絶縁層（２０２ｂ）内に形成された配線層（２０２）と、半導体素子と異なる位置に配置され、金属配線と接続された熱伝導部材（２０３）と、半導体素子および熱伝導部材を封止する第２モールド樹脂部（２０４）と、を有し、熱伝導部材が半導体素子の厚み方向において第２モールド樹脂部を貫通して配置されていると共に、金属配線のうち熱伝導部材と接続される部分が半導体素子の厚み方向において熱伝導部材と直線上に並んで配置された回路パッケージを用意することと、回路パッケージをパワーモジュールに搭載したのち、回路パッケージのうちパワーモジュールと反対側となる表面側からレーザ照射もしくは加熱用の治具（６００）の物理的接触により、金属配線のうち熱伝導部材と接続される連結部および熱伝導部材を通じて伝熱させることで、回路パッケージとパワーモジュールとの間に配置された接合部を構成する接合材料（３０１、３０２）を溶融させたのち固化させて、パワーモジュールと回路パッケージとを接合部にて接合することと、を含んでいる。
このように、回路パッケージの配線層に備えられる金属配線のうち熱伝導部材と接続される連結部について、半導体素子の厚み方向において熱伝導部材と直線上に並んで配置している。この連結部にレーザ照射もしくは加熱用の治具の物理的接触を行えば、金属配線および熱伝導部材を介して接合部となる部分に伝熱でき、これらを溶融させることができる。したがって、レーザをパワーモジュールと回路パッケージとの間に照射しなくても、接合部となる部分を局所的に加熱することが可能となる。
なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
第１実施形態にかかる半導体装置の断面図である。 図１に示す半導体装置の上面斜視図である。 レーザ照射による接合の様子を示した断面図である。 図１に示す半導体装置の製造工程を示した図である。 レーザ照射中におけるレーザ照射部と接合部の温度とレーザ照射時間との関係を示した図である。 金属配線のうちの露出部を絶縁材料で覆って封止した場合の断面図である。 第２実施形態にかかる半導体装置の部分断面図である。 レーザ照射による接合の様子を示した断面図である。 第３実施形態にかかる半導体装置に備えられた熱伝導部材の近傍の断面図である。 熱伝導部材の横方向寸法が厚み以下となる場合の熱伝導部材の近傍の断面図である。 図１０に示す構造の場合のレーザ照射時の温度分布図である。 図９に示す構造の場合のレーザ照射時の温度分布図である。 第３実施形態の変形例で説明する半導体装置に備えられた熱伝導部材の近傍の断面図である。 第４実施形態にかかる半導体装置に備えられた熱伝導部材の近傍の断面図である。 第４実施形態の変形例で説明する半導体装置に備えられた熱伝導部材の近傍の断面図であり、レーザ照射の様子と接合後の様子を示した図である。 第４実施形態の変形例で説明する半導体装置に備えられた熱伝導部材の近傍の断面図であり、レーザ照射の様子と接合後の様子を示した図である。 第４実施形態の変形例で説明する半導体装置に備えられた熱伝導部材の近傍の断面図であり、レーザ照射の様子と接合後の様子を示した図である。 第５実施形態で説明する半導体装置に備えられる回路パッケージの製造工程を示した断面図である。 第５実施形態の変形例で説明する半導体装置に備えられる回路パッケージの製造工程を示した断面図である。 第６実施形態にかかる半導体装置の断面図である。 第６実施形態の変形例で説明する半導体装置の断面図である。 第７実施形態にかかる半導体装置の断面図である。 第７実施形態の他の構造にかかる半導体装置の断面図である。 第７実施形態の変形例で説明する半導体装置の断面図である。 第７実施形態の変形例で説明する半導体装置の断面図である。 第８実施形態にかかる半導体装置に備えられた熱伝導部材の近傍の断面図である。 低熱伝導部を備えていない場合における熱伝導部材の近傍の温度分布図である。 低熱伝導部を備えている場合における熱伝導部材の近傍の温度分布図である。 第９実施形態にかかる半導体装置の製造工程中の断面図である。 第１０実施形態にかかる半導体装置の製造工程中の断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（第１実施形態）
第１実施形態について説明する。図１に示すように、本実施形態の半導体装置１は、パワーモジュール１００に対して回路パッケージ２００を実装して構成される。
パワーモジュール１００は、例えばパワー半導体素子１０１などをインサート成形により第１モールド樹脂部に相当するモールド樹脂部１０２に一体化したものである。例えば、パワー半導体素子１０１は、インバータ回路における上アームおよび下アームを構成するスイッチング素子を構成するＭＯＳＦＥＴやＩＧＢＴなどである。ここでは、パワー半導体素子１０１を、制御端子へのゲート電圧の印加に基づいて、パワー半導体素子１０１が形成された半導体チップの表裏面に電流を流す縦型素子で構成した場合を例に挙げて図示してある。
パワー半導体素子１０１の表面側には、はんだなどの接合部１０３を介して金属ブロックで構成されたスペーサ１０４が接合されている。また、スペーサ１０４におけるパワー半導体素子１０１の反対側には、はんだなどの接合部１０５を介して金属製のヒートシンク１０６が配置されている。一方、パワー半導体素子１０１の裏面側には、はんだなどの接合部１０７を介して金属製のヒートシンク１０８が配置されている。
また、本実施形態の半導体装置１では、２つのパワー半導体素子１０１を並べて配置してあり、一方のパワー半導体素子１０１と他方のパワー半導体素子１０１とが直列接続されることで、上アームおよび下アームが構成されている。そして、２つのパワー半導体素子１０１を含む直列接続回路のうちの高電位点と中点電位点および低電位点それぞれから、図２に示す第１端子１０９、第２端子１１０および第３端子１１１が引き出されている。
なお、２つのパワー半導体素子１０１は、各パワー半導体素子１０１に対応して備えられたヒートシンク１０６、１０８に接続されている。そして、各ヒートシンク１０６、１０８が第１端子１０９、第２端子１１０および第３端子１１１のいずれかと接続されている。例えば、２つのパワー半導体素子１０１は、表面同士、裏面同士が同方向を向くように配置される。その場合、一方のパワー半導体素子１０１が接続されるヒートシンク１０８に第１端子１０９が接続され、他方のパワー半導体素子１０１が接続されるヒートシンク１０６に第３端子１１１が接続される。そして、一方のパワー半導体素子１０１が接続されるヒートシンク１０６と他方のパワー半導体素子１０１が接続されるヒートシンク１０８とに第２端子１１０が接続される。
さらに、パワー半導体素子１０１の表面のうちスペーサ１０４と異なる位置に配置された図示しない複数のパッドそれぞれに、はんだなどの接続部を介して信号配線１１３が接続されている。この信号配線１１３は、パワー半導体素子１０１への信号入出力用であり、ここでは各パワー半導体素子１０１に対して５本ずつ備えられ、例えばゲート電圧の制御用やセンス用などとされる。
また、信号配線１１３から離れた位置に、図示しない外部基板への信号入出力用の信号配線１１４が配置されている。
モールド樹脂部１０２は、ヒートシンク１０６の一面およびヒートシンク１０８の一面を露出させつつ、パワー半導体素子１０１やスペーサ１０４などを覆って封止している。モールド樹脂部１０２には、信号配線１１３の一端および信号配線１１４の一端と対応する位置に凹部１０２ａが形成され、凹部１０２ａの底面において信号配線１１３の一端や信号配線１１４の一端が露出している。また、信号配線１１４の他端は、信号配線１１３と反対側に伸び、モールド樹脂部１０２の外側まで引き出されることで、図示しない外部基板などと電気的に接続可能とされている。
モールド樹脂部１０２に形成された凹部１０２ａは、後述する回路パッケージ２００が収容可能な寸法とされている。例えば、凹部１０２ａは、２つのパワー半導体素子１０１の並ぶ方向、図２で言えればヒートシンク１０６が並ぶ方向を長手方向とする長方形状とされている。そして、図１に示すように、長方形状とされた凹部１０２ａの一方の長辺において信号配線１１３が引き出され、他方の長辺において信号配線１１４が引き出されている。また、凹部１０２ａの底面において、はんだ等の接合部３００を介して、信号配線１１３や信号配線１１４と回路パッケージ２００とが電気的に接続されている。
なお、凹部１０２ａの深さについては任意であるが、ここでは接合部３００の高さよりも高くされることで、接合部３００が凹部１０２ａ内に入り込む構造とされている。このため、レーザ照射などを回路パッケージ２００と凹部１０２ａの底面との間に照射しようとしても、凹部１０２ａの周囲の壁面１０２ｂなどによって遮られて届かないようになっている。
回路パッケージ２００は、半導体素子２０１を含む電気回路、例えばパワー半導体素子１０１の駆動回路をパッケージ化したものである。本実施形態の場合、回路パッケージ２００は、半導体素子２０１、配線層２０２、熱伝導部材２０３、モールド樹脂部２０４および電子部品２０５を備えた構成とされている。
半導体素子２０１は、例えば半導体チップに対してパワー半導体素子１０１の駆動制御を行うための各種素子を形成したものである。半導体素子２０１のうちの配線層２０２側の一面には複数のパッド２０１ａが備えられており、配線層２０２の所望部位と電気的に接続されるようになっている。
配線層２０２は、半導体素子２０１や電子部品２０５に電気的に接続される金属配線２０２ａを備えている。配線層２０２とモールド樹脂部２０４によって回路パッケージ２００の外形形状が形作られており、ここでは配線層２０２は凹部１０２ａと対応する長方形状とされている。そして、本実施形態では、半導体素子２０１およびモールド樹脂部２０４が凹部１０２ａの底面側、配線層２０２が凹部１０２ａの外側を向くように回路パッケージ２００が凹部１０２ａ内に配置されている。また、配線層２０２のうち半導体素子２０１やモールド樹脂部２０４と反対側の一面に電子部品２０５が配置されている。そして、図には接続状態が現れていないが、この一面から露出している金属配線２０２ａと電子部品２０５とがはんだなどの接合部２０６を介して電気的に接続されている。
本実施形態の場合、図３に示すように、配線層２０２は、絶縁層２０２ｂや所望パターンの金属配線層２０２ｃなどが繰り返し積層された多層構造とされている。各層の金属配線層２０２ｃの所望部位が互いに接続されることで金属配線２０２ａを構成している。また、配線層２０２のうち熱伝導部材２０３と対応する位置には、各絶縁層２０２ｂに開口部２０２ｄが形成されていると共に、金属配線層２０２ｃやめっき層などが埋め込まれて構成された連結部２０２ｅが形成されている。この連結部２０２ｅと金属配線層２０２ｃとによって金属配線２０２ａが構成されている。そして、各層の連結部２０２ｅが一列に連結されており、各層の連結部２０２ｅと熱伝導部材２０３とが直線上に並んで接続された状態になっている。また、連結部２０２ｅのうち熱伝導部材２０３と反対側の一面は、絶縁層２０２ｂから露出した状態になっている。
各連結部２０２ｅの形状については任意であり、後述する熱伝導部材２０３の形状に合わせて形成されていれば良いが、例えば半導体素子２０１の表面に対する法線方向から見た上面形状が円形、四角形などの多角形とされる。連結部２０２ｅが円形とされる場合、その直径が０．５ｍｍ以上されていると好ましい。また、連結部２０２ｅが多角形とされる場合、多角形の内側に直径０．５ｍｍの円が内包される寸法以上とされると好ましい。なお、図２では、各連結部２０２ｅの上面形状を四角形とした場合を示してある。
熱伝導部材２０３は、半導体素子２０１の厚み方向においてモールド樹脂部２０４を貫通して配置されている。熱伝導部材２０３は、モールド樹脂部２０４の構成材料よりも熱伝導率の高い材料で、かつ、導体となる材料で構成されており、連結部２０２ｅと共に接合部３００に伝熱する役割を果たすと共に通電可能とされている。本実施形態では、熱伝導部材２０３をＣｕ（銅）、Ａｌ（アルミニウム）、Ａｇ（銀）などの金属のみによって構成しているが、金属以外の材質が含まれていても良い。
熱伝導部材２０３の形状については任意であるが、例えば半導体素子２０１の表面に対する法線方向から見た上面形状が円柱形、四角柱などの多角柱形状とされている。熱伝導部材２０３の横方向寸法、つまり熱伝導部材２０３の中心軸を通りつつ半導体素子２０１の厚み方向に直交する方向における最短寸法についても任意であるが、０．５ｍｍ以上とされていると好ましい。熱伝導部材２０３が円柱形とされる場合、その直径が０．５ｍｍ以上されていると好ましい。また、熱伝導部材２０３が多角柱形とされる場合、多角柱の内側に直径０．５ｍｍの円柱が内包される寸法以上とされると好ましい。
また、熱伝導部材２０３は、モールド樹脂部２０４のうちの配線層２０２側の一面からその反対側、つまり凹部１０２ａの底面側の一面に至るように形成されている。熱伝導部材２０３の厚みは任意であるが、本実施形態ではモールド樹脂部２０４と同じ厚みとされており、例えば０．５ｍｍとされている。そして、熱伝導部材２０３のうち配線層２０２側の一面が連結部２０２ｅに接続されている。さらに、熱伝導部材２０３のうち凹部１０２ａの底面側の一面が接合部３００に接続されることで、信号配線１１３や信号配線１１４と電気的に接続されている。
モールド樹脂部２０４は、第２モールド樹脂部に相当し、配線層２０２の一画面側に配置された半導体素子２０１を覆って樹脂封止するものであり、例えばエポキシ樹脂などによって構成される。モールド樹脂部２０４は、半導体素子２０１を覆って保護しており、０．２～１ｍｍ程度の厚みとされるが、ここでは０．５ｍｍの厚みとされていて、全域同じ厚みとされている。また、モールド樹脂部２０４は、半導体素子２０１の厚み方向から見て、配線層２０２と同一寸法同一形状とされており、ここでは長方形状とされている。そして、モールド樹脂部２０４のうちの長辺に沿って複数個の熱伝導部材２０３が並べられてインサート成形されている。換言すれば、図１の断面において、モールド樹脂部２０４のうちの半導体素子２０１を挟んだ両側、つまり信号配線１１３と対応する位置と信号配線１１４と対応する位置それぞれに、熱伝導部材２０３が埋め込まれている。
電子部品２０５は、チップコンデンサなどの受動部品や半導体素子２０１とは別の半導体部品などである。図１および図２では、電子部品２０５がチップコンデンサである場合を示しているが、勿論、他の部品であっても良い。また、本実施形態の場合には、回路パッケージ２００に電子部品２０５を備えているが、電子部品２０５が備えられていなくても良い。
以上のようして、パワーモジュール１００および回路パッケージ２００が構成されている。そして、このように構成されたパワーモジュール１００と回路パッケージ２００とが接合部３００を介して電気的に接続されることで、本実施形態の半導体装置１が構成されている。
続いて、本実施形態の半導体装置１の製造方法について、図４などを参照して説明する。
まず、図４（ａ）に示すように、上記のように構成したパワーモジュール１００を用意する。すなわち、モールド樹脂部１０２に、パワー半導体素子１０１、スペーサ１０４、ヒートシンク１０６、ヒートシンク１０８、信号配線１１３、信号配線１１４などがインサート成形されたものを用意する。インサート成形時に、モールド樹脂部１０２に凹部１０２ａが形成されるようにしておいても良いが、研削などによって成形後に凹部１０２ａを形成しても良い。そして、信号配線１１３および信号配線１１４の上に接合部３００の一部となるはんだペーストなどの接合材料３０１を塗布する。ここでは、接合材料３０１をはんだペーストとしているが、ペーストではないはんだ、焼結材、はんだ以外の導電性ペーストなどであっても良い。
続いて、図４（ｂ）に示すように、上記のように構成した回路パッケージ２００を用意する。すなわち、配線層２０２の一面に半導体素子２０１および熱伝導部材２０３が配置され、これらがモールド樹脂部２０４によって覆われており、かつ、配線層２０２の他面側に電子部品２０５が実装されたものを用意する。モールド樹脂部２０４から露出した熱伝導部材２０３の表面には、接合部３００の一部となるはんだバンプなどの接合材料３０２を配置しておく。
そして、図中矢印で示したように、パワーモジュール１００におけるモールド樹脂部１０２の凹部１０２ａ内に回路パッケージ２００を移動させ、回路パッケージ２００をパワーモジュール１００に搭載する。その後、図４（ｃ）に示すように、回路パッケージ２００のうちパワーモジュール１００と反対側となる表面側からレーザ照射を行う。このレーザ照射を用いた局所加熱によって、接合材料３０１および接合材料３０２を溶融させたのち、自然冷却などで固化させることで、接合部３００を介してパワーモジュール１００と回路パッケージ２００とを電気的に接続する。
このとき、レーザ照射による局所加熱については、図３に示すように回路パッケージ２００のうちの連結部２０２ｅに対してレーザ照射することで行う。このようにすると、図３中に矢印で示したように、直線上に並んで接続された各層の連結部２０２ｅと熱伝導部材２０３を通じて伝熱され、接合材料３０１および接合材料３０２を溶融することが可能となる。
以上説明したように、本実施形態では、回路パッケージ２００の配線層２０２に備えられる金属配線２０２ａの一部を構成する連結部２０２ｅを熱伝導部材２０３と直線上に配置している。そして、連結部２０２ｅを配線層２０２から露出させるようにしている。このため、連結部２０２ｅにレーザ照射を行えば連結部２０２ｅおよび熱伝導部材２０３を介して接合材料３０１および接合材料３０２に伝熱でき、これらを溶融させることができる。したがって、レーザをパワーモジュール１００と回路パッケージ２００との間に照射しなくても、接合部３００となる部分を局所的に加熱することが可能となる。このため、パワーモジュール１００の耐熱温度が１５０～２００℃と低くても、パワーモジュール１００を耐熱温度以上に上昇させることなく、接合材料３０１および接合材料３０２を融点温度の２３０℃以上にできる。
参考として、レーザ照射中に、レーザ照射部となる連結部２０２ｅのうちの配線層２０２からの露出箇所と接合部３００となる部分の温度を測定したところ、図５に示す結果となった。この図に示すように、レーザ照射部が３００℃を超えて３５０℃程度まで上昇すると、接合部３００となる部分の温度も２３０℃を超えていることが判る。つまり、連結部２０２ｅに対してレーザ照射を行えば、連結部２０２ｅおよび熱伝導部材２０３を通じて接合部３００となる部分を融点温度以上に加熱できている。したがって、本実施形態のように、連結部２０２ｅおよび熱伝導部材２０３を直線上に並べて配置し、接合部３００と反対側からレーザ照射を行うことで、パワーモジュール１００の加熱を抑制しつつ、接合部３００を局所的に加熱して接合できる。
また、本実施形態の半導体装置１においては、以下の効果を得ることもできる。
（１）上記したように、連結部２０２ｅおよび熱伝導部材２０３の横方向寸法については任意であるが、好ましくは、円形とする場合には直径が０．５ｍｍ以上、多角形とする場合には内側に直径０．５ｍｍの円が内包できる寸法となるようにしている。
レーザ照射を行う場合、レーザ径が０．５ｍｍであるのが一般的であるが、連結部２０２ｅおよび熱伝導部材２０３の寸法がレーザ径よりも小さいと、レーザが配線層２０２のうち連結部２０２ｅ以外の部分にも照射されることになる。その場合、レーザ照射が行われた連結部２０２ｅ以外の部分が高温になり、熱損傷を発生させる可能性がある。このため、連結部２０２ｅおよび熱伝導部材２０３を上記した寸法とすることで、連結部２０２ｅからはみ出してレーザ照射が行われることを抑制でき、熱損傷の発生を抑制することが可能となる。
（２）また、熱伝導部材２０３をＣｕ、Ａｌ、Ａｇなどの金属によって構成している。これらの金属は熱伝導率が高く、連結部２０２ｅに対してレーザ照射が行われた際に、その熱を効率的に接合部３００に伝えることが可能となる。
（３）なお、連結部２０２ｅに対しては、レーザ照射が行われる場所となるため、絶縁層２０２ｂから露出させられた状態にしてあるが、レーザ照射後には、図６に示すように、露出面を絶縁材料２０７で覆って封止することも可能である。このように連結部２０２ｅの露出面を絶縁材料２０７で封止しておけば、連結部２０２ｅを含めた金属配線２０２ａを外部から絶縁することが可能となり、半導体装置１の信頼性をより高めることが可能となる。
（第２実施形態）
第２実施形態について説明する。本実施形態は、第１実施形態に対して回路パッケージ２００の表裏の向きを変更したものであり、その他については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
図７に示すように、本実施形態では、回路パッケージ２００は、配線層２０２が凹部１０２ａの底面側、半導体素子２０１およびモールド樹脂部２０４が凹部１０２ａの外側を向くように凹部１０２ａ内に配置されている。つまり、回路パッケージ２００を凹部１０２ａ内に配置した際に、熱伝導部材２０３が露出し、連結部２０２ｅ側が接合部３００を介して信号配線１１３や信号配線１１４に接合される形態となっている。
このような構成においても、図８に示すように、各層の連結部２０２ｅと熱伝導部材２０３とが直線上に並んで接続された状態になる。このため、熱伝導部材２０３に対してレーザ照射が行われると、熱伝導部材２０３および連結部２０２ｅを通じて接合部３００となる部分が局所的に加熱される。これにより、第１実施形態と同様の効果を得ることができる。
なお、この場合にも、熱伝導部材２０３については、レーザ照射が行われる場所となるため、絶縁層２０２ｂから露出させられた状態にしてあるが、レーザ照射後には、露出面を覆うように図示しない絶縁材料で覆って封止できる。このように熱伝導部材２０３の露出面を絶縁材料で封止しておけば、熱伝導部材２０３などを外部から絶縁することが可能となり、半導体装置１の信頼性をより高めることが可能となる。
（第３実施形態）
第３実施形態について説明する。本実施形態は、第１、第２実施形態に対して回路パッケージ２００に備えられる熱伝導部材２０３の寸法を規定するものであり、その他については第１、第２実施形態と同様であるため、第１、第２実施形態と異なる部分についてのみ説明する。なお、ここでは第１実施形態の構成に対して熱伝導部材２０３の寸法を規定する場合について説明するが、第２実施形態の構成についても同様である。
本実施形態では、図９に示すように熱伝導部材２０３を扁平形状とし、半導体素子２０１やモールド樹脂部２０４の厚み方向と同方向の寸法となる厚みをＬａ、厚み方向に直交する横方向寸法をＬｂとして、Ｌａ＜Ｌｂとなるようにしている。例えば、上記したようにモールド樹脂部２０４の厚みＬａを０．５ｍｍとした場合、横方向寸法Ｌｂを１．０ｍｍ以上にしている。なお、ここでいう横方向寸法Ｌｂとは、熱伝導部材２０３の中心軸を通りつつ半導体素子２０１の厚み方向に直交する方向における熱伝導部材２０３の最短寸法を意味している。熱伝導部材２０３が円柱形の場合であれば直径、正多角柱の場合であれば相対する二辺の距離が横方向寸法Ｌｂとなる。
図１０に示すように、横方向寸法Ｌｂが厚みＬａ以下となっている場合、レーザ照射が行われる連結部２０２ｅ側から厚み方向に進むにつれて熱拡散して広がりながら伝熱される。具体的には、熱伝導経路は、図中に示したように、４５°の角度で熱拡散する。このため、図１１に示すように、熱伝導部材２０３の周囲のモールド樹脂部２０４が高温化し、特にモールド樹脂部２０４のうち最も連結部２０２ｅ側の位置で最大温度となる。シミュレーションによると、接合部３００をはんだの溶融温度となる２３０℃まで加熱するには、レーザ径φ０．５ｍｍでのレーザ照射を６．８Ｗ、１ｓｅｃ行う必要がある。その場合、モールド樹脂部２０４のうち最も連結部２０２ｅ側の位置の温度が３８５℃まで上昇することが確認された。したがって、横方向寸法Ｌｂが厚みＬａ以下となっている場合には、モールド樹脂部２０４の熱損傷が懸念される。
一方、本実施形態では、熱伝導部材２０３を扁平形状とし、横方向寸法Ｌｂが厚みＬａより大きくなるようにしている。このような寸法にすると、レーザ照射される連結部２０２ｅ側から厚み方向に進むにつれて熱拡散しても、それが熱伝導部材２０３の内部で収まるようにできる。シミュレーションによると、接合部３００を溶融温度となる２３０℃まで加熱するには、レーザ径φ０．５ｍｍでのレーザ照射を５．７Ｗ、１ｓｅｃ行う必要がある。しかしながら、このようなレーザ照射を行っても、図１２に示すように、モールド樹脂部２０４のうち最大温度となる連結部２０２ｅ側の位置でも２７４℃までしか上昇していなかった。したがって、本実施形態のような寸法関係とすることで、モールド樹脂部２０４の熱損傷を抑制することが可能となる。
（第３実施形態の変形例）
第３実施形態では、熱伝導部材２０３を円柱形もしくは多角柱で構成する場合を示しているが、円錐台や角錐台としても良い。その場合、図１３に示すように、断面形状が台形状となる円錐台もしくは角錐台の横方向寸法Ｌｂのうち上底側の寸法を厚みＬａ以上とし、下底側の寸法を上底側の寸法に対して熱拡散の範囲を加味した寸法以上にすれば良い。
なお、第３実施形態のように熱伝導部材２０３を円柱形もしくは多角柱で構成する場合と変形例で示すように円錐台もしくは角錐台とする場合、いずれも、熱拡散の範囲よりも熱伝導部材２０３の横方向寸法Ｌｂを大きくのが望ましい。しかしながら、厚み方向に進むほど温度が低下することから、必ずしも熱拡散の範囲よりも熱伝導部材２０３の横方向寸法Ｌｂを大きく必要はない。例えば、図１２の例で言えば、厚みＬａを０．５ｍｍとし、横方向寸法Ｌｂを１．０ｍｍとしているが、この場合でも最大温度が２７４℃であった。このため、横方向寸法Ｌｂが厚みＬａ以上であれば、モールド樹脂部２０４の高温化を抑制する効果は得られる。
（第４実施形態）
第４実施形態について説明する。本実施形態は、第１～第３実施形態に対して熱伝導部材２０３の構造を変更したものであり、その他については第１～第３実施形態と同様であるため、第１～第３実施形態と異なる部分についてのみ説明する。なお、ここでは第１実施形態の構成に対して熱伝導部材２０３の構造を変更する場合について説明するが、第２、第３実施形態の構成についても同様である。
図１４に示すように、熱伝導部材２０３を複数の材料で構成している。具体的には、熱伝導部材２０３を外縁に配置される枠状部２０３ａとその内側に配置される内側部２０３ｂとによって構成し、それぞれを異なる材料で構成するようにしている。枠状部２０３ａについては中空部を有する円筒状もしくは多角筒状、内側部２０３ｂについては枠状部２０３ａの中空部内に配置された円柱状もしくは多角形柱状とされている。
ここでは、枠状部２０３ａをモールド樹脂部２０４よりも熱伝導率が高く、かつ、導体となる材料となるＣｕ、Ａｌ、Ａｇ等の金属で構成している。また、内側部２０３ｂをモールド樹脂部２０４よりも熱伝導率が高い非金属材料、例えばグラファイト、Ｓｉなどで構成している。グラファイトやＳｉは、金属と比較して熱容量が低い非金属材料であるため、効率よく接合部３００となる部分に伝熱を行うことができる。
このように、熱伝導部材２０３を枠状部２０３ａと内側部２０３ｂとによって構成し、これらを異なる材料で構成することもできる。そして、少なくとも一方を導体とすることで金属配線２０２ａと接合部３００との間の導通を図りつつ、他方をより熱伝導率の高い材料で構成することで、さらに効率よく接合部３００となる部分に伝熱を行うことができる。
（第４実施形態の変形例）
第４実施形態では、枠状部２０３ａを金属、内側部２０３ｂをグラファイトやＳｉなどで構成したが、図１５に示すように、内側部２０３ｂをレーザ光が透過する硝子、樹脂などの材料で構成することもできる。このような材料で内側部２０３ｂを構成すると、熱容量を下げることができる。また、図１５の状態１のように熱伝導部材２０３を信号配線１１３もしくは信号配線１１４に配置したのち、レーザ照射を行う際に、接合部３００となる部分に直接レーザ照射を行うことも可能となる。このため、より効率よく接合材料３０１や接合材料３０２を加熱でき、状態２に示す接合部３００を形成できる。
また、図１６に示すように、熱伝導部材２０３を枠状部２０３ａのみで構成することもできる。その場合、図１６の状態１のように枠状部２０３ａの中空部を通じてレーザ照射を行うことができ、より効率よく接合部３００となる部分を加熱できる。さらに、糸はんだ等を接合材料３０３として用いて、回路パッケージ２００の上方で接合材料３０３を溶かし、中空部を通じて流し込むことで接合部３００を形成することもできる。また、図１６の状態２のように、枠状部２０３ａの中空部内に充填されるように接合部３００を形成すれば、電気伝導性、強度の面で優れた構造にできる。好ましくは、回路パッケージ２００の上方において接合部３００が盛り上がるようにすれば、より強度を高めることが可能となる。
また、図１７に示すように、熱伝導部材２０３を枠状部２０３ａのみで構成する場合、信号配線１１３や信号配線１１４に枠状部２０３ａの中空部内に入り込む突起部１１３ａ、１１４ａを形成しておくこともできる。この場合、回路パッケージ２００を凹部１０２ａ内に収容したときに、突起部１１３ａ、１１４ａが枠状部２０３ａの中空部内に入り込むことで、回路パッケージ２００の位置決めを行うことができる。これにより、接合中の位置ずれを抑制することが可能となる。この場合にも、図１７の状態１のように枠状部２０３ａの中空部を通じてレーザ照射を行ったり、状態２のように接合部３００を枠状部２０３ａの中空部内に、好ましくは盛り上がるように充填したりすることで、上記と同様の効果が得られる。
（第５実施形態）
第５実施形態について説明する。本実施形態では、第１～第４実施形態で説明した半導体装置１における回路パッケージ２００の製造方法について説明する。
本実施形態では、回路パッケージ２００について、例えばファンアウト型ウェハレベルパッケージにおけるチップファーストの製造方法のように半導体素子２０１を構成する半導体チップを配線層２０２より先に準備する方法によって製造する。
まず、図１８の工程１に示すように、まず、ＳＵＳなどで構成される支持板４００を用意し、支持板４００の一面に対して両面テープなどの仮固定テープ４０１を貼り付ける。そして、仮固定テープ４０１の所定位置に半導体素子２０１を貼り付ける。このとき、半導体素子２０１のうち金属配線２０２ａと接続されるパッド２０１ａ側が仮固定テープ４０１側に向けられるようにしている。さらに、半導体素子２０１を挟んだ両側に、熱伝導部材２０３を配置する。熱伝導部材２０３については、予め、切削や圧延などの機械加工を行った薄板材を作成しておき、エッチングして所望形状とすることで形作ることができる。そして、形作った熱伝導部材２０３の１つ１つを半導体素子２０１を中心とした所定位置に配置して仮固定テープ４０１に貼り付ける。
次に、工程２に示すように、仮固定テープ４０１に貼り付けたままの状態で半導体素子２０１および熱伝導部材２０３をモールド樹脂部２０４で封止する。そして、工程３に示すように、支持板４００および仮固定テープ４０１からモールド樹脂部２０４で覆った半導体素子２０１および熱伝導部材２０３を剥離させる。例えば、仮固定テープ４０１を両面テープで構成する場合、加熱することにより、容易にモールド樹脂部２０４で覆った半導体素子２０１および熱伝導部材２０３を剥離させられる。
続いて、工程４に示すように、モールド樹脂部２０４と半導体素子２０１および熱伝導部材２０３のうち仮固定テープ４０１に貼り付けられていた一面側に配線層２０２を形成する。配線層２０２の形成方法については、どのような手法を用いても良いが、例えば多層プリント基板などの形成方法を適用できる。すなわち、絶縁層２０２ｂを形成したのち、エッチングによる開口部２０２ｄの形成や、金属層の成膜およびパターニングとメッキ処理による金属配線２０２ａおよび連結部２０２ｅの形成を繰り返し行う。これにより、配線層２０２が形成される。
そして、工程５に示すように、配線層２０２と反対側においてモールド樹脂部２０４の一面を研削し、熱伝導部材２０３を露出させる。このようにして、回路パッケージ２００を製造することができる。
（第５実施形態の変形例）
第５実施形態では、チップファーストの製造方法で回路パッケージ２００を製造する場合を例に挙げているが、ファンアウト型ウェハレベルパッケージにおけるチップラストもしくはＢＧＡパッケージ等で適用される方法とすることもできる。
まず、図１９の工程１に示すように、まず、ＳＵＳなどで構成される支持板４００を用意し、支持板４００の一面に対して両面テープなどの仮固定テープ４０１を貼り付ける。そして、仮固定テープ４０１の一面側に配線層２０２を形成する。配線層２０２の形成方法については、第５実施形態で説明した手法などを適用すれば良い。
次に、工程２に示すように、配線層２０２の所定位置に半導体素子２０１を実装する。つまり、半導体素子２０１のパッド２０１ａ側を配線層２０２に向け、パッド２０１ａと金属配線２０２ａとを接続する。また、第５実施形態のようにして熱伝導部材２０３を用意し、連結部２０２ｅと熱伝導部材２０３とを接続する。これらの接続については、はんだ、メタルポストとはんだの組み合わせ、焼結材、導電性接着剤などの接合材２０２ｆを用いて行えば良い。
続いて、工程３に示すように、配線層２０２上に配置した半導体素子２０１および熱伝導部材２０３をモールド樹脂部２０４で封止する。そして、工程４に示すように、支持板４００および仮固定テープ４０１からモールド樹脂部２０４で覆った半導体素子２０１および熱伝導部材２０３と共に配線層２０２を剥離させる。
その後、工程５に示すように、配線層２０２と反対側においてモールド樹脂部２０４の一面を研削し、熱伝導部材２０３を露出させる。このようにしても、回路パッケージ２００を製造することができる。
（第６実施形態）
第６実施形態について説明する。本実施形態は、第１～第５実施形態に対して接合、絶縁信頼性をより高める構造を提供するものであり、その他については第１～第５実施形態と同様であるため、第１～第５実施形態と異なる部分についてのみ説明する。なお、ここでは第１実施形態の構造に対して本実施形態を適用する場合を例に挙げて説明する。
図２０に示すように、本実施形態の半導体装置１は、接合部３００を覆うアンダーフィル５００を備えている。アンダーフィル５００は、パワーモジュール１００と回路パッケージ２００との接合後に、凹部１０２ａ内に有機樹脂を充填することによって形成される。アンダーフィル５００の高さについては任意であるが、パワーモジュール１００と回路パッケージ２００との間の隙間を全域埋めるようにし、少なくとも接合部３００の高さより高くなるようにしている。
このように、アンダーフィル５００を備え、接合部３００を覆うことで、接合部３００を外部から隔離することが可能となり、パワーモジュール１００と回路パッケージ２００との間の接合、絶縁信頼性をより高めることが可能となる。
（第６実施形態の変形例）
第６実施形態では、アンダーフィル５００を備えるようにしたが、図２１に示すように、凹部１０２ａ内をポッティング部５０１で覆うようにしても良い。例えば、パワーモジュール１００と回路パッケージ２００との接合後に、凹部１０２ａ内に有機樹脂を充填して回路パッケージ２００の全体を覆うことでポッティング部５０１が形成される。この場合、凹部１０２ａの深さを回路パッケージ２００の厚み、つまり電子部品２０５が備えられていない場合にはモールド樹脂部２０４と配線層２０２の厚みの合計、電子部品２０５が備えられている場合にはそれを加えた厚み分以上とする。このようにすれば、凹部１０２ａ内に回路パッケージ２００の全体を収容でき、回路パッケージ２００の全体をポッティング部５０１で覆うことができる。このようにしても、第６実施形態と同様の効果が得られる。
（第７実施形態）
第７実施形態について説明する。本実施形態は、第１～第６実施形態に対して回路パッケージ２００の構成を変更したものであり、その他については第１～第６実施形態と同様であるため、第１～第６実施形態と異なる部分についてのみ説明する。なお、ここでは第２実施形態の構造に対して本実施形態を適用する場合を例に挙げて説明する。
図２２Ａに示すように、本実施形態の半導体装置１では、第２実施形態に対して、回路パッケージ２００のうち熱伝導部材２０３が配置される部分を半導体素子２０１が配置される部分よりも厚みが薄くなるようにしている。具体的には、回路パッケージ２００のうち半導体素子２０１が配置された部分を内側部として、内側部よりも外側に位置する外側部について、回路パッケージ２００の端部に至るまで内側部よりも厚みを薄くした凹部２００ａとしている。このような構造は、例えば第５実施形態のような製造方法によって回路パッケージ２００を製造したのち、外側部に対して切削などによる加工を行うことで構成される。薄くする範囲は、各熱伝導部材２０３と対応する部分のみとすることもできるが、長方形状とされる回路パッケージ２００の長辺それぞれに沿うライン状の範囲とすると加工が容易である。また、切削加工によらず、モールド樹脂部２０４を成型する際の成形型を予め外側部が薄くなる形状としておいても良い。
このように、回路パッケージ２００のうち熱伝導部材２０３が配置される部分を内側部よりも厚みを薄くしている。このような構成にすると、接合部３００を介してパワーモジュール１００と回路パッケージ２００とを接合する際に、加熱が行われるときの熱伝導経路を短くできる。したがって、より効率よく接合部３００となる部分に熱を伝えられると共に、その周囲のモールド樹脂部２０４の熱損傷も抑制することが可能となる。
なお、ここでは第２実施形態の構造に対して本実施形態を適用した場合を示したが、勿論、第１実施形態などの構造に対して本実施形態を適用することもできる。その場合も、図２２Ｂに示すように、回路パッケージ２００のうち半導体素子２０１が配置された内側部よりも外側に位置する外側部について、回路パッケージ２００の端部に至るまで内側部よりも厚みを薄くした凹部２００ａを設ければ良い。
（第７実施形態の変形例）
第７実施形態では、回路パッケージ２００の外側部について、回路パッケージ２００の端部に至るまで凹部２００ａとしているが、凹部２００ａの範囲について変更可能である。具体的には、図２３Ａおよび図２３Ｂに示すように、凹部２００ａが回路パッケージ２００の端部より内側に収まるようにしても良い。このようにしても、接合部３００を介してパワーモジュール１００と回路パッケージ２００とを接合する際に、加熱が行われるときの熱伝導経路を短くできる。このため、第７実施形態と同様の効果が得られる。
（第８実施形態）
第８実施形態について説明する。本実施形態は、第１～第７実施形態に対してモールド樹脂部２０４の熱損傷の更なる抑制を可能とするものであり、その他については第１～第７実施形態と同様であるため、第１～第７実施形態と異なる部分についてのみ説明する。
図２４に示すように、本実施形態の半導体装置１では、回路パッケージ２００における熱伝導部材２０３とモールド樹脂部２０４との間に熱伝導部材２０３よりも熱伝導率が低い低熱伝導部２０８を備えている。低熱伝導部２０８は、例えばポリイミドなどの熱伝導率が低く、モールド樹脂部２０４よりも耐熱性の高い材料などで構成される。
このように、熱伝導部材２０３とモールド樹脂部２０４との間に低熱伝導部２０８を備えることで、熱伝導部材２０３からモールド樹脂部２０４への伝熱が抑制される。したがって、モールド樹脂部２０４の熱損傷を抑制することが可能となる。
参考として、低熱伝導部２０８を備えていない場合と備えた場合それぞれについて、シミュレーションにより熱伝導部材２０３の近傍の温度を調べた。図２５Ａおよび図２５Ｂはそれらの結果を示している。図２５Ａに示すように低熱伝導部２０８を備えていないとモールド樹脂部２０４の最大温度が２７４℃になったところ、図２５Ｂに示すように低熱伝導部２０８を備えているとモールド樹脂部２０４の最大温度が２４６℃となった。このシミュレーション結果からも、低熱伝導部２０８を備えることによりモールド樹脂部２０４の熱損傷を抑制できることが判る。
このような低熱伝導部２０８については、どのような手法によって熱伝導部材２０３とモールド樹脂部２０４との間に配置されるようにしても良い。例えば、熱伝導部材２０３をモールド樹脂部２０４で封止する前に、液体状の樹脂をスピンコートすることで熱伝導部材２０３の側面に塗布するようにすれば、簡単な手法で低熱伝導部２０８を形成できる。このような手法で低熱伝導部２０８を形成する場合、例えば第５実施形態の変形例で示したような手法で回路パッケージ２００を製造するのであれば、熱伝導部材２０３の側面から配線層２０２の表面に至るまで低熱伝導部２０８が形成される。このため、熱伝導部材２０３と配線層２０２との接合性を高めることも可能となる。
（第９実施形態）
第９実施形態について説明する。本実施形態は、第１～第８実施形態に対して加熱表面の構成を変更したものであり、その他については第１～第８実施形態と同様であるため、第１～第８実施形態と異なる部分についてのみ説明する。なお、ここでは第１実施形態に対して本実施形態の構成を適用する場合について説明するが、第２～第８実施形態についても適用可能である。
図２６に示すように、本実施形態の半導体装置１では、回路パッケージ２００における加熱表面に、レーザ光の吸収率の高い材質のレーザ吸収膜２０９を備えるようにしている。具体的には、連結部２０２ｅのうち熱伝導部材２０３や接合部３００と反対側の表面に、連結部２０２ｅを構成する金属よりもレーザ光の吸収率の高い材質でレーザ吸収膜２０９を形成している。ここでいうレーザ光は、加熱用のレーザ照射に用いられるレーザ光のことである。例えば連結部２０２ｅをＣｕ、Ａｌ、Ａｇで構成する場合であれば、レーザ吸収膜２０９をＮｉ（ニッケル）等で構成することができる。レーザ吸収膜２０９については、めっき処理などにより形成できる。
このように、レーザ吸収膜２０９を備えるようにすると、溶融により接合部３００を形成する際の加熱をレーザ照射によって行う場合に、レーザ吸収効率を高めることが可能となる。したがって、より少ないレーザエネルギーでも接合材料３０１および接合材料３０２を溶融させられ、モールド樹脂部２０４の最高温度を低下させられるため、モールド樹脂部２０４の熱損傷を更に抑制できる。
なお、ここでは第１実施形態のように連結部２０２ｅ側からレーザ照射を行う場合を例に挙げているが、第２実施形態のように、熱伝導部材２０３側からレーザ照射を行う場合もある。その場合には、熱伝導部材２０３のうちの加熱表面に熱伝導部材２０３よりもレーザ光の吸収率が高い材質のレーザ吸収膜２０９を備えるようにすれば良い。
（第１０実施形態）
第１０実施形態について説明する。本実施形態は、第１～第８実施形態に対して加熱方法を変更したものであり、その他については第１～第８実施形態と同様であるため、第１～第８実施形態と異なる部分についてのみ説明する。なお、ここでは第１実施形態に対して本実施形態の加熱方法を適用する場合について説明するが、第２～第８実施形態についても適用可能である。
第１～第８実施形態では、接合部３００を形成するための加熱方法としてレーザ照射を例に挙げている。しかしながら、図２７に示すように、加熱用のこて等の治具６００を用意し、治具６００を連結部２０２ｅの加熱表面に押し当てて、物理的接触による加熱によって接合部３００を形成しても良い。
（他の実施形態）
本開示は、上記した実施形態に準拠して記述されたが、当該実施形態に限定されるものではなく、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
例えば、半導体装置１として、半導体素子２０１を２つ備え、それに対応した数のヒートシンク１０６、ヒートシンク１０８、信号配線１１３などを備えた構成を例に挙げて説明した。しかしながら、これらはパワーモジュール１００と回路パッケージ２００とを接合して構成する半導体装置１の一例を示したに過ぎず、パワーモジュール１００に備えられる半導体素子２０１や他の構成要素の数、レイアウトなどについては任意である。
また、レーザ照射の際のレーザ径は一般的には０．５ｍｍ以上であるが、それよりも小さなレーザ径のレーザ照射を行うことも勿論可能である。ただし、加熱表面を構成する連結部２０２ｅもしくは熱伝導部材２０３の横方向寸法Ｌｂを０．５ｍｍ以上とすれば、一般的なレーザ照射による加熱を行えるため汎用性を高められる。
また、上記各実施形態では、パワーモジュール１００に凹部１０２ａを形成し、この凹部１０２ａ内に回路パッケージ２００を備える場合を例に挙げて説明した。凹部１０２ａ内に回路パッケージ２００を備える場合、パワーモジュール１００と回路パッケージ２００との隙間を狙ってレーザ照射を行うことが困難であるため、本開示が特に有効である。しかしながら、パワーモジュール１００に凹部１０２ａが形成されていない場合であっても、回路パッケージ２００の上方からレーザ照射や物理的接触による加熱を行えば良いため、加熱工程を簡素化することが可能となる。また、凹部１０２ａの有無に依らず、パワーモジュール１００と回路パッケージ２００との間の隙間を狙ってレーザ照射を行ってはんだを溶融させる場合、すべてのはんだを溶融するのが長時間になるため、直ぐに凝固しないようワークを加熱する機構が必要になる。
なお、ここで他の実施形態として上げた他にも、上記各実施形態において、実施形態を構成する要素は、特に必須であると明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、上記各実施形態において、実施形態の構成要素の個数、数値、量、範囲等の数値が言及されている場合、特に必須であると明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではない。また、上記各実施形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に特定の形状、位置関係等に限定される場合等を除き、その形状、位置関係等に限定されるものではない。
１００ パワーモジュール
１０１ 半導体素子
１１３、１１４ 第１、第２信号配線
１０２、２０４ モールド樹脂部
２００ 回路パッケージ
２０２ 配線層
２０２ａ 金属配線
２０２ｅ 連結部
２０３ 熱伝導部材
３００ 接合部

Claims (13)

  1. パワーモジュール（１００）と回路パッケージ（２００）とが接合部（３００）を介して接合された半導体装置であって、
    前記パワーモジュールは、
    パワー半導体素子（１０１）と、
    前記パワー半導体素子に少なくとも一部が接続された信号配線（１１３、１１４）と、
    前記パワー半導体素子および前記信号配線を封止しつつ、前記信号配線の一部を露出させる第１モールド樹脂部（１０２）と、を有し、
    前記回路パッケージは、
    半導体素子（２０１）と、
    前記半導体素子に電気的に接続される金属配線（２０２ａ、２０２ｃ、２０２ｅ）が絶縁層（２０２ｂ）内に形成された配線層（２０２）と、
    前記半導体素子と異なる位置に配置され、前記金属配線に含まれる連結部（２０２ｅ）と接続された熱伝導部材（２０３）と、
    前記半導体素子および前記熱伝導部材を封止する第２モールド樹脂部（２０４）と、
    を有し、前記連結部もしくは前記熱伝導部材が前記接合部を介して前記信号配線に接合されており、
    前記熱伝導部材は、前記半導体素子の厚み方向において前記第２モールド樹脂部を貫通して配置されており、
    前記熱伝導部材と前記連結部（２０２ｅ）は、前記半導体素子の厚み方向において直線上に並んで配置されている、半導体装置。
  2. 前記熱伝導部材と前記連結部のうち前記接合部と接合される側の反対側の表面が露出させられている、請求項１に記載の半導体装置。
  3. 前記熱伝導部材と前記連結部のうち前記接合部と接合される側の反対側の表面には、該反対側の表面を構成する前記熱伝導部材もしくは前記連結部よりもレーザ光の吸収率が高いレーザ吸収膜（２０９）が備えられている、請求項１に記載の半導体装置。
  4. 前記熱伝導部材と前記連結部のうち前記接合部と接合される側の反対側の表面が絶縁材料（２０７）で覆われている、請求項１に記載の半導体装置。
  5. 前記熱伝導部材のうち、該熱伝導部材の中心軸を通りつつ前記半導体素子の厚み方向に対して直交する方向における最短寸法を横方向寸法として、該横方向寸法が０．５ｍｍ以上である、請求項１ないし４のいずれか１つに記載の半導体装置。
  6. 前記熱伝導部材は、前記半導体素子の厚み方向と同方向の寸法である厚みをＬａ、該熱伝導部材の中心軸を通りつつ前記半導体素子の厚み方向に対して直交する方向における最短寸法である横方向寸法をＬｂとして、Ｌａ＜Ｌｂとなった扁平形状とされている、請求項１ないし５のいずれか１つに記載の半導体装置。
  7. 前記熱伝導部材は、Ｃｕ、Ａｌ、Ａｇのいずれか１つにより構成されている、請求項１ないし６のいずれか１つに記載の半導体装置。
  8. 前記回路パッケージのうち前記熱伝導部材が配置された部分は、前記半導体素子が配置された部分よりも厚みが薄い、請求項１ないし７のいずれか１つに記載の半導体装置。
  9. 前記熱伝導部材は、枠状部（２０３ａ）を有し、該枠状部内は中空部とされている、もしくはレーザ光が透過する材料で構成された内側部（２０３ｂ）が配置されている、請求項１ないし８のいずれか１つに記載の半導体装置。
  10. 前記熱伝導部材は、枠状部（２０３ａ）と、該枠状部内に配置されると共にモールド樹脂部よりも熱伝導率が高い非金属材料で構成された内側部（２０３ｂ）と、を有している、請求項１ないし８のいずれか１つに記載の半導体装置。
  11. 前記パワーモジュールにおける前記第１モールド樹脂部には、前記回路パッケージが収容される凹部（１０２ａ）が形成されている、請求項１ないし１０のいずれか１つに記載の半導体装置。
  12. 前記熱伝導部材と前記第２モールド樹脂部との間には、前記熱伝導部材よりも熱伝導率が低く、前記第２モールド樹脂部よりも耐熱性が高い材料で構成された低熱伝導部（２０８）が備えられている、請求項１ないし１１のいずれか１つに記載の半導体装置。
  13. パワーモジュール（１００）と回路パッケージ（２００）とを接合部（３００）にて接合する半導体装置の製造方法であって、
    パワー半導体素子（１０１）と、前記パワー半導体素子に少なくとも一部が接続された信号配線（１１３、１１４）と、前記パワー半導体素子および前記信号配線を封止しつつ、前記信号配線の一部を露出させる第１モールド樹脂部（１０２）と、を有する前記パワーモジュールを用意することと、
    半導体素子（２０１）と、前記半導体素子に電気的に接続される金属配線（２０２ａ、２０２ｃ、２０２ｅ）が絶縁層（２０２ｂ）内に形成された配線層（２０２）と、前記半導体素子と異なる位置に配置され、前記金属配線と接続された熱伝導部材（２０３）と、前記半導体素子および前記熱伝導部材を封止する第２モールド樹脂部（２０４）と、を有し、前記熱伝導部材が前記半導体素子の厚み方向において前記第２モールド樹脂部を貫通して配置されていると共に、前記金属配線のうち前記熱伝導部材と接続される連結部（２０２ｅ）が前記半導体素子の厚み方向において前記熱伝導部材と直線上に並んで配置された前記回路パッケージを用意することと、
    前記回路パッケージを前記パワーモジュールに搭載したのち、前記回路パッケージのうち前記パワーモジュールと反対側となる表面側からレーザ照射もしくは加熱用の治具（６００）の物理的接触により、前記連結部および前記熱伝導部材を通じて伝熱させることで、前記回路パッケージと前記パワーモジュールとの間に配置された前記接合部を構成する接合材料（３０１、３０２）を溶融させたのち固化させて、前記パワーモジュールと前記回路パッケージとを前記接合部にて接合することと、を含む、半導体装置の製造方法。
JP2021094356A 2021-06-04 2021-06-04 半導体装置およびその製造方法 Pending JP2022186234A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021094356A JP2022186234A (ja) 2021-06-04 2021-06-04 半導体装置およびその製造方法
US17/824,004 US20220392828A1 (en) 2021-06-04 2022-05-25 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021094356A JP2022186234A (ja) 2021-06-04 2021-06-04 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2022186234A true JP2022186234A (ja) 2022-12-15

Family

ID=84284342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021094356A Pending JP2022186234A (ja) 2021-06-04 2021-06-04 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US20220392828A1 (ja)
JP (1) JP2022186234A (ja)

Also Published As

Publication number Publication date
US20220392828A1 (en) 2022-12-08

Similar Documents

Publication Publication Date Title
KR102182189B1 (ko) 전력 오버레이 구조 및 그 제조 방법
KR102151047B1 (ko) 전력 오버레이 구조 및 그 제조 방법
JP4438489B2 (ja) 半導体装置
JP5975180B2 (ja) 半導体モジュール
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
US9142473B2 (en) Stacked type power device module
JP2011124251A (ja) 半導体装置およびその製造方法
JP6697944B2 (ja) 電力用半導体装置
JP2004342988A (ja) 半導体パッケージの製造方法、及び半導体装置の製造方法
JP4875925B2 (ja) 多層配線板及びその製造方法
JP2021521628A (ja) パワーモジュール、及びパワーモジュールを製造する方法
KR20150000347A (ko) 전자 소자 모듈 및 그 제조 방법
JP2005167075A (ja) 半導体装置
JP5119139B2 (ja) 半導体装置及び半導体装置の製造方法
JP2016163024A (ja) パワーモジュール
JP6392163B2 (ja) 配線基板及びその製造方法、半導体装置
TWI677950B (zh) 垂直式晶片與水平式晶片之嵌入型封裝結構及其製造方法
JP5201085B2 (ja) 半導体装置
CN114551373A (zh) 半导体封装件及其制造方法
JP2022186234A (ja) 半導体装置およびその製造方法
JP6477105B2 (ja) 半導体装置
JP2008243966A (ja) 電子部品が実装されたプリント基板及びその製造方法
JP2004281804A (ja) 回路基板
US10121737B2 (en) Printed circuit board element and method for producing a printed circuit board element
JP2011249636A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231109